JPS6268347A - デ−タ伝送方式 - Google Patents
デ−タ伝送方式Info
- Publication number
- JPS6268347A JPS6268347A JP60208303A JP20830385A JPS6268347A JP S6268347 A JPS6268347 A JP S6268347A JP 60208303 A JP60208303 A JP 60208303A JP 20830385 A JP20830385 A JP 20830385A JP S6268347 A JPS6268347 A JP S6268347A
- Authority
- JP
- Japan
- Prior art keywords
- data
- personal computer
- buffer
- sent
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07G—REGISTERING THE RECEIPT OF CASH, VALUABLES, OR TOKENS
- G07G1/00—Cash registers
- G07G1/12—Cash registers electronically operated
- G07G1/14—Systems including one or more distant stations co-operating with a central processing unit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Cash Registers Or Receiving Machines (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は、たとえばパーソナルコンピュータとＥＣＲ
（電ｆ一式キャッシュレジスタ）との間でデータの送受
信を行うデータ伝送方式に関する。
（電ｆ一式キャッシュレジスタ）との間でデータの送受
信を行うデータ伝送方式に関する。
［従来技術］
第６図は従来のデータ通信システム４Ｉ成因を示し、パ
ーソナルコンピュータ（以下、パソコンと称する）ＰＣ
には構内専用回線（インライン）を介して複数台のＥＣ
Ｒ１、ＥＣＲ２・旧・・が接続されている。このデータ
通信システムにおいて、パソコンＰＣでは第７図のフロ
ーにしたがった動作を実行する。即ち、このフ占−は各
ＥＣＲＩ、ＥＣＲ２・・・・・・との間で通信制御を行
う処理（プロトコルシーケンス）とパソコン側でのアプ
リケーションシーケンス（具体的にはパソコンＰＣに備
えられたフロッピーディスクＦＤＤへの一；込み）とを
行うもので、先ず、このフローが実行開始されると、Ｉ
ｒｌｉ位分のデータ（ｌブロックデータ）をインタフェ
イスＩ／Ｆ内の入力バッファに取り込んで受信する（ス
テップＳＡ）。その結果、正常にデータを受信すると、
それをＥＣＲ側に応答する（ステップＳＢ）、そして、
受信データをキャラクタ変換してフロッピーディスクＦ
ＤＤへ書込む（ステップＳＣ，５Ｄ）ｌ、かして、次の
ステップＳＥでは受信データが最終ブロックデータかを
判別し、最終ブロックデータを受信するまで上述の動作
を繰り返す。
ーソナルコンピュータ（以下、パソコンと称する）ＰＣ
には構内専用回線（インライン）を介して複数台のＥＣ
Ｒ１、ＥＣＲ２・旧・・が接続されている。このデータ
通信システムにおいて、パソコンＰＣでは第７図のフロ
ーにしたがった動作を実行する。即ち、このフ占−は各
ＥＣＲＩ、ＥＣＲ２・・・・・・との間で通信制御を行
う処理（プロトコルシーケンス）とパソコン側でのアプ
リケーションシーケンス（具体的にはパソコンＰＣに備
えられたフロッピーディスクＦＤＤへの一；込み）とを
行うもので、先ず、このフローが実行開始されると、Ｉ
ｒｌｉ位分のデータ（ｌブロックデータ）をインタフェ
イスＩ／Ｆ内の入力バッファに取り込んで受信する（ス
テップＳＡ）。その結果、正常にデータを受信すると、
それをＥＣＲ側に応答する（ステップＳＢ）、そして、
受信データをキャラクタ変換してフロッピーディスクＦ
ＤＤへ書込む（ステップＳＣ，５Ｄ）ｌ、かして、次の
ステップＳＥでは受信データが最終ブロックデータかを
判別し、最終ブロックデータを受信するまで上述の動作
を繰り返す。
［従来技術の問題点］
上述のようなデータ通信システムにおいては、プロトコ
ルシーケンスが終了した時点でＥＣＲ側では次の処理（
例えばＥＣＲ側で最終ブロックデータ送出後にあっては
精算処理）へ移行してしまうが、パソコン側ではフロッ
ピーディスクへの書込みは完結していない、この場合、
プロトコルシーケンス終了時点でパソコン側で停電ある
いは電圧降下が発生すると、受信データをフロッピーデ
ィスクへ書込む処理が完結する前に受信データが消滅し
てしまう、ここで、電源復帰後にパソコン側から、消滅
データの再送を要求しても応答を受信したＥＣＲ側では
次の処理（例えば精算処理）に移行してしまっているの
で、そのデータを送信することはできない。
ルシーケンスが終了した時点でＥＣＲ側では次の処理（
例えばＥＣＲ側で最終ブロックデータ送出後にあっては
精算処理）へ移行してしまうが、パソコン側ではフロッ
ピーディスクへの書込みは完結していない、この場合、
プロトコルシーケンス終了時点でパソコン側で停電ある
いは電圧降下が発生すると、受信データをフロッピーデ
ィスクへ書込む処理が完結する前に受信データが消滅し
てしまう、ここで、電源復帰後にパソコン側から、消滅
データの再送を要求しても応答を受信したＥＣＲ側では
次の処理（例えば精算処理）に移行してしまっているの
で、そのデータを送信することはできない。
［発明のＥ１的］
この発１！ｊはに述した゛１警情に鑑みてなされたもの
で、その１」的とするところは、停電が発生しても他の
電子４１！器からデータを確実に受信することができ、
正確なデータ処理が可能なデータ伝送方式を提供しよう
とするものである。
で、その１」的とするところは、停電が発生しても他の
電子４１！器からデータを確実に受信することができ、
正確なデータ処理が可能なデータ伝送方式を提供しよう
とするものである。
［発ｒＪＪの要点］
この発明は上述した目的を達成するために、停電対策の
なされていないデータ処理装置へ他の電子機姦からデー
タを送るデータ伝送方式において、前記データ処理装置
へデータを伝送する際に少なくともデータ処理装置でデ
ータ処理を行うのに必要な容埴分のデータを一時記憶す
る記憶手段を設け、この記憶手段内のデータをバックア
ップすると共に、データ処理袋２１ａで停電が起った場
合その電源復帰時に前記記憶手段内のデータを読み出し
て再度データ処理袋こへ送信することによりそのデータ
の処理を行なわせるようにした点を特徴とするものであ
る。
なされていないデータ処理装置へ他の電子機姦からデー
タを送るデータ伝送方式において、前記データ処理装置
へデータを伝送する際に少なくともデータ処理装置でデ
ータ処理を行うのに必要な容埴分のデータを一時記憶す
る記憶手段を設け、この記憶手段内のデータをバックア
ップすると共に、データ処理袋２１ａで停電が起った場
合その電源復帰時に前記記憶手段内のデータを読み出し
て再度データ処理袋こへ送信することによりそのデータ
の処理を行なわせるようにした点を特徴とするものであ
る。
［実施例］
以下、この発明を第１図〜第５図を参照して具体的に説
明する。
明する。
χ遣」（１癒虞
第１図はこの発明を適用したデータ通信システムの構成
図である０図中１はパソコンで、このパソコンｌにはイ
ンライン２を介して複数台のＥＣＲ３・・・・・・が接
続されている。そして、パソコンｌとＥＣＲ３・・・・
・・との間には通信用コントローラー（パソコンサーバ
ー）４が設けられている。
図である０図中１はパソコンで、このパソコンｌにはイ
ンライン２を介して複数台のＥＣＲ３・・・・・・が接
続されている。そして、パソコンｌとＥＣＲ３・・・・
・・との間には通信用コントローラー（パソコンサーバ
ー）４が設けられている。
パソコンｌはＡＣ電源１１を電源とし、この出力電圧は
停電検出回路１２に供給され、この検出信号はＣＰＵ
（中央演算処理回路）１３に４えられる。ＣＰＵ１３に
は処理すべきデータを一時記憶する処理バッファ１４と
、ＦＤＤ （フロッピーディスク装置）１５に書込むべ
きデータを一時記憶するＦＤＤバッファ１６と、ＣＲＴ
表示部１７、印字部（サーマルプリンタ）１８および各
種のキーが備えられてなる入力部１９が接続されている
。またパソコンｌには通信用インターフェイスとしての
伝送データバッファ２０、伝送制御部２１が設けられて
いる。
停電検出回路１２に供給され、この検出信号はＣＰＵ
（中央演算処理回路）１３に４えられる。ＣＰＵ１３に
は処理すべきデータを一時記憶する処理バッファ１４と
、ＦＤＤ （フロッピーディスク装置）１５に書込むべ
きデータを一時記憶するＦＤＤバッファ１６と、ＣＲＴ
表示部１７、印字部（サーマルプリンタ）１８および各
種のキーが備えられてなる入力部１９が接続されている
。またパソコンｌには通信用インターフェイスとしての
伝送データバッファ２０、伝送制御部２１が設けられて
いる。
ＥＣＲ３は夫々登録処理や点検、精算処理等を実行する
通常の構成となっており、部門別売Ｆ合計データ等をパ
ソコンサーバー４に伝送し、パソコンサーバー４の制御
ドでパソコンｌに送られるようになっている。
通常の構成となっており、部門別売Ｆ合計データ等をパ
ソコンサーバー４に伝送し、パソコンサーバー４の制御
ドでパソコンｌに送られるようになっている。
パソコンサーバー４はＣＰＵ４１を中核とするｍＷ用コ
ントローラで、このパソコンサーバー４にはパソコンｌ
へ伝送すべきデータを一時記憶する為の一時記憶部（セ
ーブバッファ）４２と、このセーブバッファ４２の一部
が転送され、バックアップ電源４３によって常時バック
アップされているバックアップバッファ４４とを有して
いる、ここでバックアップバッファ４４はパソコン１側
でデータ処理を行うに必要な容量分のデータを記憶保持
可能なもので、パソコンｌへの送出データのうち最新の
データをバックアップバッファ４４にその記憶容量分保
持される。なお、セーブバッファ４２もバックアップ電
源４３によって常時バックアップされている。しかして
、セーブバッファ４２の内容はＣＰＵ４１の制御下で伝
送バッファ４５に転送されたのち伝送制御部４６を介し
てパソコン１へ伝送され、またパソコンｌからのデータ
は伝送制御部４６を介して伝送バッファ４５に転送され
たのちＣＰＵ４１に取り込まれる。またバックアップバ
ッファ４４で保持されているデータは、パソコン１から
所定のコマンドを受信することに応じて伝送バッファ４
５に転送され、伝送制御部４６を介してパソコン１へ伝
送される。一方、ＥＣＲ３からのデータはインライン制
御部４７、インラインバッファ４８を介してＣＰＵ４１
へ取り込まれ、またパソコンサーバー４からのデータは
インラインバッファ４８゜インライン制御部４７を介し
てＥＣＲ３側へ送出される。しかして、パソコンサーバ
ー４には通信制御用の各種のレジスタが設けられており
、ｆはＥＣＲ３から送信されて来たデータが最終ブロッ
クのデータであるときにその一連のデータを受信したこ
とを示す１データ受信終了フラグを記憶するフラグレジ
スタ、ｆｌはＥ記一連のデータをパソコンｌ側へ送信す
る際にその最終ブロックのデータを送信したことを示す
ｌデータ送信終了フラグを記憶するフラグレジスタ、＆
はセーブバッファ４２．バックアップバッファ４４の内
容を読み出す際のポインタ、Ｘはアドレスレジスタであ
る。
ントローラで、このパソコンサーバー４にはパソコンｌ
へ伝送すべきデータを一時記憶する為の一時記憶部（セ
ーブバッファ）４２と、このセーブバッファ４２の一部
が転送され、バックアップ電源４３によって常時バック
アップされているバックアップバッファ４４とを有して
いる、ここでバックアップバッファ４４はパソコン１側
でデータ処理を行うに必要な容量分のデータを記憶保持
可能なもので、パソコンｌへの送出データのうち最新の
データをバックアップバッファ４４にその記憶容量分保
持される。なお、セーブバッファ４２もバックアップ電
源４３によって常時バックアップされている。しかして
、セーブバッファ４２の内容はＣＰＵ４１の制御下で伝
送バッファ４５に転送されたのち伝送制御部４６を介し
てパソコン１へ伝送され、またパソコンｌからのデータ
は伝送制御部４６を介して伝送バッファ４５に転送され
たのちＣＰＵ４１に取り込まれる。またバックアップバ
ッファ４４で保持されているデータは、パソコン１から
所定のコマンドを受信することに応じて伝送バッファ４
５に転送され、伝送制御部４６を介してパソコン１へ伝
送される。一方、ＥＣＲ３からのデータはインライン制
御部４７、インラインバッファ４８を介してＣＰＵ４１
へ取り込まれ、またパソコンサーバー４からのデータは
インラインバッファ４８゜インライン制御部４７を介し
てＥＣＲ３側へ送出される。しかして、パソコンサーバ
ー４には通信制御用の各種のレジスタが設けられており
、ｆはＥＣＲ３から送信されて来たデータが最終ブロッ
クのデータであるときにその一連のデータを受信したこ
とを示す１データ受信終了フラグを記憶するフラグレジ
スタ、ｆｌはＥ記一連のデータをパソコンｌ側へ送信す
る際にその最終ブロックのデータを送信したことを示す
ｌデータ送信終了フラグを記憶するフラグレジスタ、＆
はセーブバッファ４２．バックアップバッファ４４の内
容を読み出す際のポインタ、Ｘはアドレスレジスタであ
る。
よ遣Ｎ（７）肱崖
第２図はＥＣＲ３からパソコンｌヘデータを送信する場
合においてパソコンサーバー４によって−・定時間毎に
実行開始されるフローチャートである。先ず、このフロ
ーに入ると、インラインの受信をコントロールする為の
タスクが起動される（ステップＳ１）、そしてインライ
ン受信のタスク待ちに入る（ステップＳ２）、この間で
、第３図に示すインライン受信タスクのフローチャート
が実行され、先ず、１ブロツクデータを受信すると、次
に受信データのエラーチェックが行なわれる（ステップ
５２−１．５２−２）、この検査結果に応じた応答をＥ
ＣＲ側へ送信しくステップＳ２−３）、そして受信エラ
ーであればステップ５２−４からステップ５２−１へ戻
り、ＥＣＲ側から１１送されて来る１ブロツクデータを
受信し、以下同様の処理が行なわれる。いま１ブロツク
データを常に受信したもとすると、受信データが最後ブ
ロックのデータかが調べられ（ステップＳ２−５）、そ
の結果、最終ブロックデータでなければこのフローから
抜けて第２図のメインフローが続行され、次のステップ
３３に進行する。ここではインラインで受信した１ブロ
ツクデータをセーブバッファ４２に書き込む処理が実行
される。そして、次のステップＳ４ではフラグレジスタ
ｆに１データ受信絆了フラグがセットされているかが調
べられる。いま、■データ受信終ｒフラグがセットされ
ていないので、ステップＳ４からステップＳ２に戻り、
＋ｒｊび第３図のインライン受信タスクが実行開始され
る。じたがって、パソコンサーバー４はＥＣＲ３からの
データを１プロンク毎に受信し、それを正常に受信する
ことができればセーブバッファ４２へ１ブロツクずつ受
信した順序にしたがって古き込む、しかして、いま受信
したｌブロックデータが最終ブロックデータであれば、
ステップ５２−５でそのことが検出される。なお、この
最終ブロックデータの判断は、その末尾にＥＴＸ７の識
別コードを付しておくことにより行なうことができる。
合においてパソコンサーバー４によって−・定時間毎に
実行開始されるフローチャートである。先ず、このフロ
ーに入ると、インラインの受信をコントロールする為の
タスクが起動される（ステップＳ１）、そしてインライ
ン受信のタスク待ちに入る（ステップＳ２）、この間で
、第３図に示すインライン受信タスクのフローチャート
が実行され、先ず、１ブロツクデータを受信すると、次
に受信データのエラーチェックが行なわれる（ステップ
５２−１．５２−２）、この検査結果に応じた応答をＥ
ＣＲ側へ送信しくステップＳ２−３）、そして受信エラ
ーであればステップ５２−４からステップ５２−１へ戻
り、ＥＣＲ側から１１送されて来る１ブロツクデータを
受信し、以下同様の処理が行なわれる。いま１ブロツク
データを常に受信したもとすると、受信データが最後ブ
ロックのデータかが調べられ（ステップＳ２−５）、そ
の結果、最終ブロックデータでなければこのフローから
抜けて第２図のメインフローが続行され、次のステップ
３３に進行する。ここではインラインで受信した１ブロ
ツクデータをセーブバッファ４２に書き込む処理が実行
される。そして、次のステップＳ４ではフラグレジスタ
ｆに１データ受信絆了フラグがセットされているかが調
べられる。いま、■データ受信終ｒフラグがセットされ
ていないので、ステップＳ４からステップＳ２に戻り、
＋ｒｊび第３図のインライン受信タスクが実行開始され
る。じたがって、パソコンサーバー４はＥＣＲ３からの
データを１プロンク毎に受信し、それを正常に受信する
ことができればセーブバッファ４２へ１ブロツクずつ受
信した順序にしたがって古き込む、しかして、いま受信
したｌブロックデータが最終ブロックデータであれば、
ステップ５２−５でそのことが検出される。なお、この
最終ブロックデータの判断は、その末尾にＥＴＸ７の識
別コードを付しておくことにより行なうことができる。
このように最終ブロックデータであることが判断される
とフラグレジスタにはＩｆデータ受信終了フラグｌ”が
セットされる（ステップＳ２−６）、そして第２図のス
テップＳ３が続行され最終ブロックのデータがセーブバ
ッファ４２に、与き込まれたのち、ステップＳ４に進む
が、いまフラグレジスタｆにはｌデータ受信終了フラグ
がセ−／ トされているので。
とフラグレジスタにはＩｆデータ受信終了フラグｌ”が
セットされる（ステップＳ２−６）、そして第２図のス
テップＳ３が続行され最終ブロックのデータがセーブバ
ッファ４２に、与き込まれたのち、ステップＳ４に進む
が、いまフラグレジスタｆにはｌデータ受信終了フラグ
がセ−／ トされているので。
インライン受信タスクがストップされる（ステップＳ５
）。
）。
このようにしてインライン受信タスクが終わるとパソコ
ン送信タスクが起動される（ステップＳ６）、そして、
パソコン送信タスクエンド待ちとなる（ステップＳ７）
、このパソコン送信タスクは第４図のフローにしたがっ
て実行される。即ちセーブバッファ４２内に送出すべき
ブロックデータが有するかが調べられる（ステップ５７
−１）。いま、セーブバッファ４２内に送出すべきブロ
ックデータが存在していれば、このセーブバッファ４２
から１ブロツクデータを読み出してパソコン１へ送信す
る為の伝送バッファ４５へ転送する（ステップ５７−２
）、そして、次のステップ５７−３が実行され、伝送バ
ッファ４５内の１ブロツクデータが伝送制御部４６の制
御下でパソコンｌへ送信されると同時に、セーブパー２
フア４２から読み出されたｌブロックデータはバックア
ップバッファ４４へ転送されて記憶される（ステップＳ
７−３）、このようにしてセーブバッファ４２から１ブ
ロツクずつデータがパソコン１へ送信されると共にバッ
クアップバッファ４４へその記＋ｊ１容着分だけ順次書
き込まれてゆくが、この時パラファー２ブパツフア４４
に記憶されているデータのうち、最も占い１ブロツク分
のデータがシフトされて最新データが記憶されることに
なる。したがって、バックアップバッファ４４には常に
新しい送信データがその記憶容量分保持されることにな
る。しかして、このようなパソコン送信タスク実行中に
おいて、セーブバッファ４２には送出すべきデータが残
っておらず、しかも前回送出データが最終ブロックのデ
ータであれば、ステップ５７−１からステップ５７−４
を経てステップ５７−５に進み、フラグレジスタｆ１に
１データ送信終ｒフラグ１″がセットされる。この結果
、第２図のフローにおいてフラグレジスタｆ１の内容に
応じてパソコン送信タスクエンド待ちが解除され、パソ
コン送信タスクをストップさせる（ス天ツブＳ８）。
ン送信タスクが起動される（ステップＳ６）、そして、
パソコン送信タスクエンド待ちとなる（ステップＳ７）
、このパソコン送信タスクは第４図のフローにしたがっ
て実行される。即ちセーブバッファ４２内に送出すべき
ブロックデータが有するかが調べられる（ステップ５７
−１）。いま、セーブバッファ４２内に送出すべきブロ
ックデータが存在していれば、このセーブバッファ４２
から１ブロツクデータを読み出してパソコン１へ送信す
る為の伝送バッファ４５へ転送する（ステップ５７−２
）、そして、次のステップ５７−３が実行され、伝送バ
ッファ４５内の１ブロツクデータが伝送制御部４６の制
御下でパソコンｌへ送信されると同時に、セーブパー２
フア４２から読み出されたｌブロックデータはバックア
ップバッファ４４へ転送されて記憶される（ステップＳ
７−３）、このようにしてセーブバッファ４２から１ブ
ロツクずつデータがパソコン１へ送信されると共にバッ
クアップバッファ４４へその記＋ｊ１容着分だけ順次書
き込まれてゆくが、この時パラファー２ブパツフア４４
に記憶されているデータのうち、最も占い１ブロツク分
のデータがシフトされて最新データが記憶されることに
なる。したがって、バックアップバッファ４４には常に
新しい送信データがその記憶容量分保持されることにな
る。しかして、このようなパソコン送信タスク実行中に
おいて、セーブバッファ４２には送出すべきデータが残
っておらず、しかも前回送出データが最終ブロックのデ
ータであれば、ステップ５７−１からステップ５７−４
を経てステップ５７−５に進み、フラグレジスタｆ１に
１データ送信終ｒフラグ１″がセットされる。この結果
、第２図のフローにおいてフラグレジスタｆ１の内容に
応じてパソコン送信タスクエンド待ちが解除され、パソ
コン送信タスクをストップさせる（ス天ツブＳ８）。
このようなパソコン送信タスクの実行によってバックア
ップバッファ４４にはいくつか前の送信データから最新
のデータが保持されている。
ップバッファ４４にはいくつか前の送信データから最新
のデータが保持されている。
しかして、パソコン１側においては停電や電圧降下が起
こらなければパソコンサーバー４を介してＥＣＲ３から
送信されて来たデータを受信すると、ＣＰＵ１３の制御
下でＦＤＤバッファ１６を介してＦＤＤ１５へ１ブロツ
クずつ書き込む、この場合、パソコンｌで停電または電
圧降下が起こると、電源復帰後パソコン１からＥＣＲ３
へそのリカバーコマンドが送出される。
こらなければパソコンサーバー４を介してＥＣＲ３から
送信されて来たデータを受信すると、ＣＰＵ１３の制御
下でＦＤＤバッファ１６を介してＦＤＤ１５へ１ブロツ
クずつ書き込む、この場合、パソコンｌで停電または電
圧降下が起こると、電源復帰後パソコン１からＥＣＲ３
へそのリカバーコマンドが送出される。
第５図はパソコンサーバー４でのリカバーコマンド実行
フローを示し、先ず、パソコンｌからのコマンド受信待
ちとなり、コマンドを受信するとリカバーコマンドかが
調べられ、リカバーコマンドでなければその他のコマン
ドを実行するルーチンへ進む（ステップ５１１．５１２
）、いま、リカバーコマンドを受信すると、バックアッ
プバッファ４４内の一番占いデータが伝送されているア
ドレスをＸレジスタから読み出してポインタａに転送し
、このポインタａで指定されるバックアップバッファ４
４内のデータを読み出して伝送データバッファ２０に転
送し、パソコンサーバー４へ送出させる（ステップＳ１
３、Ｓ １４）。そしてポインタａの値を＋１する処理
（ステップ５１５）を実行したのち、バックアップバッ
ファ４４内の全てのデータを送信が終ったかをポインタ
ａの値がｒＮ（バックアップバッファ４４の最終アドレ
ス）」になったかに応じて調べ（ステップ５１６）、最
後のデータを送出していなければステップ５１４に戻っ
て次のブロックのデータが送出される。しかして、バッ
クアップバッファ４４内のデータを全て送り終った時点
でセーブバッファ４２内にデータが右するかがか調べら
れる（ステップ５１７）、いま、セーブバッファ４２内
に未伝送データが残っていればバックアップバッファ４
４の内容を全て送り経ってからバックアップバッファ４
４の内容（未伝送データ）を続けて送る。即ち、Ｘレジ
スタ内のアドレスをポインタａに転送しくステップ５１
８）、 このボインチａで指定されるセーブバッファ４
２内のデータを読み出して送出する（ステップ３１９）
、そして、ポインタａの値を＋１する処理（ステップ５
２０）を実行したのち、このポインタａの値がセーブバ
ッファ４２の最終アドレスになったかを調べ（ステップ
５２１）、最後アドレスでなければステラ７’Ｓ ｌ
９に戻ってセーブバッファ４２内のデータ伝送が続行さ
れる。しかして、セーブバッファ４２内のデータ伝送が
終るとポインタａの内容がクリアされる（ステップ５２
２）。
フローを示し、先ず、パソコンｌからのコマンド受信待
ちとなり、コマンドを受信するとリカバーコマンドかが
調べられ、リカバーコマンドでなければその他のコマン
ドを実行するルーチンへ進む（ステップ５１１．５１２
）、いま、リカバーコマンドを受信すると、バックアッ
プバッファ４４内の一番占いデータが伝送されているア
ドレスをＸレジスタから読み出してポインタａに転送し
、このポインタａで指定されるバックアップバッファ４
４内のデータを読み出して伝送データバッファ２０に転
送し、パソコンサーバー４へ送出させる（ステップＳ１
３、Ｓ １４）。そしてポインタａの値を＋１する処理
（ステップ５１５）を実行したのち、バックアップバッ
ファ４４内の全てのデータを送信が終ったかをポインタ
ａの値がｒＮ（バックアップバッファ４４の最終アドレ
ス）」になったかに応じて調べ（ステップ５１６）、最
後のデータを送出していなければステップ５１４に戻っ
て次のブロックのデータが送出される。しかして、バッ
クアップバッファ４４内のデータを全て送り終った時点
でセーブバッファ４２内にデータが右するかがか調べら
れる（ステップ５１７）、いま、セーブバッファ４２内
に未伝送データが残っていればバックアップバッファ４
４の内容を全て送り経ってからバックアップバッファ４
４の内容（未伝送データ）を続けて送る。即ち、Ｘレジ
スタ内のアドレスをポインタａに転送しくステップ５１
８）、 このボインチａで指定されるセーブバッファ４
２内のデータを読み出して送出する（ステップ３１９）
、そして、ポインタａの値を＋１する処理（ステップ５
２０）を実行したのち、このポインタａの値がセーブバ
ッファ４２の最終アドレスになったかを調べ（ステップ
５２１）、最後アドレスでなければステラ７’Ｓ ｌ
９に戻ってセーブバッファ４２内のデータ伝送が続行さ
れる。しかして、セーブバッファ４２内のデータ伝送が
終るとポインタａの内容がクリアされる（ステップ５２
２）。
このようにパソコンｌ側で停電等が発生すると、パソコ
ンサーバー４においてはバックアップバッファ４４内の
データを送信することによって停電発生時点で送信して
いたデータを何ブロック分か前のデータに遡って順次送
信し、そしてセーブバッファ４２内に更に未伝送データ
があればこれに引き続いてセーブバッファ４２内のデー
タがパソコンｌへ伝送される。しかして、この場合、パ
ソコンｌ側においては、停電が発生する前に書き込んで
いたＦＤＤ １５のファイルへ、電源復帰後パソコンサ
ーバー４から送られて来たデータを、七き込むことによ
って停電前後に影響されることなく１つの完全なファイ
ルとして記憶させることができる。
ンサーバー４においてはバックアップバッファ４４内の
データを送信することによって停電発生時点で送信して
いたデータを何ブロック分か前のデータに遡って順次送
信し、そしてセーブバッファ４２内に更に未伝送データ
があればこれに引き続いてセーブバッファ４２内のデー
タがパソコンｌへ伝送される。しかして、この場合、パ
ソコンｌ側においては、停電が発生する前に書き込んで
いたＦＤＤ １５のファイルへ、電源復帰後パソコンサ
ーバー４から送られて来たデータを、七き込むことによ
って停電前後に影響されることなく１つの完全なファイ
ルとして記憶させることができる。
また、この実施例ではデータ変換してパソコン１へ伝送
するため変換面のデータを一時記憶しておき、データを
パソコンｌへ伝送後クリアするセーブバッファ４２と、
パソコン１に伝送したデータを記憶するバックアップバ
ッファ４４を設けているので、データ変換途中で停電が
起きてもデータ変換途中のデータをも保護できる。
するため変換面のデータを一時記憶しておき、データを
パソコンｌへ伝送後クリアするセーブバッファ４２と、
パソコン１に伝送したデータを記憶するバックアップバ
ッファ４４を設けているので、データ変換途中で停電が
起きてもデータ変換途中のデータをも保護できる。
なお、上記実施例ではパソコンｌとＥＣＲ３との中間に
パソコンサーバー４を設け、このサーバ内にバックアッ
プバッファ４４を設けたが、直接ＥＣＲ内にバックアッ
プバッファを設けるようにすれば、パソコンサーバーの
ように特別な機器が不要となり、より簡単なシステム構
成となる。
パソコンサーバー４を設け、このサーバ内にバックアッ
プバッファ４４を設けたが、直接ＥＣＲ内にバックアッ
プバッファを設けるようにすれば、パソコンサーバーの
ように特別な機器が不要となり、より簡単なシステム構
成となる。
［発明の効果］
この発明は以上詳廁に説明したように、データ処理装置
へ他の電子機器からデータを送るデータ伝送方式におい
て、前記データ処理装２ヘデータを伝送する際に少なく
ともデータ処理装置でデータ処理を行うのにに必要な容
量分のデータを一時記憶する記憶手段を設け、この記憶
手段内のデータをバックアップすると共に、データ処理
装置側で停電が行った場合その電源復帰時に前記記憶手
段内のデータを読み出して再度データ処理装置へ送信す
ることによりそのデータの処理を行なわせるようにした
から、停電が発生しても他の電子機窓からデータを確実
に受信することができ、正確なデータ処理が口■能とな
る等の効果を有する。
へ他の電子機器からデータを送るデータ伝送方式におい
て、前記データ処理装２ヘデータを伝送する際に少なく
ともデータ処理装置でデータ処理を行うのにに必要な容
量分のデータを一時記憶する記憶手段を設け、この記憶
手段内のデータをバックアップすると共に、データ処理
装置側で停電が行った場合その電源復帰時に前記記憶手
段内のデータを読み出して再度データ処理装置へ送信す
ることによりそのデータの処理を行なわせるようにした
から、停電が発生しても他の電子機窓からデータを確実
に受信することができ、正確なデータ処理が口■能とな
る等の効果を有する。
第１図〜第５図はこの発明の一実施例を示し、第１図は
この発明を適用したデータ通信システム構成図、第２図
〜第５図はパソコンサーバーの動作を示すフローチャー
ト、第６図は従来のデータ通信システムの概略構成図、
第７図は従来のパソコンにおいて実行されるフローチャ
ートを示している。 １・・・・・・パソコン、３・・・・・・ＥＣＲ，１２
・・・・・・停電検出回路、１３．４１・・・・・・Ｃ
ＰＵ、４３・・・・・・バックアップ電源、４４・・・
・・・バックアップバッファ。 特許出願人 カシオ計算機株式会社 第２図 第３図 第４図 第７図
この発明を適用したデータ通信システム構成図、第２図
〜第５図はパソコンサーバーの動作を示すフローチャー
ト、第６図は従来のデータ通信システムの概略構成図、
第７図は従来のパソコンにおいて実行されるフローチャ
ートを示している。 １・・・・・・パソコン、３・・・・・・ＥＣＲ，１２
・・・・・・停電検出回路、１３．４１・・・・・・Ｃ
ＰＵ、４３・・・・・・バックアップ電源、４４・・・
・・・バックアップバッファ。 特許出願人 カシオ計算機株式会社 第２図 第３図 第４図 第７図
Claims (1)
- データ処理装置と他の電子機器との間でデータの送受信
を行うデータ伝送方式において、前記データ処理装置の
停電を検出する停電検出手段と、前記データ処理装置へ
データを伝送する際に少なくともデータ処理装置でデー
タ処理を行うのに必要な容量分のデータを一時記憶する
記憶手段と、この記憶手段内のデータを保持するバック
アップ電源回路と、電源復帰された際に前記記憶手段内
のデータを読み出してそのデータの処理を行うデータ処
理制御手段とを具備したことを特徴とするデータ伝送方
式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60208303A JP2516906B2 (ja) | 1985-09-20 | 1985-09-20 | デ−タ伝送装置 |
| US06/907,678 US4744097A (en) | 1985-09-20 | 1986-09-15 | Data transmission system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60208303A JP2516906B2 (ja) | 1985-09-20 | 1985-09-20 | デ−タ伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6268347A true JPS6268347A (ja) | 1987-03-28 |
| JP2516906B2 JP2516906B2 (ja) | 1996-07-24 |
Family
ID=16554016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60208303A Expired - Fee Related JP2516906B2 (ja) | 1985-09-20 | 1985-09-20 | デ−タ伝送装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4744097A (ja) |
| JP (1) | JP2516906B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01130649A (ja) * | 1987-11-17 | 1989-05-23 | Omron Tateisi Electron Co | 装置間伝送方式 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5151855A (en) * | 1989-10-19 | 1992-09-29 | Saturn Corporation | Multiple microprocessor single power supply system shutdown |
| KR920008325B1 (ko) * | 1990-04-20 | 1992-09-26 | 삼성전자 주식회사 | 통신시스템의 파워 페일 레포트방법 |
| US5396637A (en) * | 1993-03-02 | 1995-03-07 | Hewlett-Packard Company | Data processing system with power-fail protected memory module |
| US5673381A (en) * | 1994-05-27 | 1997-09-30 | Cheyenne Software International Sales Corp. | System and parallel streaming and data stripping to back-up a network |
| EP0733290A1 (en) * | 1994-10-10 | 1996-09-25 | Koninklijke Philips Electronics N.V. | Fault tolerant digital transmission system |
| GB2297414A (en) * | 1995-01-25 | 1996-07-31 | Ravell Holdings Pte Ltd | Point of sale system |
| FR2831372B1 (fr) * | 2001-10-23 | 2004-02-27 | Ceitel | Systeme, procede et dispositif de transfert de donnees |
| ITMI20112406A1 (it) | 2011-12-28 | 2013-06-29 | Datalogic Mobile S R L | Terminale cliente e sistema di self-shopping |
| US12047390B2 (en) * | 2020-05-06 | 2024-07-23 | Kyndryl, Inc. | Device connectivity power control |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5786934A (en) * | 1980-11-19 | 1982-05-31 | Casio Comput Co Ltd | Data collection system |
| JPS58132833A (ja) * | 1982-02-01 | 1983-08-08 | Toyo Commun Equip Co Ltd | 情報伝送方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US932005A (en) * | 1903-07-31 | 1909-08-24 | United Shoe Machinery Ab | Machine for making lacing-hooks. |
| JPS51127626A (en) * | 1975-04-30 | 1976-11-06 | Hitachi Ltd | Information processor |
| DE2813383A1 (de) * | 1978-03-28 | 1979-10-11 | Siemens Ag | Datensende/-empfangs-einrichtung mit parallel/seriell- und seriell/parallel- zeichen-umsetzung, insbesondere zum datenaustausch zwischen kommunizierenden datenverarbeitungsanlagen |
| US4412281A (en) * | 1980-07-11 | 1983-10-25 | Raytheon Company | Distributed signal processing system |
| JPS5877034A (ja) * | 1981-10-30 | 1983-05-10 | Hitachi Ltd | 記録方法 |
| IT1215224B (it) * | 1983-08-04 | 1990-01-31 | Ates Componenti Elettron | Microcalcolatore a struttura integrata munito di memoria ram non volatile. |
-
1985
- 1985-09-20 JP JP60208303A patent/JP2516906B2/ja not_active Expired - Fee Related
-
1986
- 1986-09-15 US US06/907,678 patent/US4744097A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5786934A (en) * | 1980-11-19 | 1982-05-31 | Casio Comput Co Ltd | Data collection system |
| JPS58132833A (ja) * | 1982-02-01 | 1983-08-08 | Toyo Commun Equip Co Ltd | 情報伝送方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01130649A (ja) * | 1987-11-17 | 1989-05-23 | Omron Tateisi Electron Co | 装置間伝送方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2516906B2 (ja) | 1996-07-24 |
| US4744097A (en) | 1988-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4833734B2 (ja) | データベースシステム、ストレージ装置、初期コピー方法及びログ適用方法 | |
| US5274797A (en) | Multiprocessor system with centralized initialization, testing and monitoring of the system and providing centralized timing | |
| JPH0347537B2 (ja) | ||
| JPS6268347A (ja) | デ−タ伝送方式 | |
| JP3590338B2 (ja) | 携帯可能電子装置 | |
| JP2005078596A (ja) | データ転送装置の制御方法、データ転送装置、チャネル制御装置、及び記憶デバイス制御装置 | |
| KR0182632B1 (ko) | 클라이언트 서버 시스템 및 그 제어 방법 | |
| EP0247605B1 (en) | System management apparatus for a multiprocessor system | |
| JPH07141176A (ja) | コマンドリトライ制御方式 | |
| JP3313308B2 (ja) | ２重系電子連動装置 | |
| JP2000020619A (ja) | トランザクション補償システム | |
| JPH03503690A (ja) | ホストコンピュータとテープ駆動部間の相互接続用のテープ駆動制御ユニットおよびその操作方法 | |
| Hippert et al. | Reliability, availability, and serviceability design considerations for the Supermarket and Retail Store Systems | |
| JPS62284440A (ja) | 端末装置のソフトウエア資源保守方式 | |
| JPH04239355A (ja) | 電子ディスク装置 | |
| JPH02137090A (ja) | 電子式キャッシュレジスタ装置 | |
| JPH06223001A (ja) | 二重化システムのコピー処理方法 | |
| JPH103435A (ja) | チャネル装置の障害検出方法及びこれを用いた入出力制御装置 | |
| JPH01318337A (ja) | 二重化装置内の通信方法 | |
| JPH10302010A (ja) | 編集データのチェック装置 | |
| JPS63197258A (ja) | 入出力処理装置 | |
| JPH02244336A (ja) | データ伝送誤り制御方式 | |
| JPS62105243A (ja) | システム障害の復旧装置 | |
| JPH03270334A (ja) | 調歩同期式通信における受信制御装置 | |
| JP2000339118A (ja) | 印刷制御方法，印刷装置および印刷制御プログラムを記録した記録媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |