JPS626214B2 - - Google Patents

Info

Publication number
JPS626214B2
JPS626214B2 JP55041639A JP4163980A JPS626214B2 JP S626214 B2 JPS626214 B2 JP S626214B2 JP 55041639 A JP55041639 A JP 55041639A JP 4163980 A JP4163980 A JP 4163980A JP S626214 B2 JPS626214 B2 JP S626214B2
Authority
JP
Japan
Prior art keywords
output
shutter
curtain
circuit
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55041639A
Other languages
Japanese (ja)
Other versions
JPS56138726A (en
Inventor
Masabumi Yamazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP4163980A priority Critical patent/JPS56138726A/en
Publication of JPS56138726A publication Critical patent/JPS56138726A/en
Publication of JPS626214B2 publication Critical patent/JPS626214B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03BAPPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B7/00Control of exposure by setting shutters, diaphragms or filters, separately or conjointly
    • G03B7/08Control effected solely on the basis of the response, to the intensity of the light received by the camera, of a built-in light-sensitive device
    • G03B7/081Analogue circuits
    • G03B7/083Analogue circuits for control of exposure time

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure Control For Cameras (AREA)

Description

【発明の詳細な説明】 この発明はカメラの露出制御装置に係り、特
に、ダイレクト測光方式のカメラの露出制御装置
に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an exposure control device for a camera, and more particularly to an exposure control device for a direct metering type camera.

近年、自動露出一眼レフカメラにおいて、ダイ
レクト測光方式が行なわれている。ダイレクト測
光方式とはシヤツタレリーズ後シヤツタ先幕およ
びフイルムからの反射光を受光素子により光電流
に変換し、この光電流を積分して受光量、すなわ
ち露光量を算出するものである。ここで、シヤツ
タ先幕が走行しているときはシヤツタ先幕とフイ
ルムからの反射光を測光しているので、両者の反
射率の違い(シヤツタ先幕の方がフイルムより反
射率が低い)により正確な受光量が算出できな
い。そのため、従来はシヤツタ先幕に乱数パター
ンを形成し、シヤツタ先幕とフイルムの反射率を
同じにすることが行なわれている。しかしなが
ら、各駒毎のフイルムの反射率のバラツキによつ
て両者の反射率を完全に同じにすることはできな
い。
In recent years, automatic exposure single-lens reflex cameras have been using a direct metering method. In the direct photometry method, after the shutter is released, reflected light from the front shutter curtain and the film is converted into a photocurrent by a light receiving element, and this photocurrent is integrated to calculate the amount of received light, that is, the amount of exposure. Here, when the front shutter curtain is running, the light reflected from the front shutter curtain and the film is measured, so the difference in reflectance between the two (the front shutter curtain has a lower reflectance than the film) Accurate amount of received light cannot be calculated. Conventionally, therefore, a random number pattern is formed on the leading shutter curtain to make the reflectance of the leading shutter curtain and the film the same. However, due to variations in the reflectance of the film for each frame, it is not possible to make the reflectances of both frames completely the same.

この発明の目的は乱数パターンを用いることな
く、シヤツタ先幕走行開始直前に被写体輝度を記
憶し、シヤツタ先幕走行中に受光素子からの光電
流をこの記憶輝度とこの光電流との差が増加する
と減少する増幅率特性を有する増幅器で増幅し増
幅後の光電流を一定にすることにより、従来のダ
イレクト測光方式の欠点であつたシヤツタ先幕と
フイルムの反射率の違いによる測光誤差を補正す
ることができるカメラの露出制御装置を提供する
ことである。
The object of this invention is to memorize the subject brightness immediately before the front shutter curtain starts running, without using a random number pattern, and to increase the difference between this stored brightness and this photocurrent by using the photocurrent from the light receiving element while the shutter front curtain is running. Then, by amplifying the photocurrent with an amplifier that has a decreasing amplification factor characteristic and keeping the photocurrent after amplification constant, the photometry error due to the difference in reflectance between the shutter front curtain and the film, which was a drawback of the conventional direct photometry method, can be corrected. An object of the present invention is to provide an exposure control device for a camera that can control the exposure of a camera.

この発明によれば、シヤツタ先幕走行開始直前
に受光素子の出力(対数圧縮信号)が第1サンプ
ルホールド回路に記憶され、シヤツタ先幕走行中
は受光素子の出力を対数伸長する増幅器の増幅率
が第1サンプルホールド回路の記憶値と受光素子
の出力の差信号が増加すると減少されることによ
り対数伸張信号が一定になり、シヤツタ先幕走行
終了時にこの差信号が第2サンプルホールド回路
に保持され、シヤツタ先幕走行終了後は増幅器の
増幅率が一定となり、対数伸張信号は受光素子の
出力が変化すると変化される。
According to this invention, the output of the light receiving element (logarithmically compressed signal) is stored in the first sample and hold circuit immediately before the front shutter curtain starts running, and the amplification factor of the amplifier logarithmically expands the output of the light receiving element while the front shutter curtain is running. is decreased as the difference signal between the stored value of the first sample and hold circuit and the output of the light receiving element increases, so that the logarithmically expanded signal becomes constant, and this difference signal is held in the second sample and hold circuit at the end of the shutter front curtain run. The amplification factor of the amplifier becomes constant after the shutter leading curtain ends running, and the logarithmically expanded signal changes as the output of the light receiving element changes.

以下図面を参照してこの発明によるカメラの露
出制御装置の一実施例を説明する。
An embodiment of a camera exposure control device according to the present invention will be described below with reference to the drawings.

まず、第1図ないし第3図を参照してこの発明
の原理を説明する。被写体の明るさを測光する場
合、カメラへの入射光はシヤツタ先幕およびフイ
ルムで反射されてから受光素子、たとえばシリコ
ンフオトセル(SPD)で受光される。SPDは受光
量に応じた光電流を発生する。光電流は光電流増
幅回路によつて増幅された後、積分回路により積
分され測光信号として出力される。ところで、被
写体の輝度が一定であれば、シヤツタ先幕が走行
中においても積分回路への入力電流は常に一定で
あることが必要であるが、シヤツタ先幕とフイル
ムの反射率の違いによりシヤツタ先幕の走行量に
応じてSPDの光電流は第1図に示すように変化し
てしまう。すなわち、SPDはシヤツタがレリーズ
されてから時刻t0まではシヤツタ先幕のみからの
反射光を受光し、時刻t0からt1まではシヤツタ先
幕およびフイルム面からの反射光を受光し、時刻
t1以後はフイルムのみからの反射光を受光する。
そのため、光電流増幅回路の光電流増幅率を第2
図に示すように変化させると、積分回路への入力
電流(積分電流と称す)は第3図に示すように一
定となる。
First, the principle of the present invention will be explained with reference to FIGS. 1 to 3. When measuring the brightness of a subject, light incident on the camera is reflected by the front shutter curtain and film, and then received by a light receiving element, such as a silicon photocell (SPD). SPD generates a photocurrent depending on the amount of light it receives. The photocurrent is amplified by a photocurrent amplification circuit, then integrated by an integration circuit and output as a photometric signal. By the way, if the brightness of the subject is constant, the input current to the integrating circuit needs to be constant even when the front shutter curtain is running, but due to the difference in reflectance between the front shutter curtain and the film, The photocurrent of the SPD changes as shown in Figure 1 depending on the amount of travel of the curtain. In other words, the SPD receives the reflected light from only the front shutter curtain from the time the shutter is released until time t 0 , and from time t 0 to t 1 it receives the reflected light from the shutter front curtain and the film surface.
After t 1 , only reflected light from the film is received.
Therefore, the photocurrent amplification factor of the photocurrent amplification circuit is
When changed as shown in the figure, the input current to the integrating circuit (referred to as integral current) becomes constant as shown in FIG.

第4図はこの発明によるカメラの露出制御装置
の一実施例を示す回路図である。受光素子として
のSPD10のアノードおよびカソードがオペアン
プ12の反転端子および非反転端子にそれぞれ接
続される。SPD10はカソードが接地されてい
て、零バイアスに固定されている。オペアンプ1
2の出力端はNPN形トランジスタ14,16の
エミツタに接続されるとともにアナログスイツチ
としてのNチヤネル形電界効果トランジスタ
FET18のソース・ドレイン間路を介してオペ
アンプ20の非反転端子に接続される。トランジ
スタ14のベースは接地され、コレクタはオペア
ンプ12の反転端子に接続される。トランジスタ
16はベース・コレクタが短絡されダイオードと
して働く。オペアンプ12、トランジスタ14,
16は第1対数増幅回路1を構成する。
FIG. 4 is a circuit diagram showing an embodiment of the camera exposure control device according to the present invention. An anode and a cathode of the SPD 10 as a light receiving element are connected to an inverting terminal and a non-inverting terminal of an operational amplifier 12, respectively. The cathode of SPD10 is grounded and fixed at zero bias. operational amplifier 1
The output terminal of 2 is connected to the emitters of NPN transistors 14 and 16, and is connected to the N-channel field effect transistor as an analog switch.
It is connected to the non-inverting terminal of the operational amplifier 20 via the source-drain path of the FET 18. The base of transistor 14 is grounded, and the collector is connected to the inverting terminal of operational amplifier 12. Transistor 16 has its base and collector shorted and acts as a diode. operational amplifier 12, transistor 14,
16 constitutes the first logarithmic amplifier circuit 1.

FET18のゲートは抵抗22を介してソース
に接続されるとともに、ダイオード24のアノー
ドに接続される。ダイオード24のカソードはス
イツチ26の固定接点に接続され、スイツチ26
の第1可動接点は電源の正端子Vccに接続され、
その第2可動接点は電源の負端子―Vccに接続さ
れる。オペアンプ20の非反転端子はコンデンサ
28を介して接地される。オペアンプ20の出力
端はオペアンプ20の反転入力端に接続されると
ともに、抵抗30を介してオペアンプ32の反転
入力端に接続される。FET18、オペアンプ2
0、抵抗22、ダイオード24、スイツチ26、
コンデンサ28は第1サンプルホールド回路2を
構成する。
The gate of FET 18 is connected to the source via resistor 22 and to the anode of diode 24. The cathode of the diode 24 is connected to a fixed contact of the switch 26.
The first movable contact of is connected to the positive terminal Vcc of the power supply,
Its second movable contact is connected to the negative terminal of the power supply -Vcc. A non-inverting terminal of the operational amplifier 20 is grounded via a capacitor 28. The output terminal of the operational amplifier 20 is connected to the inverting input terminal of the operational amplifier 20 and is also connected to the inverting input terminal of the operational amplifier 32 via a resistor 30 . FET18, operational amplifier 2
0, resistor 22, diode 24, switch 26,
The capacitor 28 constitutes the first sample and hold circuit 2.

オペアンプ32の非反転入力端には第1対数増
幅回路1のオペアンプ12の出力端が抵抗34を
介して接続される。また、オペアンプ32の非反
転入力端は抵抗36を介して第1定電圧端VR1
接続される。オペアンプ32の出力端は抵抗38
を介してオペアンプ32の反転入力端に接続され
るとともに、アナログスイツチとしてのNチヤネ
ルFET40のソース・ドレイン間路を介してオ
ペアンプ44の非反転入力端に接続される。オペ
アンプ32、抵抗30,34,36,38は減算
回路3を構成する。
The output terminal of the operational amplifier 12 of the first logarithmic amplifier circuit 1 is connected to the non-inverting input terminal of the operational amplifier 32 via a resistor 34 . Further, a non-inverting input terminal of the operational amplifier 32 is connected to the first constant voltage terminal V R1 via a resistor 36. The output terminal of the operational amplifier 32 is a resistor 38
It is connected to the inverting input terminal of the operational amplifier 32 via the inverting input terminal of the operational amplifier 32, and to the non-inverting input terminal of the operational amplifier 44 via the source-drain path of an N-channel FET 40 serving as an analog switch. The operational amplifier 32 and the resistors 30, 34, 36, and 38 constitute the subtraction circuit 3.

FET40のベースは抵抗44を介してソース
に接続されるとともに、ダイオード46のアノー
ドに接続される。ダイオード46のカソードはス
イツチ48の固定接点に接続され、スイツチ48
の第1可動接点は電源の正端子Vccに接続され、
その第2可動接点は電源の負端子−Vccに接続さ
れる。オペアンプ44の非反転入力端はコンデン
サ50を介して接地される。オペアンプ44の出
力端はオペアンプ42の反転入力端に接続される
とともに、オペアンプ52の反転入力端に接続さ
れる。FET40、オペアンプ42、抵抗44、
ダイオード46、スイツチ48、コンデンサ50
は第2サンプルホールド回路4を構成する。
The base of FET 40 is connected to the source via resistor 44 and to the anode of diode 46. The cathode of the diode 46 is connected to a fixed contact of the switch 48.
The first movable contact of is connected to the positive terminal Vcc of the power supply,
Its second movable contact is connected to the negative terminal -Vcc of the power supply. A non-inverting input terminal of the operational amplifier 44 is grounded via a capacitor 50. The output terminal of the operational amplifier 44 is connected to the inverting input terminal of the operational amplifier 42 and also to the inverting input terminal of the operational amplifier 52. FET40, operational amplifier 42, resistor 44,
Diode 46, switch 48, capacitor 50
constitutes the second sample and hold circuit 4.

オペアンプ52の出力端はダイオード54のカ
ソードに接続され、ダイオード54のアノードは
NチヤネルFET56のゲートに接続される。
FET56のドレインはオペアンプ52の非反転
入力端に接続されるとともに、NPN形トランジ
スタ58のエミツタに接続される。トランジスタ
58はベース・コレクタが短絡されダイオードと
して働き、そのコレクタは第2定電圧端VR2に接
続される。FET56のソースは第1対数増幅回
路1のトランジスタ16のベース(コレクタ)に
接続される。オペアンプ52、ダイオード54、
FET56、トランジスタ58は定電流回路5を
構成する。
The output end of the operational amplifier 52 is connected to the cathode of a diode 54, and the anode of the diode 54 is connected to the gate of an N-channel FET 56.
The drain of the FET 56 is connected to the non-inverting input terminal of the operational amplifier 52 and to the emitter of the NPN transistor 58. The base and collector of the transistor 58 are short-circuited to function as a diode, and the collector is connected to the second constant voltage terminal V R2 . The source of the FET 56 is connected to the base (collector) of the transistor 16 of the first logarithmic amplifier circuit 1. operational amplifier 52, diode 54,
FET 56 and transistor 58 constitute constant current circuit 5.

トランジスタ16のベース(コレクタ)はオペ
アンプ60の非反転入力端に接続される。オペア
ンプ60の出力端はNPN形トランジスタ62,
64のエミツタに接続される。トランジスタ62
のベース、コレクタは短絡され、さらにオペアン
プ60の反転入力端に接続される。また、オペア
ンプ60の反転入力端には定電流源端子IRも接
続されている。トランジスタ64のベースは接地
され、コレクタはオペアンプ66の反転入力端に
接続される。オペアンプ60、トランジスタ6
2、64は第2対数増幅回路6を構成する。
The base (collector) of transistor 16 is connected to the non-inverting input terminal of operational amplifier 60. The output terminal of the operational amplifier 60 is an NPN type transistor 62,
Connected to 64 emitters. transistor 62
The base and collector of are short-circuited and further connected to the inverting input terminal of the operational amplifier 60. Further, a constant current source terminal I R is also connected to the inverting input terminal of the operational amplifier 60. The base of transistor 64 is grounded, and the collector is connected to the inverting input terminal of operational amplifier 66. 60 operational amplifiers, 6 transistors
2 and 64 constitute the second logarithmic amplifier circuit 6.

オペアンプ66の出力端はコンデンサ68を介
してオペアンプ66の反転入力端に接続され、そ
の非反転入力端は接地される。コンデンサ68の
両端間にはスイツチ70が接続される。オペアン
プ66、コンデンサ68、スイツチ70は積分回
路7を構成する。オペアンプ66の出力端は判定
回路8を介してシヤツタ制御回路9に接続され
る。
The output terminal of the operational amplifier 66 is connected to the inverting input terminal of the operational amplifier 66 via a capacitor 68, and the non-inverting input terminal thereof is grounded. A switch 70 is connected across the capacitor 68. The operational amplifier 66, the capacitor 68, and the switch 70 constitute the integrating circuit 7. The output terminal of the operational amplifier 66 is connected to the shutter control circuit 9 via the determination circuit 8.

次に、このように構成されたカメラの露出制御
装置の動作を説明する。定電流回路5の出力電流
をI5、定電流源端子IRから供給される定電流をI6
とすると、SPD10の光電流I1は第1および第2
対数増幅回路1,6により増幅され、積分回路7
に入力される積分電流I7は次のように表わすこと
ができる。
Next, the operation of the camera exposure control device configured as described above will be explained. The output current of the constant current circuit 5 is I 5 , and the constant current supplied from the constant current source terminal I R is I 6
Then, the photocurrent I 1 of the SPD 10 is the first and second
Amplified by logarithmic amplifier circuits 1 and 6, and integrated circuit 7
The integrated current I7 input to can be expressed as follows.

I7=I/II1 ……(1) したがつて、積分電流I7は定電流回路5の出力
電流I5を制御することにより制御することができ
る。
I 7 =I 6 /I 5 I 1 (1) Therefore, the integral current I 7 can be controlled by controlling the output current I 5 of the constant current circuit 5.

すなわち、シヤツタ先幕が走行中は積分電流I7
をシヤツタ先幕の走行直前の値に保つようにI5
制御され、シヤツタ先幕が完全に走行し終わると
積分電流I7が被写体の明るさに応じて変化するよ
うにI5は一定に保たれるように、定電流回路5に
帰還をかければよい。
In other words, while the front shutter curtain is running, the integral current I 7
I5 is controlled to keep the value just before the front shutter curtain runs, and when the front shutter curtain finishes running completely, I5 is kept constant so that the integrated current I7 changes depending on the brightness of the subject. Feedback may be applied to the constant current circuit 5 so that the current is maintained.

まず、初期状態においてスイツチ26,48は
第5図a,bに示すように電源の正端子Vcc側に
接続されているので、アナログスイツチとしての
FET18,40は導通している。また、スイツ
チ70は第5図cに示すように閉成されている。
そのため、サンプルホールド回路2,4はサンプ
リング期間でありオペアンプ12の出力電圧Vo1
が第1サンプルホールド回路2のオペアンプ20
の非反転入力端に供給されるので、オペアンプ2
0の出力電圧Vo2はVo1に等しい。減算回路3の
オペアンプ32の反転入力端にはオペアンプ20
の出力電圧Vo2が供給され、オペアンプ32の非
反転入力端にはオペアンプ12の出力電圧Vo1
供給されているので、抵抗34,36,30,3
8の値が互いに等しいとすれば、減算回路3の出
力電圧Vo3は V03=V01−V02+VR1 …(2) であるので、初期状態においてはVo3=VR1
(V)である。第2サンプルホールド回路4もサ
ンプリング期間にあるので、第2サンプルホール
ド回路4の入力電圧Vo3がそのまま出力電圧Vo4
として出力される。したがつて、Vo4=Vo3=VR
(V)である。トランジスタ58のエミツタ電
位はVo4であるので、そのコレクタ電位をVR2
すると、定電流回路5の出力電流I5はダイオード
の整流理論により次のように表わされる。
First, in the initial state, the switches 26 and 48 are connected to the positive terminal Vcc side of the power supply as shown in Fig. 5a and b, so they function as analog switches.
FETs 18 and 40 are conductive. Further, the switch 70 is closed as shown in FIG. 5c.
Therefore, the sample and hold circuits 2 and 4 are in the sampling period, and the output voltage Vo 1 of the operational amplifier 12 is
is the operational amplifier 20 of the first sample and hold circuit 2
Since it is supplied to the non-inverting input terminal of the operational amplifier 2
0 output voltage Vo 2 is equal to Vo 1 . The operational amplifier 20 is connected to the inverting input terminal of the operational amplifier 32 of the subtraction circuit 3.
Since the output voltage Vo 2 of the operational amplifier 12 is supplied to the non-inverting input terminal of the operational amplifier 32, the resistors 34, 36, 30 , 3
Assuming that the values of _ _
(V). Since the second sample and hold circuit 4 is also in the sampling period, the input voltage Vo 3 of the second sample and hold circuit 4 becomes the output voltage Vo 4 as it is.
is output as Therefore, Vo 4 = Vo 3 = V R
1 (V). Since the emitter potential of the transistor 58 is Vo 4 , if its collector potential is VR2 , the output current I 5 of the constant current circuit 5 is expressed as follows based on diode rectification theory.

I5=Is1expq(VR2−Vo)/kT ……(3) ここで、Is1はトランジスタ58の逆方向飽和
電流である。したがつて、定電流回路5の出力電
流の初期値I5′は Is1 expq(VR2−VR1)/kTとなり一定とな
る。
I 5 =Is 1 expq (V R2 −Vo 4 )/kT (3) where Is 1 is the reverse saturation current of the transistor 58. Therefore, the initial value I 5 ' of the output current of the constant current circuit 5 becomes Is 1 expq (V R2 −V R1 )/kT, which is constant.

シヤツタがレリーズされシヤツタ先幕が走行さ
れる直前に第1サンプルホールド回路2のスイツ
チ26は第5図aに示すように電源の負端子−
Vcc側に切換えられる。これは、たとえばミラー
の上昇終了に連動して切換えられる。このため、
FET18は非導通とされ第1サンプルホールド
回路2はホールド期間となり、コンデンサ28に
オペアンプ12の出力電圧Vo1の初期値Vo1′がホ
ールドされオペアンプ20の出力電圧Vo2
Vo1′となる。そして、シヤツタ先幕が走行される
と、被写体の明るさが変化しなくてもSPD10の
光電流I1は次第に大きくなる。オペアンプ12の
出力電圧の初期値Vo1′はトランジスタ14の逆方
向飽和電流をIs2とすると次のように表わすこと
ができる。
Immediately before the shutter is released and the leading shutter curtain is run, the switch 26 of the first sample and hold circuit 2 is connected to the negative terminal of the power supply as shown in FIG. 5a.
Switched to Vcc side. This is switched, for example, in conjunction with the completion of the mirror's lifting. For this reason,
The FET 18 is made non-conductive, the first sample and hold circuit 2 enters the hold period, the initial value Vo 1 ' of the output voltage Vo 1 of the operational amplifier 12 is held in the capacitor 28, and the output voltage Vo 2 of the operational amplifier 20 is
Vo 1 ′. Then, when the front shutter curtain is run, the photocurrent I1 of the SPD 10 gradually increases even if the brightness of the subject does not change. The initial value Vo 1 ' of the output voltage of the operational amplifier 12 can be expressed as follows, assuming that the reverse saturation current of the transistor 14 is Is 2 .

Vo1′=−kT/qln(I/Is)……(4) また、光電流がΔI1だけ増加したときのオペア
ンプ12の出力電圧Vo1は同様に次のように表わ
すことができる。
Vo 1 '=-kT/qln (I 1 /Is 2 )...(4) Also, the output voltage Vo 1 of the operational amplifier 12 when the photocurrent increases by ΔI 1 can be similarly expressed as follows. .

Vo1=−kT/qln(I+ΔI/Is)……(5) したがつて、シヤツタ先幕が走行中には、減算
回路3の出力電圧Vo3は次のようになる。
Vo 1 =-kT/qln (I 1 +ΔI 1 /Is 2 ) (5) Therefore, while the front shutter curtain is running, the output voltage Vo 3 of the subtraction circuit 3 is as follows.

V03=V01−V01′+VR1 =−kT/qln(I+ΔI/Is) +kT/qln(I/Is)+VR1 =kT/qln(I/I+ΔI)+VR1……
(6) このとき、第2サンプルホールド回路4はまだ
サンプリング期間であるので、第2サンプルホー
ルド回路4の出力電圧Vo4もkT/qln(I/I
ΔI)+VR1 である。したがつて、定電流回路5の出力電流
I5は(3)式より次のように表わすことができる。
V 03 =V 01 -V 01 '+V R1 =-kT/qln(I 1 +ΔI 1 /Is 2 ) +kT/qln(I 1 /Is 2 )+V R1 =kT/qln(I 1 /I 1 +ΔI 1 ) +V R1 ...
(6) At this time, since the second sample and hold circuit 4 is still in the sampling period, the output voltage Vo 4 of the second sample and hold circuit 4 is also kT/qln (I 1 /I 1 +
ΔI 1 )+V R1 . Therefore, the output current of constant current circuit 5
I 5 can be expressed as follows from equation (3).

I5=IS1 expq(VR2−V04)/kt =I5′・I+ΔI/I ……(7) よつて、光電流I1がΔI1だけ増加したときの積
分電流I7は(1)式に(7)式を代入することにより、次
のようになる。
I 5 = I S1 expq (V R2 - V 04 )/kt = I 5 '・I 1 + ΔI 1 / I 1 ...(7) Therefore, the integrated current I when the photocurrent I 1 increases by ΔI 1 7 becomes as follows by substituting equation (7) into equation (1).

すなわち、積分電流I7はシヤツタ先幕が走行中
においても、シヤツタ先幕の走行直前における値
に等しくなり、いわゆる記憶測光が行なわれる。
That is, even when the front shutter curtain is running, the integrated current I7 is equal to the value immediately before the front shutter curtain runs, and so-called memory photometry is performed.

次に、シヤツタ先幕が完全に走行し終わると、
第2サンプルホールド回路4のスイツチ48が第
5図bに示すように電源の負端子―Vccに切換え
られる。このため、FET40は非導通とされ第
2サンプルホールド回路4はホールド期間とな
り、コンデンサ50にシヤツタ先幕の走行が終了
する直前の減算回路3の出力電圧Vo3がホールド
される。したがつて、これ以後は定電流回路5の
出力電流I5は一定となり、積分電流I7は被写体の
明るさに応じて変化する。受光素子10はフイル
ム面全面からの反射光を受光するのではなく、あ
る一部分の反射光のみを受光するようになつてい
るので、積分開始のためのスイツチ70は第5図
cに示すように、シヤツタ先幕が走行を開始して
からシヤツタ先幕がフイルム面上の受光範囲に達
する前までに開放されればよい。スイツチ70が
開放されると、コンデンサ68が充電を開始し、
いわゆるダイレクト測光が行なわれる。そして、
この充電電圧、すなわちオペアンプ66の出力電
圧が所定の電圧に達すると、判定回路8はシヤツ
タ制御回路9へ信号を供給しシヤツタ後幕の係止
を解除しシヤツタ動作を終了する。これにより、
スイツチ26,48,70は初期状態にリセツト
される。
Next, when the front shutter curtain has completely traveled,
The switch 48 of the second sample and hold circuit 4 is switched to the negative terminal of the power supply -Vcc as shown in FIG. 5b. Therefore, the FET 40 is rendered non-conductive, the second sample and hold circuit 4 enters a hold period, and the output voltage Vo 3 of the subtraction circuit 3 immediately before the shutter front curtain ends running is held in the capacitor 50. Therefore, from this point on, the output current I 5 of the constant current circuit 5 remains constant, and the integrated current I 7 changes depending on the brightness of the subject. Since the light receiving element 10 does not receive the reflected light from the entire surface of the film, but only a certain portion of the reflected light, the switch 70 for starting integration is set as shown in FIG. 5c. It is only necessary that the front shutter curtain be opened from the time the front shutter curtain starts running until before the front shutter curtain reaches the light receiving range on the film surface. When the switch 70 is opened, the capacitor 68 starts charging.
So-called direct photometry is performed. and,
When this charging voltage, that is, the output voltage of the operational amplifier 66 reaches a predetermined voltage, the determination circuit 8 supplies a signal to the shutter control circuit 9 to release the shutter trailing curtain and terminate the shutter operation. This results in
Switches 26, 48, and 70 are reset to their initial states.

このようにこの実施例によれば、受光素子の出
力を増幅する増幅器の増幅率をシヤツタ先幕の走
行に連動して制御することにより、乱数パターン
を用いなくても、シヤツタ先幕走行中におけるシ
ヤツタ先幕とフイルムの反射率の違いによる積分
電流の誤差を補正することができる。また、積分
電流を一定にするための制御電流を発生するため
の定電流回路5への帰還量が被写体の明るさに応
じてアナログ的に変化するので、誤差が少ない。
また、回路構成が複雑でないので、コストもそれ
ほどかからない。
As described above, according to this embodiment, by controlling the amplification factor of the amplifier that amplifies the output of the light receiving element in conjunction with the running of the shutter leading curtain, it is possible to control the gain while the shutter leading curtain is running without using a random number pattern. It is possible to correct the error in the integrated current due to the difference in reflectance between the shutter leading curtain and the film. Further, since the amount of feedback to the constant current circuit 5 for generating the control current for keeping the integral current constant changes in an analog manner depending on the brightness of the subject, there is little error.
Further, since the circuit configuration is not complicated, the cost is not so high.

なお、FET18,40の代わりに機械的スイ
ツチを用いても構わない。また、長時間の露出を
必要とする場合はコンデンサが大きくなつてしま
い都合が悪いので、第2サンプルホールド回路4
を第6図に示すように変えればよい。すなわち、
減算回路3の出力信号をA/D変換器72に供給
しデイジタル量としてストアし、後にD/A変換
器74を介してアナログ化して取出せばよい。端
子76はA/D、変換器72を付勢したり、シヤ
ツタ先幕が全開になる直前に減算回路3の出力信
号をホールドさせるための制御信号が供給され
る。ここで、A/D,D/A変換器の分解能が測
光誤差に影響してくるが、減算回路3の出力電圧
はシヤツタ先幕走行直前の受光量と走行中の受光
量の差でありそれほど大きくないので、それほど
分解能を上げる必要がない。たとえば、シヤツタ
先幕の反射光とフイルムの反射光が露出にして3
段階異なるとしても、減算回路3の出力電圧Vo3
は Vo3=−kT/qln2/I≒−54(mV) であるので、分解能を4(mV)としてもA/
D,D/A変換器は高々4ビツトあればよいこと
になる。
Note that mechanical switches may be used instead of the FETs 18 and 40. In addition, if long-term exposure is required, the capacitor becomes large, which is inconvenient, so the second sample and hold circuit 4 is used.
may be changed as shown in FIG. That is,
The output signal of the subtraction circuit 3 may be supplied to the A/D converter 72, stored as a digital quantity, and later converted into an analog signal via the D/A converter 74 and taken out. A terminal 76 is supplied with a control signal for energizing the A/D converter 72 and for holding the output signal of the subtraction circuit 3 immediately before the shutter front curtain is fully opened. Here, the resolution of the A/D and D/A converters influences the photometry error, but the output voltage of the subtraction circuit 3 is the difference between the amount of light received just before the shutter front curtain runs and the amount of light received while the shutter is running, so Since it is not large, there is no need to increase the resolution that much. For example, if the light reflected from the front curtain of the shutter and the light reflected from the film are exposed,
Even if the steps are different, the output voltage Vo 3 of the subtraction circuit 3
is Vo 3 = -kT/qln2 3 I 1 /I 1 ≒ -54 (mV), so even if the resolution is 4 (mV), A/
The D, D/A converter only needs to have at most 4 bits.

さらに、A/D変換による測定誤差をさらに少
なくするための第2サンプルホールド回路4の別
の変形例を第7図に示す。A/D変換器72、
D/A変換器74を用いることは同じであるが、
減算回路3の出力信号がスイツチ78を介して定
電流回路5に供給されるとともに、D/A変換器
74の出力信号がスイツチ80を介して定電流回
路5に供給される。スイツチ78,80はそれぞ
れ第8図a,bに示すようにシヤツタ先幕が全開
される前後のタイミングで開閉される。すなわ
ち、シヤツタ先幕が全開するまでは減算回路3の
出力信号はホールドする必要がないので、スイツ
チ78の方が閉成され減算回路3の出力信号がそ
のまま定電流回路5に供給される。シヤツタ先幕
が全開した後はスイツチ80の方が閉成され、デ
イジタル量としてストアされた減算回路3の出力
信号が定電流回路5に供給されることになる。
Furthermore, another modified example of the second sample and hold circuit 4 for further reducing measurement errors due to A/D conversion is shown in FIG. A/D converter 72,
Although the use of the D/A converter 74 is the same,
The output signal of the subtraction circuit 3 is supplied to the constant current circuit 5 via the switch 78, and the output signal of the D/A converter 74 is supplied to the constant current circuit 5 via the switch 80. The switches 78 and 80 are opened and closed at timings before and after the front shutter curtain is fully opened, respectively, as shown in FIGS. 8a and 8b. That is, since it is not necessary to hold the output signal of the subtraction circuit 3 until the front shutter curtain is fully opened, the switch 78 is closed and the output signal of the subtraction circuit 3 is supplied as is to the constant current circuit 5. After the front shutter curtain is fully opened, the switch 80 is closed, and the output signal of the subtraction circuit 3 stored as a digital quantity is supplied to the constant current circuit 5.

以上説明したようにこの発明によれば受光素子
の出力を増幅する増幅器の増幅率をシヤツタ先幕
の走行に連動して制御することにより、乱数パタ
ーンを用いることなく、シヤツタ先幕とフイルム
の反射率の違いを補正することができ正確なダイ
レクト測光を行なえるカメラの露出制御装置を提
供することができる。さらに、シヤツタ先幕の走
行終了時には、第2サンプルホールド回路4が減
算回路3の出力をホールドするので、先幕走行終
了後に発光するストロボ装置に対しても発光の制
御を行なうことができる。
As explained above, according to the present invention, by controlling the amplification factor of the amplifier that amplifies the output of the light-receiving element in conjunction with the running of the shutter leading curtain, the reflection of the shutter leading curtain and the film can be achieved without using a random number pattern. It is possible to provide an exposure control device for a camera that can correct the difference in rate and perform accurate direct photometry. Furthermore, since the second sample and hold circuit 4 holds the output of the subtraction circuit 3 when the leading shutter curtain has finished running, it is possible to control the light emission even for a strobe device that emits light after the leading shutter curtain has finished running.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図ないし第3図はこの発明の原理を説明す
るための図、第4図はこの発明によるカメラの露
出制御装置の一実施例を示す回路図、第5図はそ
の動作を示すタイムチヤート、第6図はこの発明
の変形例を示す図、第7図はさらに他の変形例を
示す図、第8図はその動作を示すタイムチヤート
である。 1……第1対数増幅回路、2……第1サンプル
ホールド回路、3……減算回路、4……第2サン
プルホールド回路、5……定電流回路、6……第
2対数増幅回路、7……積分回路。
1 to 3 are diagrams for explaining the principle of the invention, FIG. 4 is a circuit diagram showing an embodiment of the camera exposure control device according to the invention, and FIG. 5 is a time chart showing its operation. , FIG. 6 is a diagram showing a modification of the present invention, FIG. 7 is a diagram showing still another modification, and FIG. 8 is a time chart showing its operation. DESCRIPTION OF SYMBOLS 1... First logarithmic amplifier circuit, 2... First sample hold circuit, 3... Subtraction circuit, 4... Second sample hold circuit, 5... Constant current circuit, 6... Second logarithmic amplifier circuit, 7 ...integrator circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 シヤツタ先幕およびフイルム面からの反射光
を受光し、受光量に応じた光電流を発生する受光
手段と、前記光電流を対数圧縮した電圧に変換す
る対数圧縮手段と、前記対数圧縮手段の出力電圧
をシヤツタ先幕の走行開始以前に記憶する第1サ
ンプルホールド手段と、前記第1サンプルホール
ド手段の記憶値と前記対数圧縮手段の出力電圧値
との差を演算し、差電圧信号を出力する減算手段
と、前記減算手段の出力を入力し、シヤツタ先幕
の走行終了時にサンプリング動作からホールド動
作に切換る第2サンプルホールド手段と、前記第
2サンプルホールド手段の出力を入力し、前記第
2サンプルホールド手段の出力が増加すると減少
するように増幅率特性が規定されており、前記増
幅率で前記対数圧縮手段の出力電圧を対数伸張電
流に増幅する増幅手段と、前記増幅手段から出力
される出力電流を積分する積分手段と、前記積分
手段の出力に基づいてシヤツタ後幕の走行を開始
させるシヤツタ制御手段とを具備し、シヤツタ先
幕の走行終了時までは前記増幅率を変化させて前
記対数伸張電流を一定に保つことを特徴とするカ
メラの露出制御装置。
1: a light receiving means for receiving reflected light from the shutter front curtain and the film surface and generating a photocurrent according to the amount of received light; a logarithmic compression means for converting the photocurrent into a logarithmically compressed voltage; a first sample and hold means for storing an output voltage before the shutter front curtain starts running; and a difference between a stored value of the first sample and hold means and an output voltage value of the logarithmic compression means, and a difference voltage signal is output. a subtracting means for inputting the output of the subtracting means, and a second sample holding means for switching from a sampling operation to a holding operation at the end of running of the shutter leading curtain; 2. An amplification factor characteristic is defined such that it decreases as the output of the sample hold means increases, and includes an amplification means for amplifying the output voltage of the logarithm compression means to a logarithm expansion current by the amplification factor; and a shutter control means for starting the running of the rear shutter curtain based on the output of the integrating means, and changing the amplification factor until the running of the leading shutter curtain is completed. An exposure control device for a camera, characterized in that the logarithmic expansion current is kept constant.
JP4163980A 1980-03-31 1980-03-31 Photometric apparatus Granted JPS56138726A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4163980A JPS56138726A (en) 1980-03-31 1980-03-31 Photometric apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4163980A JPS56138726A (en) 1980-03-31 1980-03-31 Photometric apparatus

Publications (2)

Publication Number Publication Date
JPS56138726A JPS56138726A (en) 1981-10-29
JPS626214B2 true JPS626214B2 (en) 1987-02-09

Family

ID=12613890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4163980A Granted JPS56138726A (en) 1980-03-31 1980-03-31 Photometric apparatus

Country Status (1)

Country Link
JP (1) JPS56138726A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5651726A (en) * 1979-10-03 1981-05-09 Olympus Optical Co Ltd Photometric system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5651726A (en) * 1979-10-03 1981-05-09 Olympus Optical Co Ltd Photometric system

Also Published As

Publication number Publication date
JPS56138726A (en) 1981-10-29

Similar Documents

Publication Publication Date Title
EP1158789B1 (en) Photodetector device
US3678826A (en) System for controlling a camera shutter
JPH0224325B2 (en)
US4390258A (en) Photomeric circuit for camera
US4306807A (en) Light measuring system
US4007415A (en) Constant voltage generating circuit
US3855603A (en) Shutter operating circuits for photographic cameras
JPS626214B2 (en)
JPS59160130A (en) Automatic control circuit for exposure
US4160160A (en) Circuit for integrating a quantity of light in an automatic control type flash unit
US4070682A (en) Exposure time control circuit
US4269490A (en) Programmed shutter gamma switching circuit
US4444481A (en) Exposure control circuit for a camera
US3961341A (en) Automatic shutter speed control means for a camera
JPS6110184Y2 (en)
US3975746A (en) Automatic exposure control circuit for a single lens reflex camera of TTL light measuring type
US4051490A (en) Photographic exposure meter circuit having temperature compensation
US4711546A (en) Photometric circuit
JPH07105663B2 (en) Amplifier
JPH036894Y2 (en)
JP3130559B2 (en) Active distance measuring device
JPS6346402B2 (en)
JP2571558B2 (en) Flash photography device or imaging equipment that can use flash photography device
USRE29927E (en) Shutter operating circuits for photographic cameras
JPH0461337B2 (en)