JPS6256668B2 - - Google Patents
Info
- Publication number
- JPS6256668B2 JPS6256668B2 JP56195213A JP19521381A JPS6256668B2 JP S6256668 B2 JPS6256668 B2 JP S6256668B2 JP 56195213 A JP56195213 A JP 56195213A JP 19521381 A JP19521381 A JP 19521381A JP S6256668 B2 JPS6256668 B2 JP S6256668B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- concentration
- ion
- semiconductor
- buried region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/40—Resistors
- H10D1/43—Resistors having PN junctions
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は半導体集積回路等に用いられるイオン
注入抵抗に関するものである。
注入抵抗に関するものである。
イオン注入抵抗は熱拡散抵抗に比べて高いシー
ト抵抗値が得られ、しかも抵抗値の均一性、制御
などにおいてすぐれていることから多く使用され
ている。しかしながらシート抵抗が高くなると一
般に温度特性が悪くなるので使用にあたつて制限
を受けている。Ｐ型半導体の抵抗率は次式で与え
られる。
ト抵抗値が得られ、しかも抵抗値の均一性、制御
などにおいてすぐれていることから多く使用され
ている。しかしながらシート抵抗が高くなると一
般に温度特性が悪くなるので使用にあたつて制限
を受けている。Ｐ型半導体の抵抗率は次式で与え
られる。
ρ＝１／ｐ・ｅ・μ …(1)
ρ：抵抗率（Ω・cm）
ｐ：正孔濃度（cm-3）
ｅ：電子電荷（coul）
μ：正孔移動度（cm2／ｖ・sec）
又、シート抵抗は
ρs＝ρ／xj（Ω／□） …(2)
xj：深さ（μｍ）
で与えられる。
従来半導体抵抗の抵抗値は(1)式の自由キヤリア
濃度、従つて不純物濃度によつて設定制御してい
た。例えば高抵抗値は不純物濃度を下げて得てい
る。
濃度、従つて不純物濃度によつて設定制御してい
た。例えば高抵抗値は不純物濃度を下げて得てい
る。
以下に代表的な２例について、そのシート抵抗
値と対応するキヤリア濃度の計算値の関係を示
す。
値と対応するキヤリア濃度の計算値の関係を示
す。
例 ρs＝5KΩ／□ ρs＝200Ω／□
ρ＝１Ω・cm ρ＝0.04Ω・cm
ｐ＝1.3×1016cm-3 ｐ＝3.25×1017cm-3
上記各値の算定にあたつては、共にμ＝480
cm2／ｖ・sec、xj＝2.0μｍ、Ｔ＝300Kと仮定し
た。ここでμ＝480cm2／ｖ・secは不純物濃度が十
分少ないところでの（1014cm-3）移動度が一定
値に近づく時（フオノン散乱のみ）の値である。
しかしρs＝200Ω／□の場合、イオン化不純物散
乱による移動度の低下が無視できないので実際の
不純物濃度は上記計算値より高い値通常、ｐ
2.0×1018cm-3程度に選定しなければならない。
cm2／ｖ・sec、xj＝2.0μｍ、Ｔ＝300Kと仮定し
た。ここでμ＝480cm2／ｖ・secは不純物濃度が十
分少ないところでの（1014cm-3）移動度が一定
値に近づく時（フオノン散乱のみ）の値である。
しかしρs＝200Ω／□の場合、イオン化不純物散
乱による移動度の低下が無視できないので実際の
不純物濃度は上記計算値より高い値通常、ｐ
2.0×1018cm-3程度に選定しなければならない。
不純物濃度が低い時は、300K付近ではキヤリ
アは完全に出払い、キヤリア濃度はほとんど一定
であるが、第２図に示すように、キヤリア（正
孔）の移動度の方は300K付近の温度変化が大き
い。この移動度の温度変化のため(1)式から抵抗率
の温度変化即ち抵抗値の温度変化が大となり、温
度特性が悪くなる。この関係を上述の２つの代表
的なシート抵抗値についてそれぞれ対比して示す
と、次の通りであることが知られている。
アは完全に出払い、キヤリア濃度はほとんど一定
であるが、第２図に示すように、キヤリア（正
孔）の移動度の方は300K付近の温度変化が大き
い。この移動度の温度変化のため(1)式から抵抗率
の温度変化即ち抵抗値の温度変化が大となり、温
度特性が悪くなる。この関係を上述の２つの代表
的なシート抵抗値についてそれぞれ対比して示す
と、次の通りであることが知られている。
例 ρs＝5KΩ／□ ρs＝200Ω／□
ｐ＝1.3×1016cm-3 ｐ2.0×1018cm-3
温度範囲を０℃〜100℃とした時
μ＝500〜230cm2／ｖ・ｓｅｃ，μ＝200〜160cm2／ｖ・
ｓｅｃ 温度係数；12000ppm／℃ 2500ppm／℃（上記
移動度の値は、H.K.Henish：silicon
Semiconductor Dataによる） 本発明は、従来の構造の半導体抵抗、特に、高
抵抗における上述の問題点を改善し、半導体集積
回路に用いて温度依存性の小さい高抵抗値のもの
を実現できる半導体抵抗構造とその製造方法を提
供するものである。
ｓｅｃ 温度係数；12000ppm／℃ 2500ppm／℃（上記
移動度の値は、H.K.Henish：silicon
Semiconductor Dataによる） 本発明は、従来の構造の半導体抵抗、特に、高
抵抗における上述の問題点を改善し、半導体集積
回路に用いて温度依存性の小さい高抵抗値のもの
を実現できる半導体抵抗構造とその製造方法を提
供するものである。
本発明は、高抵抗値の半導体抵抗を形成するに
あたり、Ｎ型エピタキシヤル層にＮ型埋込み領域
を設け、同埋込み領域内にＰ型層をイオン注入形
成したもので、このＰ型層の不純物濃度を高くか
つキヤリア（正孔）濃度を低くして、温度特性の
良い高抵抗を得たものである。その原理は、Ｎ型
不純物でＰ型不純物を補償することにより低正孔
濃度を得、かつ全不純物濃度を高くできるので移
動度の温度変化を小さくすることができる。
あたり、Ｎ型エピタキシヤル層にＮ型埋込み領域
を設け、同埋込み領域内にＰ型層をイオン注入形
成したもので、このＰ型層の不純物濃度を高くか
つキヤリア（正孔）濃度を低くして、温度特性の
良い高抵抗を得たものである。その原理は、Ｎ型
不純物でＰ型不純物を補償することにより低正孔
濃度を得、かつ全不純物濃度を高くできるので移
動度の温度変化を小さくすることができる。
以下本発明の実施例を示す。
例 ρs＝5KΩ／□の場合、以下のような不純
物濃度を設定すれば温度特性はρs＝200Ω／□の
場合と同程度に改善される。
物濃度を設定すれば温度特性はρs＝200Ω／□の
場合と同程度に改善される。
ｐ＝ＮA−ＮD＝1.3×1016cm-3
ここで ＮA：アクセプタ濃度
ＮD：ドナー濃度
ＮA＝1.0×1018cm-3，ＮD＝9.87×1017cm-3
ＮA＋ＮD＝1.987×1018cm-3
全不純物濃度 Ｎtpt＝ＮA＋ＮDは、ρ＝200
Ω／□の場合と同程度である。
Ω／□の場合と同程度である。
即ち、ρs＝200Ω／□と同程度の温度特性をも
つρs＝5KΩ／□を得るには、まず第１図ａに示
すように、Ｎ型エピタキシヤル層１に9.87×1017
cm-3の濃度のＮ型不純物をイオン注入してＮ型埋
込み領域２を形成する。次に第１図ｂのように、
このＮ型埋込み領域２内に1.0×1018cm-3の濃度の
Ｐ型不純物をイオン注入してＰ型層３を形成す
る。また、このＰ型層３は上記Ｎ型埋込み領域２
の領域からはみ出ても構わない。なお、第１図
中、４は酸化シリコン膜、５は半導体基板であ
る。
つρs＝5KΩ／□を得るには、まず第１図ａに示
すように、Ｎ型エピタキシヤル層１に9.87×1017
cm-3の濃度のＮ型不純物をイオン注入してＮ型埋
込み領域２を形成する。次に第１図ｂのように、
このＮ型埋込み領域２内に1.0×1018cm-3の濃度の
Ｐ型不純物をイオン注入してＰ型層３を形成す
る。また、このＰ型層３は上記Ｎ型埋込み領域２
の領域からはみ出ても構わない。なお、第１図
中、４は酸化シリコン膜、５は半導体基板であ
る。
以上のようにして製造した半導体抵抗は、従来
法によるものに比較して温度特性が約1/5倍に改
善され、高精度で均一な半導体抵抗の実現に大き
く寄与するものである。
法によるものに比較して温度特性が約1/5倍に改
善され、高精度で均一な半導体抵抗の実現に大き
く寄与するものである。
第１図ａ，ｂは、本発明実施例の半導体抵抗の
製造過程を示す断面図、第２図は、各種不純濃度
におけるシリコンの正孔移動度の温度依存性を示
す特性図である。 １……Ｎ型エピタキシヤル層、２……Ｎ型イオ
ン注入領域、３……Ｐ型イオン注入層。
製造過程を示す断面図、第２図は、各種不純濃度
におけるシリコンの正孔移動度の温度依存性を示
す特性図である。 １……Ｎ型エピタキシヤル層、２……Ｎ型イオ
ン注入領域、３……Ｐ型イオン注入層。
Claims (1)
- 【特許請求の範囲】 １ Ｎ型層に設けたＮ型埋込み領域内に、イオン
注入形成したＰ型層を設けて構成要素とすること
を特徴とするイオン注入抵抗。 ２ Ｎ型層にＮ型不純物をイオン注入してＮ型埋
込み領域を形成し、前記Ｎ型埋込み領域にＰ型不
純物をイオン注入してＰ型層を形成することを特
徴とするイオン注入抵抗の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56195213A JPS5896761A (ja) | 1981-12-03 | 1981-12-03 | イオン注入抵抗およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56195213A JPS5896761A (ja) | 1981-12-03 | 1981-12-03 | イオン注入抵抗およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5896761A JPS5896761A (ja) | 1983-06-08 |
| JPS6256668B2 true JPS6256668B2 (ja) | 1987-11-26 |
Family
ID=16337336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56195213A Granted JPS5896761A (ja) | 1981-12-03 | 1981-12-03 | イオン注入抵抗およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5896761A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6412877U (ja) * | 1987-07-14 | 1989-01-23 | ||
| JPS6412879U (ja) * | 1987-07-14 | 1989-01-23 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005333093A (ja) * | 2004-05-21 | 2005-12-02 | Omron Corp | 半導体抵抗素子及びその製造方法並びに半導体抵抗素子を用いた半導体装置 |
-
1981
- 1981-12-03 JP JP56195213A patent/JPS5896761A/ja active Granted
Non-Patent Citations (2)
| Title |
|---|
| IEDM TECHNICAL DIGEST=1980 * |
| PHISICS AND TECHNOLOGY OF SEMICONDUCTOR DEVICES=1967 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6412877U (ja) * | 1987-07-14 | 1989-01-23 | ||
| JPS6412879U (ja) * | 1987-07-14 | 1989-01-23 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5896761A (ja) | 1983-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4504332A (en) | Method of making a bipolar transistor | |
| JPS6412104B2 (ja) | ||
| US5187559A (en) | Semiconductor device and process for producing same | |
| JP2590295B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0638424B2 (ja) | 半導体装置の製造方法 | |
| CA1292289C (en) | Temperature compensated bipolar circuits | |
| JPS6241425B2 (ja) | ||
| US3491325A (en) | Temperature compensation for semiconductor devices | |
| JPS6256668B2 (ja) | ||
| US6709943B2 (en) | Method of forming semiconductor diffused resistors with optimized temperature dependence | |
| JPH0455343B2 (ja) | ||
| GB2157495A (en) | A method of producing a semiconductor integrated circuit device | |
| US3752715A (en) | Production of high speed complementary transistors | |
| JPH0614549B2 (ja) | 薄膜トランジスタ | |
| JPS60127755A (ja) | 半導体装置の製法 | |
| JPH08125122A (ja) | 半導体装置 | |
| JPS6095969A (ja) | 半導体集積回路の製造方法 | |
| Heiman et al. | Silicon-on-sapphire epitaxial bipolar transistors | |
| US3362856A (en) | Silicon transistor device | |
| JP3327658B2 (ja) | 縦型バイポーラトランジスタの製造方法 | |
| JPH03198344A (ja) | 半導体装置およびこれを用いた光電変換装置 | |
| JPH01235366A (ja) | 半導体抵抗素子 | |
| JPS6356952A (ja) | 半導体抵抗素子 | |
| JP3070090B2 (ja) | 半導体装置の製造方法 | |
| Okabe et al. | Short channel, low noise UHF MOS-FET's utilizing molybdenum-gate masked ion-implantation |