JPS62502294A - マイクロプロセツサのためのリセツト回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 マイクロプロセッサのためのリセット回路技術的背景 本発明は、主請求範囲の所謂上位概念に記載のマイクロプロセッサのためのリセ ット回路から出発する。

マイクロプロセッサ用のリセット回路は既に久しく知られている。このリセット 回路は、マイクロプロセッサに電源電圧を印加する際に該マイクロプロセッサを 所定の出発状態に設定する働きをなす。他方また、マイクロプロセッサに格納さ れているプログラムが正規に処理されない場合にマイクロプロセッサのリセット を行うリセット回路も既に提案されている。これらの目的で、マイクロプロセッ サの１つの出力端には信号が発生される。これら信号は、例えば、各プログラム の実行に際して一度現れる。信号が長時間欠落している場合には、リセットパル スが発生される。しかしながらこのリセット方法は全ての事例において必ずしも ＦＦ答されない。例えば、マイクロプロセッサの停止は、プログラム領域からデ ータ領域（ＲＡＭまたはＲＯＭ）への跳躍により生じ得る。その場合、プログラ ム命令は、データ領域に格納されているデータに従って決定される。その結果、 無端ループが形成され、該無端ループによりマイクロプロセッサの出力が応答せ しめられる。したがって、マイクロプロセッサが最早や満足な仕方で動作しない にも拘らず、公知の回路構成においてはリセットは若起されない。と言うのは、 マイクロプロセッサの出力にパルスが存在するからである。

その結果として、マイクロプロセッサで駆動される装置は最早や動作しなくなる 。最悪の場合には、規格に従い短い時間だけ負荷される消費装置がマイクロプロ セッサの誤り接続により持続的に負荷されて、該装置に対し損傷さへ生じ得る。

発明の利点 主請求範囲の特徴部分に記載の本発明のリセット回路は、従来のリセット回路を 凌磨する次のような利点を有する。即ち、循環的にマイクロプロセッサに印加さ れる入力信号に依存してマイクロプロセッサの機能健全性に関する監視が行われ るという利点でおる。入力信号により予め定められた時間内にプロセッサの確定 された応動が若起されない場合には、プロセッサは満足な仕方で動作していない と想定される。この場合、信号が特定の出力端にどのように現れるかは全く問題 外である。循環的入力信号と出力信号との間に特定の時間的シーケンスが存在し ない場合にはエラーと認識される。

従属請求範囲に記載の構成によれば、主請求範囲に記載のリセット回路の有利な 発展態様および改善が可能になる。短時間信号を抑圧するスイッチを設けるのが 有利である。このようにすれば、リセット回路全体の構成が単純化される。マイ クロプロセッサの制御に必要とされる回路手段を組込んで、回路技術的に条件付 けられて短時間現れる信号を抑圧することが可能である。また、個々の信号の出 現でスイッチを予め定められた時間阻止するのが有利である。このようにすれば 、非常に簡単な仕方で、入力すべき信号と出力の応答との間の時間的遅延を評価 することが可能になる。

出力が、予め足められた時間内に応答しない場合には、スイッチの開成によりリ セットパルスを発生する。

循環的入力信号が欠落した場合或いはまたプログラムのループでの実行中危険Ｋ Ｍされる消費装置を保護するために、マイクロプロセッサの少なくとも１つの別 の出力が予め定められた状態に所定の時間よりも長く留まっているか否かを評価 するのが有利である。後者の場合には、最も単純な仕方でコンデンサを抵抗器を 介して充電または放電することによりリセットパルスを発生する。この目的で、 単安定スイッチング素子を使用することも可能であシまた合目的的でもちる。

リセットパルスを可能な限り迅速に遮断するためには、コンデンサを充電および 放電するための抵抗器の一部分をダイオードで橋絡するのが合目的的である。こ のようにすれば、事故後のマイクロプロセッサの迅速な再起動が達成できる。

図面 本発明の実施例が図面に示されており、以下これについて詳細に説明する。図面 中、第１図は本発明の第１の実施例を示し、第２図は本発明を説明するためのグ ラフ全売し、第３図はマイクロプロセッサの機能を説明するための７０−チャー トを示し、そして第４図および第５図は本発明の別の実施例を示す。

実施例の説明 図面には、通常のアドレス領域にＲＡＭを有する、即ちプログラムカウンタによ り選択することができるＲＡＭを備えた計算機に特に適したリセット回路が示し である。このようなマイクロプロセッサにおいては、該マイクロプロセッサのＲ ＯＭ領域に通例の仕方で格納されているプログラムによる処理に際して、データ が存在するＲＡＭ領域が跳び越される危険が存在する。

この場合データは、計算機によシブログラムステップとして解釈されてしまう。

その結果、全く予想外の結果が生じ得る。特に、マイクロプロセッサｆｔ備えた 装置の運転の信頼性は最早や保証されなくなる。他方また装置自体が場合により 破壊してしまう危険も存在する。例えば、自動車輌の電気的点火装置のための制 御装置について考察してみる。マイクロプロセッサがプログラム領域からデータ 領域に跳躍すると、車輌に誤り点火が生じて、その期間に依存しエンジンの故障 が生ずる可能性があるばかりではなく、マイクロプロセッサが無端ループ内で稼 動して該ループから出ることができないような事態が起り得る。このような場合 には、車輌は運転可能な状態ではない。最後に、マイクロプロセッサも、プログ ラムまたはデータ領域の任意の細断で停止してしまい、そのためにそれ以降の動 作が不可能になる場合もある。この場合、マイクロプロセッサで制御される点火 装置が閉成されると、その結果として持続的に点火電流が点火コイルを流れ該コ イルは場合によシ加熱して１点火装置式いは点火コイルの過負荷が生じ得る。そ の結果として、点火装置が破壊する可能性がおる。

第１図には、マイクロプロセッサの誤り動作に際して該マイクロプロセッサをリ セットし新たに起動するリセット回路が示しである。導体１０には、パルス発生 器、例えば点火装置のホール発電素子が接続されている。導体１０は、抵抗器１ １を介してイックスフルーシブオア１５の１つの入力端に接続されている。イッ クスフルーシブオア１５のこの入力端から、コンデンサ１４が接地されている。

該イックスフルーシブオアの出力端は、トランジスタ１６のエミッタに接続され ると共に他方また、マイクロプロセッサ２１の割込み入力端ＩＮＴに接続されて いる。マイクロプロセッサ２１の出力端ＰＣ６はイックスフルーシブオア１５の 別の入力端に接続されている。抵抗器１１とイックスフルーシブオア１５との間 でさらに別の導体が分岐しており、この導体は、インバータ１７およびイックス フルーシブオア２０の入力端にそれぞれ接続されている。インバータ１７の出力 端には、抵抗器１８が接続されておシ、この抵抗器はイックスフルーシブオア２ ０の別の入力端に接続されている。この入力端から社さらにコンデンサ１９が出 て共通の接地導体に接続されている。イックスフルーシブオア２０の出力端は抵 抗器１３を介してトランジスタ１６のベースに接続されている。トランジスタ１ ６のコレクタは、抵抗器２３を介してマイクロプロセッサ２１のリセット人力ン サの他端は接地されている。別の出力端ＰＣ５は例えば、スイッチング段（図示 せず）に到っている。この導体により抵抗器２６および抵抗器２５は直列に、マ イクロプロセッサ２１のリセット入力端に接続される。抵抗器２５はこの場合ダ イオード２８と並列に接続される。水晶発振器２２は、マイクロプロセッサ２１ 内に設けられておって該マイクロプロセッサにクロック信号を供給するクロック 回路に接続されている。

次に第１図に示した回路装置の動作態様に関し第２図の波形図を参照して詳細に 説明する。導体１０には、成る発生器の循環的信号、例えば点火パルス発生器の 信号が印加される。しかしながら別の種類の循環的信号であっても良いことは言 負迄もない。第２ａ図に示すこの信号は、イックスフルーシブオア１５を介して 割込み入力端に達する。マイクロプロセッサのこの割込み入力端に印加される信 号は、該マイクロプロセッサにより処理されて、成る遅延後出力端ＰＣ６に転送 される。マイクロプロセッサによシ出力端ＰＣ６に転送された信号は第２ｂ図に 示しておる。マイクロプロセッサのプログラミングに基づいて、この出力信号は 時間遅延され、コンデンサ１４を経る信号に対して極性を反転される。この信号 は、イックスフルーシブオア１５を介して発生器からの入力信号と論理結合され るので、マイクロプロセッサ２１０割込み入力端には、第２Ｃ図に示す信号（実 線で示す信号ンが印加される。

この信号良形から明らかなように、第２ａ図の信号の立上シ縁ならびに立下シ縁 において割込みが発生する。

この割込みで、特定のプログラム過程が起動される。

同時に、発生器からの信号はインバータ１７を介して反転され、その結果、コン デンサ１９は抵抗器１８を介し、第２ｄ図に示すように光電または放電される。

発生器信号とコンデンサ１９０光電状態との論理結合２０に基づき、発生器信号 の各級毎に現れる第２ｅ図に示すカットオフパルスが得られる。このカットオフ パルスの長さは、この場合、抵抗器１８とコンデンサ１９を含むＲＣ回路の時足 数によって決定される。その場合、この時足数は、第２ｅ図に示したカットオフ パルスが、第２Ｃ図に示した予測パルスよりも長くなるように選択され、他方、 第２Ｃ図に示したパルスのパルス幅は、導体１０における発生器の緑の造移後、 マイクロプロセッサの出力端ＰＣ６にパルスが発生されるまでの時間によって定 められる。したがって、この時点までの計算に従い、カットオフパルスは対応の 長さに選択されることになる。これらカットオフパルスは、トランジスタ１６を 阻止し、それによシ割込みパルスが誤ってリセットパルスとして認識されること はない。したがって、第２ｅ図に示すカットオフパルス中、第２Ｃ図のパルスは 抵抗器２３を通る電流を若起し得ない。したがって、放電によシリセットパルス を発生することができるコンデンサ２４は、割込みパルスが存在する間、トラン ジスタ１６’を介して放電されない。斯くしてｇ２ｆ図（実線で示す］に示しで あるように、マイクロプロセッサ２１のリセット入力端にリセット信号は印加さ れない。

プログラムにエラーが在る場合には、出力端ＰＣ６に第２ｂ図に示した遅延信号 は現れないと予測される。

マイクロプロセッサがプログラムから出る時点に依存して、出力端ＰＣ６には持 続的に論理「１」かまたは持続的に論理「０」が印加される。プロセッサが不確 定的にループで動作している場合には、迅速な矩形パルスも発生し得る。第２図 の左側には、出力端ＰＣ６に持続的に論理「０」が印加されている場合が示され ている。

このことはまた、第２ｂ図に破線で示されている。イックスフルーシブオア１５ の出力端には最早や発生器信号の縁の遷移時に短いパルスは現れず、発生器信号 が再生されることになる（第２ｅｌｉ９参照）。この結果、第２Ｃ図に示した信 号は、発生器信号だけから得られる第２ｅ図に示したカットオフパルスよりも長 くなる。

このことは、マイクロプロセッサ２１の入力端の割込み信号が論理「Ｏ」にある 限りトランジスタ１６が導通することを意味する。そこでコンデンサ２４は比較 的低オームの抵抗器２３およびトランジスタ１６のコレクターエミッタ区間を介 して放電する。第２ｆ図には、マイクロプロセッサのリセット入力端に印加され てリセットパルスを発生する電圧降下が示しである。

第３図の右側には、マイクロプロセッサ２１の出力端ＰＣ６から常時論理「ｌ」 が発生される場合が示しである。この場合には、マイクロプロセッサの割込み入 力端には、イックスクルーシプオア１５に起因し、第２Ｃ図に示しであるように 発生器の反転された信号が印加される。この場合にも、割込み入力端における状 態「Ｏ」は第２ｅ図に示すカットオフパルスよりも非常に長くなり、したがって 第２ｆ図に示すようにコンデンサ２４は再び放電する。このようにして、割込み が行われ、マイクロプロセッサはその出発点にリセットされる。

次に単なる例として第３図に示すフローチャートラ参照しマイクロプロセッサ２ １の動作態様について説明する。例えば、マイクロプロセッサの閉成もしくはタ ーンオン時に最初に放電するコンデンサ２４により発生されるリセットパルスで マイクロプロセッサｔｉｌｔ１発状態３０に設定される。然る後に、ステップ３ １でマイクロプロセッサは初期設定される。ここで基本的なパラメータは固定の 予め定められた初期条件を与えられる。ここで本質的に重要なことは、出力端Ｐ Ｃｓが論理「１」にセットされることである。マイクロプロセッサの出力端ＰＣ ｓが論理「１」であることは、例えば、後続の点火装置が開路されそのため、点 火コイルに電流が流れないことを意味する。判断ステップ３２で、マイクロプロ セッサはその割込み入力端に信号を受けたかどうかを判定する。信号が現れてい ない場合には、マイクロプロセッサはループに入るがまたは別のプログラムラ実 行する。これに対して第２ｃ図に示す信号が現れると、計算プログラムが起動さ れる。予め足められた時間の経過後に、ステップ３３で、出力端ＰＣ６の出力信 号が反転される。即ち、論理「ｌ」は論理「Ｏ」に切換され、論理「Ｏ」は論理 「１」に切換される。ここで取扱っている応用例においては、このことは、第２ Ｃ図に示すように各パルス緑が「１」から「ｏ」になった後に、出力ＰＣ６の状 態が、第２ｂ図に示すように変わることを意味する。この時点でマイクロプロセ ッサがプログラムから出ている場合には、この状態変化は生じない。然る後に、 演算３４が行われる。

この場合例えば内部計数器をセットすることができれば、時間を測定したり或い は他の動作を起動することができる。次の判断ステップでは、出力ＰＣｓが状態 「１」を有しているか否かが判定される。状態が「１」を有している場合には出 カポ−）ＰＯ２はステップ３６で、先行の状態に関係なく論理「１」に切換えら れ、そうでない場合にはステップ３７で論理ｒＯＪに切換えられる。したがって 、このような特に点火に適用されたプログラムにおいては、発生器が正の緑或い は負の縁の何れを発生したか、言い換えるならば、点火を開始すべきか或いは先 ず点火コイルを充電すべきかを認識することができる。マイクロコンピュータの 出力ＰＣｓが「１」から「０」に遷移する場合には必ず点火過程が導入される。

然る蕾に、ステップ３９で別の演算を実行することができる。

ここで、計算過程における妨害に起因して出力端ＰＣ６に妨害が現れると、例え ばステップ３４で計算機には、残りのプログラム部分を考慮しない新しいループ が形成されることになるので、出力ＰＣ６は恒常的にオン／オフされ、それによ り計算機はリセットされる。と言うのはこの場合、第２ｅ図に示したカットオフ パルスの領域外で、入力信号１ｏと相関していないパルス列に起因して、予測す ることなく割込みの「０」の切換が行われるからである。これにょυ、コンデン サ２４の放電が着層される。また明らかなように、マイクロプロセッサが例えば ステップ３７に停滞したシ或いはプログラムの実行中に出力ＰＣｓが論−ｒＱＪ になった場合にも、抵抗器２５および２６ｔ−介してコンデンサ２４の放電が行 われる。この場合には、コンデンサ２４の放電は抵抗器２４および２６を介して 行われる。ステップ３０でのリセット後に、出力ＰＣｓは、ステップ３１で「１ 」に切換されているので、リセットパルスはできるだけ早く取払わなければなら ない。

これは、コンデンサを抵抗器２６およびダイオード２８を介して再び光電するこ とにより行われる。抵抗器２６が非常に小さい値に選ばれている場合には、光電 過程は、比較的高オームの抵抗器２５を介して行われる放電過程よりも非常に迅 速に行われる。抵抗器２５は、例えば、点火制御装置に適用される場合、最太肝 容オン時間中に行われるコンデンサ２４の放電でリセットが生じないように選択 される。したがって、計算機は短時間に動作可能な状態になる。

第４図および第５図は、本発明によるリセット回路の別の実施例を示す。第４図 の実施例においても、パルス発生器に接続された導体１０が用いられており、パ ルスは抵抗器１１を介してイックスフルーシブオア素子１５に供給される。イッ クスフルーシブオア素子１５の出力端はマイクロプロセッサ２１の割込み入力端 に接続されている。イックスフルーシブオア素子１５の別の入力端には、マイク ロプロセッサの出力端ＰＣ６が接続されている。抵抗器１１とイックスフルーシ ブオア素子１５との間でコンデンサ１４が接地されておシ、同時に導体でイツク スクル、−シブオア素子４０の１つの入力端に接続されている。イックスクルー シブオア素子４０の出力端は、Ｄフリップ７０ツブ４１の入力端およびトランジ スタ１６０ベースと抵抗器１３を介して接続されている。Ｄフリップフロップ４ １の出力端は１抵抗器４２を介してイックスフルーシブオア素子４０の別の入力 端に接続されている。イックスフルーシブオア素子４０のこの入力端にはさらに コンデンサ４３が接続されておシ、該コンデンサ４３の他端は接地されている。

トランジスタ１６のエミッタは、割込み入力端に接続されており、コレクタは抵 抗器２３を介してリセット入力端に接続されている。このリセット入力端にはさ らにコンデンサ２４が接続されており、その他端は接地されている。ωカ端ＰＣ ｓはスイッチ装置（図示せずンに接続されている。さらに、抵抗器２６は抵抗器 ２５と直列に接続されると共にリセット入力端に接続されている。抵抗器２５に は並列にダイオード２８が接続されている。この回路装置は、第１図に示した回 路装置と同じ機能を有する。カットオフパルスはこの場合にも、充電コンデンサ ４３および抵抗器４２から構成される時限回路により発生される。

第５図において、循環信号は、導体１０および接地されたコンデンサ１４を有す る抵抗器１１を介してイックスフルーシブオア素子１５０１つの入力端に供給さ れ、他方、該イックスフルーシブオア素子１５の別の入力端はマイクロプロセッ サ２１の出力端ＰＣ６と接続されている。イックスフルーシブオア素子１５の出 力は、マイクロプロセッサ２１の割込み入力端に供給される。さらＶｃ１本の導 体は直接、そして別の導体はコンデンサ５０および抵抗器５２を有するＲＣ素子 の直列回路を介して否定イックスフルーシブオア素子５５の各入力端に接続され ている。プルアップ抵抗器５３および５１が上記の直接接続された導体ならびに コンデンサ５０と抵抗器５２との間にそれぞれ設けられている。否定イックスフ ルーシブオア素子の出力端は開コレクタ構成でおる。この出力端はさらに、抵抗 器２３を介してマイクロプロセッサ２１のリセット入力端に接続されている。コ ンデンサ２４は、該リセット入力端から接地されている。出力端ＰＣｓから、制 御装置（図示せず）に導体が出ており、また該出力端ＰＣ５は、抵抗器２６およ び２５の直列接続を介してリセット入力端に接続されている。抵抗器２５に並列 にダイオード２８が接続されている。水晶発振器２２はマイクロプロセッサ２１ に設けられている振動回路と接続されて、該マイクロプロセッサのためのクロッ ク信号を発生する働きをする。

上述の回路の動作態様は既に述べた回路の動作態様と同じである。時限もしくは タイミング素子は、コンデンサおよびプルアップ抵抗器５１によシ形成されてい る。しかしながら、この特殊な回路構成により、必要とされる構成素子の数は顕 著に少なくなる。

国際調査報告 ＆Ｉｍ＠″ｅＡ″に″−ｐＣＴＩＤＥ８５１０００８９Ａ？１ＮＥＸ　τＯ−、 ＋Ｅ　ＩＮＴＥＲ）詰ＴｒＣＮＡＬ　５ＥＡＲＣＨＲ三？ＣＲＴ　ＯＮ

Claims (6)

【特許請求の範囲】
1. １．マイクロプロセツサ、特に自動車輌におけるシステム制御用マイクロプロセ ツサであつて少なくとも１つの出力端に信号を送出し且つ循環的信号が入力され るマイクロプロセツサのためのリセツト回路において、前記マイクロプロセツサ の出力（ＰＣ６）において前記循環的信号のスイツチ信号に所定信号が続かない 場合にリセツト信号を送出する手段（１７ないし２０，４０ないし４３，５０な いし５５）を設けたことを特徴とするリセツト回路。
2. ２．短時間のリセツト信号を抑圧することができるスイツチ（１６）を設けたこ とを特徴とする請求範囲第１項記載のリセツト回路。
3. ３．入力すべき信号の出現で、スイツチ（１６）を予め定められた時間阻止する ことを特徴とする請求範囲第２項記載のリセツト回路。
4. ４．循環信号のスイツチ信号後にマイクロプロセツサの少なくとも１つの別の出 力（ＰＣ５）が予め定められた時間よりも長く予め定められた状態に留まつてい る場合に、リセツト信号を発生することを特徴とする請求範囲第１項ないし第３ 項の何れかに記載のリセツト回路。
5. ５．抵抗器（２３，２５，２６）を介してコンデンサ（２４）の充電または放電 によりリセツトパルスを発生することを特徴とする請求範囲第１項ないし第４項 の何れかに記載のリセツト回路。
6. ６．抵抗器が少なくとも部分的にダイオード（２６）で橋絡されていることを特 徴とする請求範囲第５項記載のリセツト回路。