JPS6247752A - Counter circuit for number of instruction executions of information processor - Google Patents

Counter circuit for number of instruction executions of information processor

Info

Publication number
JPS6247752A
JPS6247752A JP60189176A JP18917685A JPS6247752A JP S6247752 A JPS6247752 A JP S6247752A JP 60189176 A JP60189176 A JP 60189176A JP 18917685 A JP18917685 A JP 18917685A JP S6247752 A JPS6247752 A JP S6247752A
Authority
JP
Japan
Prior art keywords
instruction
executions
address
register
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60189176A
Other languages
Japanese (ja)
Inventor
Toshiyuki Hattori
俊幸 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60189176A priority Critical patent/JPS6247752A/en
Publication of JPS6247752A publication Critical patent/JPS6247752A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To count the number of instruction executions with inexpensive hardware by providing a storage field for the number of executions of instruction words and adding the number for each execution of an instruction to store them in the storage field. CONSTITUTION:When an instruction word given from a memory device 3 is set to an instruction register 4, the output of an instruction decoding part 4-1 is turned into the address of a control store 13. This address serves as a start address of a microprogram which processes the instruction word. The output of the store 13 is set to a control register 14 for start of the instruction processing. Then an adder 11 adds addresses one by one and a microprogram is executed continuously. Here the output of a counter part 9-1 receives +1 only from an adder 8 and is written to the same address of the part 9-1. Then the number of executions are counted for each instruction.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置の命令実行回数の計数回路に関
し、特にマイクロプログラム制御で命令語の処理をする
情報処理装置における命令の実行回数の計数回路に関す
るものである。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a circuit for counting the number of instruction executions in an information processing device, and particularly to a circuit for counting the number of instruction executions in an information processing device that processes instruction words under microprogram control. It concerns a counting circuit.

〔概要〕〔overview〕

本発明は、情報処理装置の命令実行回数計数凹路におい
て、 マイクロプログラムの開始アドレスフィールドと命令語
の実行回数を記憶するフィールドを持ち、その書込みが
別々に制御できるメモリを用い、命令語の実行回数を記
憶するフィールドに命令の実行ごとに回数を加算して記
憶し、その計数結果を制御装置からの指示によって読み
出すことにより、低価格のハードウェアで命令実行回数
を測定できるようにするものである。
The present invention uses a memory that has a microprogram start address field and a field for storing the number of instruction executions, and whose writing can be controlled separately, in an instruction execution count counting path of an information processing device. This allows the number of times an instruction is executed to be measured using low-cost hardware by adding and storing the number of times each instruction is executed in a field that stores the number of times, and reading out the counting result based on instructions from the control device. be.

〔従来の技術〕[Conventional technology]

情報処理装置の一定時間の命令の実行回数を測定するこ
とは、情報処理装置の性能を評価する上で必要であり、
また情報処理装置で作動するプログラムを改良するため
にも必要なことである。
Measuring the number of times an information processing device executes an instruction in a certain period of time is necessary to evaluate the performance of the information processing device.
It is also necessary to improve programs running on information processing devices.

しかし、従来、情報処理装置の命令実行回数の計数は、
市販されている汎用のカウンタを装置に接続し、装置内
部にはある命令を実行したことを検出する回路を組込ん
でおき、一定時間内にその検出信号が何回現れるかを数
えるということを何度も繰り返すことによって測定して
いた。
However, conventionally, counting the number of instruction executions of an information processing device is
A commercially available general-purpose counter is connected to a device, a circuit that detects the execution of a certain command is built into the device, and the number of times that detection signal appears within a certain period of time is counted. It was measured by repeating it many times.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

このため、上述した従来の測定方法では、装置の外部に
汎用のカウンタを取りつけなければならない手間が掛か
って、また測定回路を組み込む必要があるため、装置が
複雑化し、費用も高価なものとなり、さらに一度にすべ
ての命令の実行頻度を測定できない欠点があった。
For this reason, in the conventional measurement method described above, it is time-consuming to attach a general-purpose counter to the outside of the device, and it is also necessary to incorporate a measurement circuit, which makes the device complicated and expensive. Another drawback is that it is not possible to measure the execution frequency of all instructions at once.

本発明は、低価格の装置で命令実行回数を測定でき、し
かも一度で各命令の実行回数を測定することができる情
報処理装置の命令実行回数計数回路を提供することを目
的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide an instruction execution count counting circuit for an information processing device that can measure the number of instruction executions with a low-cost device and can measure the number of executions of each instruction at once.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の情報処理装置の命令実行回数計数回路は、命令
コード部とオペランド部に分かれたマイクロ命令語を記
憶装置から読み出して保持する命令レジスタと、このレ
ジスタの命令コード部をアドレス入力として対応するマ
イクロプログラムの開始番地を出力するメモリとを備え
た情報処理装置の命令実行回数計数回路において、上記
メモリは命令コード部に対応したマイクロプログラムの
開始アドレスを記憶する第一のフィールドの他に、前記
命令語の実行回数を記憶する第二のフィールドを持ち、
その各々の書込みが別にできる構成であり、前記メモリ
の第二のフィールドに命令語の実行ごとに1を加える手
段と、前記メモリの第二のフィールドの初期化を指示し
、前記命令語の実行回数の計数開始および計数終了を指
示し、かつ計数結果の読み出しを指示する制御装置と、
前記制御装置からの指示とマイクロプログラムによる次
の新しい命令語の実行を始める指示とによって、命令実
行回数の計数と計数結果の読み出しを制御する制御回路
とを備えたことを特徴とする。
The instruction execution count circuit of the information processing device of the present invention has an instruction register that reads out and holds a microinstruction word divided into an instruction code part and an operand part from a storage device, and corresponds to the instruction code part of this register as an address input. In an instruction execution count circuit for an information processing device, the memory includes a memory for outputting a start address of a microprogram, in addition to a first field for storing a start address of a microprogram corresponding to an instruction code section; It has a second field that stores the number of executions of the instruction word,
Each of them can be written separately, and includes means for adding 1 to a second field of the memory each time a command is executed, and means for instructing initialization of the second field of the memory and executing the command. a control device that instructs to start and end counting the number of times and instructs to read out the counting results;
The present invention is characterized by comprising a control circuit that controls counting of the number of instruction executions and reading of the counting results based on an instruction from the control device and an instruction to start execution of the next new instruction word by the microprogram.

〔作用〕[Effect]

制御装置の指示によって、命令語の実行ごとにその回数
を加算してメモリに記憶し、制御装置からの指示によっ
て、その計数結果を読み出すことができる。
According to an instruction from the control device, the number of times the instruction word is executed is added up and stored in the memory, and the counting result can be read out according to an instruction from the control device.

〔実施例〕〔Example〕

次に本発明の実施例を図面を参照して説明する。 Next, embodiments of the present invention will be described with reference to the drawings.

図は本発明の一実施例を示す回路図である。The figure is a circuit diagram showing one embodiment of the present invention.

情報処理装置1は、命令レジスタ4、カウンタ5、セレ
クタ6、書き込みデータレジスタ7、加算器8、カウン
タ部とマイクロアドレス部を持つパスファインダーメモ
リ9、マイクロアドレスレジスタ10.加算器11.マ
イクロアドレスセレクタ12、コントロールストア13
、コントロールレジスタ14、制御回路15を備えてい
る。
The information processing device 1 includes an instruction register 4, a counter 5, a selector 6, a write data register 7, an adder 8, a pathfinder memory 9 having a counter section and a micro address section, a micro address register 10. Adder 11. Micro address selector 12, control store 13
, a control register 14, and a control circuit 15.

命令レジスタ4は、命令コード部4−1とオペランド部
4−2からなり、信号線102でメモリ装置3からの命
令語を記憶する。カウンタ5はリセ・7トおよび1ずつ
内容を加算する機能を有する。セレクタ6は信号線10
2で入力する命令コード部4−1と信号線103で入力
するカウンタ5の内容のどちらかを選択して信号線10
4によって、パスファインターメモリ9に入力する。パ
スファインダーメモリ9は命令コードに対応したマイク
ロプログラムの開始アドレスを記憶するフィールドであ
るマイクロアドレス部9−2と命令語の実行回数を記憶
するフィールドであるカウンタ部9−1を持ち、その各
々の書込みは別々に制御できる。
The instruction register 4 includes an instruction code section 4-1 and an operand section 4-2, and stores an instruction word from the memory device 3 via a signal line 102. The counter 5 has functions of resetting and counting and adding the contents one by one. Selector 6 is signal line 10
Select either the instruction code part 4-1 to be input in step 2 or the contents of the counter 5 to be input in signal line 103, and
4 is input to the pathfinder memory 9. The pathfinder memory 9 has a microaddress section 9-2, which is a field that stores the start address of a microprogram corresponding to an instruction code, and a counter section 9-1, which is a field that stores the number of executions of an instruction word. Writing can be controlled separately.

マイクロアドレス部9−2の出力は信号線108によっ
てマイクロアドレスセレクタ12に入力され、カウンタ
部9−1の出力は制御装置2と、加算器8に信号線10
7によって入力される。加算器8の出力は信号線105
でデータレジスタ7へ入力され、データレジスタ7は加
算器8の出力を保持して、制御回路15の制御により、
その保持したデータを信号線106でカウンタ部9−1
に入力する。マイクロアドレスセレクタ12の出力は信
号線111によってコントロールストア13と加算器1
1へ入力され、加算器11の出力は信号線110によっ
てマイクロアドレスレジスタ10に入力され、マイクロ
アドレスレジスタ10の出力は信号線109によってマ
イクロアドレスセレクタ12に入力される。コントロー
ルストア13の出力は信号線112でコントロールレジ
スタ14に入力され、その出力は信号線115によって
制御回路15に入力される。制御回路15は制御装置2
から信号線113によって制御され、信号線114で、
命令レジスタ4、カウンタ5、セレクタ6、データレジ
スタ7、パスファインダーメモリ9のカウンタ部9−1
を制御し、信号線116で、マイクロアドレスレジスタ
10とマイクロアドレスセレクタ12を制御する。
The output of the micro address section 9-2 is input to the micro address selector 12 via the signal line 108, and the output of the counter section 9-1 is input to the control device 2 and the adder 8 via the signal line 10.
7. The output of adder 8 is connected to signal line 105
is input to the data register 7, the data register 7 holds the output of the adder 8, and under the control of the control circuit 15,
The held data is sent to the counter section 9-1 via the signal line 106.
Enter. The output of the micro address selector 12 is connected to the control store 13 and the adder 1 by a signal line 111.
1, the output of adder 11 is input to micro address register 10 via signal line 110, and the output of micro address register 10 is input to micro address selector 12 via signal line 109. The output of the control store 13 is input to the control register 14 via a signal line 112, and the output thereof is input to the control circuit 15 via a signal line 115. The control circuit 15 is the control device 2
is controlled by a signal line 113 from the signal line 114,
Instruction register 4, counter 5, selector 6, data register 7, counter section 9-1 of pathfinder memory 9
The signal line 116 controls the micro address register 10 and the micro address selector 12.

次に実施例の動作を説明する。Next, the operation of the embodiment will be explained.

情報処理装置1は、メモリ装置3から命令語を取り出し
て解読し、必要なオペランドを取り出して操作を加える
という動作を繰り返すことにより情報処理を行っている
The information processing device 1 performs information processing by repeating the operations of fetching a command from the memory device 3, decoding it, fetching a necessary operand, and applying an operation.

ここで、制御装置2が情報処理装置1に対して命令の実
行回数の記録の初期化を指示すると、制御回路15は次
のような動作を制御する。まず、カウジタ5、データレ
ジスタ7をリセットし、セレクタ6の入力を信号線10
3側にして、カウンタ5のリセット値「0」がセレクタ
6を通ってパスファインダーメモリ9のアドレスになり
、パスファインダーメモリ9のカウンタ部9−1に書込
みパルスを出すとレジスタ7の内容「0」が書かれる。
Here, when the control device 2 instructs the information processing device 1 to initialize recording of the number of executions of instructions, the control circuit 15 controls the following operations. First, reset the counter 5 and data register 7, and connect the input of the selector 6 to the signal line 10.
3 side, the reset value "0" of the counter 5 passes through the selector 6 and becomes the address of the pathfinder memory 9, and when a write pulse is issued to the counter section 9-1 of the pathfinder memory 9, the content of the register 7 is "0". " is written.

次にカウンタ5の値を1だけ加算して同様のことをする
と、カウンタ部9−1のアドレス「1」に「0」が書か
れる。このようにしてパスファインダーメモリ9の最後
のアドレスまで繰り返すと、カウンタ部9−1の初期化
は終わる。
Next, when the value of the counter 5 is incremented by 1 and the same operation is performed, "0" is written to the address "1" of the counter section 9-1. When the process is repeated until the last address in the pathfinder memory 9 is reached, the initialization of the counter section 9-1 is completed.

次に制御装置2が各命令の実行回数の計数を開始する指
示を出すと、制御回路15は、セレクタ6の入力を信号
線102側にする。そして、現在のマイクロ命令を保持
しているコントロールレジスタ14の、フィールド14
−2が次の命令の実行を始める指示をだすと、制御回路
15は次のような動作を制御する。
Next, when the control device 2 issues an instruction to start counting the number of executions of each command, the control circuit 15 sets the input of the selector 6 to the signal line 102 side. Field 14 of control register 14 holding the current microinstruction
-2 issues an instruction to start executing the next instruction, the control circuit 15 controls the following operations.

マスマイクロアドレスセレクタ12の入力を信号線10
8に切り換える。メモリ装置3から次の命令語を取り出
して命令レジスタ4にセントすると、命令コード部4−
1の出力はセレクタ6を通ってパスファインダーメモリ
9のアドレスとなり、対応するマイクロアドレス部9−
2の出力はマイクロアドレスセレクタ12を通ってコン
トロールストア13のアドレスとなる。これはこの命令
語を処理するマイクロプログラムの開始アドレスであり
、コントロールストア13の出力はコントロールレジス
タ14にセットされて命令処理がはじまる。また、マイ
クロアドレスセレクタ12の出力は加算器11で1加算
され、マイクロアドレスレジスタ10にセットされる。
The input of the mass micro address selector 12 is connected to the signal line 10.
Switch to 8. When the next instruction word is retrieved from the memory device 3 and placed in the instruction register 4, the instruction code section 4-
The output of 1 passes through the selector 6 and becomes the address of the pathfinder memory 9, and the corresponding micro address section 9-
The output of 2 passes through the micro address selector 12 and becomes the address of the control store 13. This is the start address of the microprogram that processes this instruction word, and the output of the control store 13 is set in the control register 14 and instruction processing begins. Further, the output of the micro address selector 12 is incremented by 1 by the adder 11 and set in the micro address register 10.

この出力はマイクロアドレスセレクタ12につながって
おり、入力を信号線109にすることで、アドレスを1
ずつ加算して行き、マイクロプログラムが連続して実行
されてゆく。このときカウンタ部9−1の出力は加算器
8で1だけ加算されてデータレジスタ7にセントされ、
再びカウンタ部9−1の同じアドレスに書き込まれる。
This output is connected to the micro address selector 12, and by connecting the input to the signal line 109, the address can be set to 1.
The microprogram is executed continuously. At this time, the output of the counter section 9-1 is added by 1 in the adder 8 and sent to the data register 7.
It is written again to the same address in the counter section 9-1.

これはこの命令の実行回数が1だけ増えたことを意味す
る9このように、新たな命令を実行するたびに各命令に
対応したカウンタ部9−1の値が1ずつ増えてゆく。
This means that the number of executions of this instruction has increased by 1.9 In this way, each time a new instruction is executed, the value of the counter section 9-1 corresponding to each instruction increases by 1.

次に制御装置2が、計数の終了を指示し、計数結果の読
み出しを指示すると、制御回路15は、まずカウンタ5
をリセッ°トし、セレクタ6の入力を信号1103側に
切り換える。そしてカウンタ5を1ずつ加算する間にカ
ウンタ部9−1の出力が信号線107によって制御装置
2に読み出されていく。
Next, when the control device 2 instructs the end of counting and reads out the counting results, the control circuit 15 first controls the counter 5.
is reset, and the input of selector 6 is switched to the signal 1103 side. Then, while the counter 5 is incrementing by 1, the output of the counter section 9-1 is read out to the control device 2 via the signal line 107.

こうして、各命令の一定期間の実行回数を測定すること
ができる。
In this way, it is possible to measure the number of times each instruction is executed in a certain period of time.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明はなるべく少ないハードウ
ェアの追加で情報処理装置の命令の実行回数を測定する
ことができるので、低価格の装置で命令実行回数を測定
でき、しかも一度で各命令の実行回数を測定することが
できる効果がある。
As explained above, the present invention can measure the number of instruction executions of an information processing device with the addition of as little hardware as possible, so the number of instruction executions can be measured with a low-cost device, and each instruction can be executed at once. This has the effect of being able to measure the number of executions.

【図面の簡単な説明】[Brief explanation of drawings]

図は本発明の一実施例を示す回路図。 l・・・情報処理装置、2・・・制御装置、3・・・メ
モリ装置、4・・・命令レジスタ、5・・・カウンタ、
6・・・セレクタ、7・・・データレジスタ、8.11
・・・加算器、9・・・パスファインダーメモリ、lO
・・・マイクロアドレスレジスタ、12・・・マイクロ
アドレスセレクタ、13・・・コントロールストア、1
4・・・コントロールレジスタ、101〜116・・・
信号線。
The figure is a circuit diagram showing one embodiment of the present invention. l... Information processing device, 2... Control device, 3... Memory device, 4... Instruction register, 5... Counter,
6... Selector, 7... Data register, 8.11
...Adder, 9...Pathfinder memory, lO
...Micro address register, 12...Micro address selector, 13...Control store, 1
4...Control register, 101-116...
Signal line.

Claims (1)

【特許請求の範囲】[Claims] (1)命令コード部とオペランド部に分かれたマイクロ
命令語を記憶装置から読み出して保持する命令レジスタ
と、 このレジスタの命令コード部をアドレス入力として対応
するマイクロプログラムの開始番地を出力するメモリと を備えた情報処理装置の命令実行回数計数回路において
、 上記メモリは命令コード部に対応したマイクロプログラ
ムの開始アドレスを記憶する第一のフィールドの他に、
前記命令語の実行回数を記憶する第二のフィールドを持
ち、その各々の書込みが別にできる構成であり、 前記メモリの第二のフィールドに命令語の実行ごとに1
を加える手段と、 前記メモリの第二のフィールドの初期化を指示し、前記
命令語の実行回数の計数開始および計数終了を指示し、
かつ計数結果の読み出しを指示する制御装置と、 前記制御装置からの指示とマイクロプログラムによる次
の新しい命令語の実行を始める指示とによって、命令実
行回数の計数と計数結果の読み出しを制御する制御回路
と を備えたことを特徴とする情報処理装置の命令実行回数
計数回路。
(1) An instruction register that reads and holds a microinstruction word divided into an instruction code part and an operand part from a storage device, and a memory that takes the instruction code part of this register as an address input and outputs the start address of the corresponding microprogram. In the instruction execution count circuit of the information processing device, the memory includes, in addition to a first field for storing the start address of the microprogram corresponding to the instruction code section,
It has a second field for storing the number of executions of the instruction word, each of which can be written separately, and one field is stored in the second field of the memory for each execution of the instruction word.
means for adding, instructing the initialization of a second field of the memory, and instructing the start and end of counting of the number of executions of the instruction word;
and a control device that instructs to read out the counting results; and a control circuit that controls counting the number of instruction executions and reading out the counting results based on instructions from the control device and instructions to start executing the next new instruction word by the microprogram. An instruction execution count circuit for an information processing device, comprising:
JP60189176A 1985-08-27 1985-08-27 Counter circuit for number of instruction executions of information processor Pending JPS6247752A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60189176A JPS6247752A (en) 1985-08-27 1985-08-27 Counter circuit for number of instruction executions of information processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60189176A JPS6247752A (en) 1985-08-27 1985-08-27 Counter circuit for number of instruction executions of information processor

Publications (1)

Publication Number Publication Date
JPS6247752A true JPS6247752A (en) 1987-03-02

Family

ID=16236757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60189176A Pending JPS6247752A (en) 1985-08-27 1985-08-27 Counter circuit for number of instruction executions of information processor

Country Status (1)

Country Link
JP (1) JPS6247752A (en)

Similar Documents

Publication Publication Date Title
JPS6322336B2 (en)
EP0166431A2 (en) An information processing apparatus having an instruction prefetch circuit
US4028670A (en) Fetch instruction for operand address calculation
JPS623461B2 (en)
EP0279953B1 (en) Computer system having mixed macrocode and microcode instruction execution
KR900015014A (en) Data processor
JPS6247752A (en) Counter circuit for number of instruction executions of information processor
JPS638971A (en) Polynomial vector arithmetic and control unit
JPH0550015B2 (en)
JP2758624B2 (en) Speed control method of micro program
JPS6085691A (en) Digital picture signal processor
JPS63163533A (en) Microcomputer
JPS5936853A (en) Operation processor
JPH0561660B2 (en)
JPS6128144A (en) Executing device of tracing
JPH04370832A (en) Processor circuit
JPS5852261B2 (en) Program processing method
JPS63196954A (en) Information processor
JPH03113659A (en) Cache memory testing method
JPH02100145A (en) Computer system for microprogram control system
JPH0752402B2 (en) Data processing device
JPS619733A (en) Test device
JPH02202646A (en) Micro program controller
JPS645342B2 (en)
JPS61143848A (en) Microprogram controller