JPS6243152A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPS6243152A
JPS6243152A JP18442285A JP18442285A JPS6243152A JP S6243152 A JPS6243152 A JP S6243152A JP 18442285 A JP18442285 A JP 18442285A JP 18442285 A JP18442285 A JP 18442285A JP S6243152 A JPS6243152 A JP S6243152A
Authority
JP
Japan
Prior art keywords
aluminum
wiring layer
layer
semiconductor device
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18442285A
Other languages
Japanese (ja)
Other versions
JPH0573059B2 (en
Inventor
Shigeru Harada
繁 原田
Shingo Ikeda
池田 慎悟
Isao Furuta
古田 勲
Katsuhiro Hirata
勝弘 平田
Mitsuyoshi Nakamura
充善 中村
Takeshi Noguchi
武志 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP18442285A priority Critical patent/JPS6243152A/en
Publication of JPS6243152A publication Critical patent/JPS6243152A/en
Publication of JPH0573059B2 publication Critical patent/JPH0573059B2/ja
Granted legal-status Critical Current

Links

Abstract

PURPOSE:To prevent yield of hillocks on a wiring layer, by forming an aluminum hydrated oxide layer on the surface of the wiring layer comprising aluminum or aluminum alloy and on its basis insulating film. CONSTITUTION:After the formation of a wiring layer 3 comprising aluminum or aluminum alloy, the entire surface undergoes sputter etching. The surface is treated in pure water, which is heated to specified temperature or more, or in steam. Thus, an aluminum hydrated oxide layer 8 is formed on the surface of the wiring layer and on its basis insulating film. The aluminum hydrated oxide layer, which is formed on the wiring layer of the aluminum or the aluminum alloy is very hard. Therefore, growth of abnormal projections yielded on the wiring layer is prevented.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、半導体装置およびその製造方法に関し、特
に、アルミニウムあるいはアルミニウム合金からなる配
ta六を有する半導体装!およびその製造方法に関する
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor device and a method for manufacturing the same, and particularly to a semiconductor device having a metal plate made of aluminum or an aluminum alloy! and its manufacturing method.

[従来の技術] 第6図は従来の半導体装置の一例の断面構造を示す図で
ある。図において、シリコン基板1の上には、PSG 
(リンガラス)膜2が形成される。
[Prior Art] FIG. 6 is a diagram showing a cross-sectional structure of an example of a conventional semiconductor device. In the figure, on the silicon substrate 1, PSG
A (phosphorus glass) film 2 is formed.

このPSGi12の上には、アルミニウムあるいはアル
ミニウム合金からなる配置1113が形成される。
An arrangement 1113 made of aluminum or aluminum alloy is formed on this PSGi 12.

配線層3の上には、最終保護1!I 4が形成される。On top of the wiring layer 3 is the final protection 1! I4 is formed.

この最終保護膜4は、たとえばリンガラスや窒化シリコ
ンや酸化シリコン等が用いられる。
This final protective film 4 is made of, for example, phosphorus glass, silicon nitride, silicon oxide, or the like.

第7図は従来の半導体装置の他の例の積層構造を示す図
である。図において、シリコン基板1の上には、P S
 G ffQ 2が形成される。このPSGS2O2に
は、アルミニウムあるいはアルミニウム合金からなる第
1のlIi!Ii? 、IPl 5が形成される。この
第1の配線層5の上に11.1間絶縁膜6が形成される
。層間絶縁摸6の上には、アルミニウムあるい(よアル
ミニウム合金からなる第2のlIi!線wA7がIt二
成される。第2の配m層7の上に(よ、最柊保慣■4が
形成される。
FIG. 7 is a diagram showing a stacked structure of another example of a conventional semiconductor device. In the figure, on the silicon substrate 1 there is a P S
G ffQ 2 is formed. This PSGS2O2 contains a first lIi! made of aluminum or an aluminum alloy! Ii? , IPl 5 is formed. A 11.1 insulating film 6 is formed on this first wiring layer 5. A second lIi! wire wA7 made of aluminum or an aluminum alloy is formed on the interlayer insulation layer 6. On the second insulation layer 7, a 4 is formed.

次に、第6間に示す従来の半導体装置の製造方法につい
て説明する。不純物拡散層の形成されたシリコン基板1
.その上のPSG膜2上に、スパッタ法あるいは真空蒸
着法により、アルミニウムあるい(よアルミニウム合金
腰3を全面に成膜する。
Next, a conventional method of manufacturing a semiconductor device shown in the sixth period will be explained. Silicon substrate 1 with impurity diffusion layer formed
.. On the PSG film 2 thereon, a film of aluminum or an aluminum alloy film 3 is formed over the entire surface by sputtering or vacuum evaporation.

次に、写1!製版技術を用い、レジストによるパターニ
ングを(牙ない、不要な8I1分のアルミニウムあるい
はアルミニウム合金模をエツチングにより除ノ、するご
とにより、所望の形状の配線!!53を形成する。
Next, photo 1! Using a plate-making technique, patterning with a resist (unnecessary 8I1 aluminum or aluminum alloy pattern is removed by etching) to form wiring in the desired shape!!53.

その後、配線13とシリコン基板1のとの電気的コンタ
クトをとるために、400〜500℃程度の熱処理を加
え、最轡にR柊保譚腰4を形成する。
Thereafter, in order to make electrical contact between the wiring 13 and the silicon substrate 1, a heat treatment is applied at about 400 to 500° C. to form an R ridge 4 at the end.

(弁明が解決しようとする間が、つ゛ 従来の半導体装置は以上のように構成されているので、
配線rgjJ3の形成時および形成後の熱処理、あるい
は最終保護膜4の成穢時の、2度(二j−リ、配置11
113上にl−1i1100にと呼ばれるアルミニウム
の異常突起が生じ、これが1!”B ffi ffi 
l1ff 4のピンホールの原因となり、半導体装置の
耐湿性・シ劣化さけるという問題があった。また、第7
図に示す多層2線構造の半導体装置においては、第1の
2恨−5上に土じるl−1i11ockが、しばしば1
間iきべ不tミを引き起こし、歩留りを低Fさぜろとい
5問題があった。ざらには、第1のが稼べらの々ぷ乙(
1にお(ノるI9差がきついと、そのD差部V:まjl
Jる)凹1聞絶5家摸6のステップカバレッジすなわち
被覆性が十分で!よくなり、第2のらi!恨1]7の1
5礫を1したり、ステップカバレッジ性を劣化させるな
との問題があつた。
(The point that the defense is trying to solve is that the conventional semiconductor device is configured as described above,
Twice (two times) during the formation of the wiring rgjJ3, the heat treatment after the formation, or the formation of the final protective film 4.
An abnormal aluminum protrusion called l-1i1100 appears on 113, and this is 1! “B ffi ffi
This causes pinholes in l1ff4, and there is a problem in that moisture resistance and deterioration of the semiconductor device are avoided. Also, the seventh
In the semiconductor device with the multilayer two-line structure shown in the figure, l-1i11ock, which is present on the first two lines, is often 1
There were 5 problems that resulted in a low f/f temperature and reduced yield. In Zara, the first one is earned (
1 (if the I9 difference is tight, the D difference part V: majl
J) Step coverage of concave 1, 5, and 6, that is, coverage is sufficient! Get well, second norai! Grudge 1] 7 no 1
There was a problem of not reducing step coverage to 1 or deteriorating step coverage.

この発明(ユ、上記のような問題点を解消するためにな
されたもので、アルミニウムあるいはアルミニウム合金
かうなる配線層上にHiliockが発生で−f、耐湿
性N′J否間絶縁特性ウステップカバレッジ1牛り良q
了な半導(14を提供することを目的とすL :1問題点を解決するための手段] この発明に係る半導体装ゴは、アルミニウムあるいはア
ルミニウム合金からなる配線層の表面およびイの下地絶
縁叩上にアルミニウム水和IM(ヒ物菅を形成するよう
にしたものである。
This invention was made in order to solve the above-mentioned problems.Hiliock occurs on wiring layers made of aluminum or aluminum alloy. 1 cow Riyaq
Means for Solving Problems L:1 A semiconductor device according to the present invention provides a surface insulation layer for a wiring layer made of aluminum or an aluminum alloy, and an underlying insulation layer for the wiring layer. It is made by forming an aluminum hydrated IM (aluminum tube) on the beaten surface.

また、この発明に係る半導併の製)k方法は、アルミニ
ラl、あるい(エアルミニウム合金からなる配IWを形
成後、全(3)をスバツタエンヂング処理し、所定温度
以]にり0熱した純水あるい(ま水蒸気中にて71i面
処理することにより、当該nε保居の表面およびその下
地絶4i1上にアルミニウム水和酸化物層を形成するよ
うにしたものである。
Further, in the semiconductor manufacturing method according to the present invention, after forming the wiring IW made of aluminum or aluminum alloy, the whole (3) is subjected to sputtering treatment and heated to a predetermined temperature or higher. By treating the 71i surface in 0-heated pure water or water vapor, an aluminum hydrated oxide layer is formed on the surface of the nε substrate and the underlying insulation 4i1.

(作用] アルミニウムあるいはアルミニウム合金の配線層の上に
形成されるアルシミニ用ム水川×化m )! +、t、
非常に堅いので、配線1に生じる異常突起の成長を妨げ
る作用をするう [実施例1 第1図(まこの発明の一実施例の半導体装置の積層構造
を示す図である。図において、シリコ〉基板1の上には
、PSGI2が形成される。このPSGI2の上にはア
ルミニウムあるいはアルミニウム合金からなる配線@3
が形成されろ。配線13の上にtよ、アルミニウム水和
酸化物惜8が形成される。、PSGgl12.配wA層
3およびアルミニウム水和酸化物M8を1うように、最
紡保±ゆ4が形成される。
(Function) Aluminium for Alcimini formed on a wiring layer of aluminum or aluminum alloy (Mizukawa x Chemical m)! +, t,
Since it is very hard, it acts to prevent the growth of abnormal protrusions that occur in the wiring 1. > A PSGI 2 is formed on the substrate 1. On this PSGI 2, wiring @ 3 made of aluminum or aluminum alloy is formed.
be formed. An aluminum hydrated oxide layer 8 is formed on the wiring 13. , PSGgl12. A respinning layer 4 is formed so as to cover the wafer A layer 3 and the aluminum hydrated oxide M8.

第2図は第1図に示す実全例の製造工程を示す図である
。以下、この第2図を参照して、第1図に示プ実誇例の
製)b方法を説明する。
FIG. 2 is a diagram showing the manufacturing process of the entire example shown in FIG. 1. Hereinafter, with reference to this FIG. 2, the production method b shown in FIG. 1 will be explained.

第2図rl〕 不輌物拡rl11の形成されたシリコン登板1.その上
のPSG腹2上に、写真製版技術を用い、アルミニウム
あるいはアルミニウム合金からなる配線層3を形成する
。通常、レジストを除去する方法として、酸素プラズマ
が用いられるため、このときには、配I1層3の表面に
は、非常に1いけれども安定な酸化アルミニウム膜9が
できている。
FIG. 2 rl] Silicon pitched board with unloaded material expansion rl11 formed 1. On the PSG layer 2 thereon, a wiring layer 3 made of aluminum or an aluminum alloy is formed using photolithography. Since oxygen plasma is normally used as a method for removing the resist, a very thin but stable aluminum oxide film 9 is formed on the surface of the interconnection I1 layer 3 at this time.

第2図(Hコ 次に、全面をアルミニウムなどの不活性ガスイオンを用
い、スパッタエツチング処理すると、配WA層3の表面
の安定な酸化アルミニウム膜9は除去され、表面は比較
的活性な状態となる。
FIG. 2 (H) Next, when the entire surface is sputter-etched using inert gas ions such as aluminum, the stable aluminum oxide film 9 on the surface of the distributed WA layer 3 is removed, leaving the surface in a relatively active state. becomes.

同時に、スパッタエツチングされたアルミニウム原子は
、下地絶縁膜すなわちPSG慢2上にも再付着により堆
積し、アルミニウムの簿い110が形成される。
At the same time, the sputter-etched aluminum atoms are also redeposited on the underlying insulating film, that is, the PSG layer 2, and an aluminum layer 110 is formed.

第2図1mコ 次に、配線層3およびアルミニウムの簿いMloの全面
をたとえば40℃以上に加熱した純水あるいは水蒸気中
にて表面処理することにより、配wA層3の表面だけで
なく、P S G [12すなわち配線13の下地絶縁
膜上にもアルミニウム水和酸化物層8を形成する3 このようにして得られたアルミニウム水和量(ヒ1カ層
8は、アルミナの一種であり、非常に切く配線層3にお
ける異常突起の成長を妨げる。ま1;、アルミニウム水
和酸化物N8(よ配線層3の段寸部にお1ブる勾配をな
たらかにし、4!坦化さぜろ利点も有する。
FIG. 2 1m Next, by surface-treating the entire surface of the wiring layer 3 and the aluminum layer Mlo in pure water or steam heated to 40° C. or higher, not only the surface of the wiring layer 3 but also P S G [12 In other words, an aluminum hydrated oxide layer 8 is also formed on the underlying insulating film of the wiring 13. , prevents the growth of abnormal protrusions in the wiring layer 3 that is very cut. It also has some advantages.

第2回[IV : その後、配線層3とシリコン基板1との遣気的コンタク
トをとるために400〜500”C& IID熱処理を
加え、最後に&!を柊保護膜4を形成−づる。
2nd [IV: Thereafter, 400 to 500''C&IID heat treatment is applied to make a pneumatic contact between the wiring layer 3 and the silicon substrate 1, and finally &! is applied to form the holly protection film 4.

以上の方法によって製造された半導体装置(第1図参照
)は、アルミニウム水和酸化物層8によって配線層3上
のHillocにの発生が防止できるので゛、最終保護
摸4にビンホールが生じることがなく、耐湿性が良好な
ものとなる。
In the semiconductor device manufactured by the above method (see FIG. 1), the occurrence of hillocks on the wiring layer 3 can be prevented by the aluminum hydrated oxide layer 8. This results in good moisture resistance.

なお、土jホの¥施例では、ψ層重線構造の東導体装置
について述べたが、多府配線構)るの半導体に首にもこ
の発明を適用)ることかできる。第3図および第4図は
、イれぐれ、2〜配置鳴造の半導体装置にこの発明を適
用した例を示す図である。
In addition, although the east conductor device with the ψ-layer double line structure was described in the example of the study, the present invention can also be applied to semiconductors with a multi-layer wiring structure. FIGS. 3 and 4 are diagrams showing examples in which the present invention is applied to semiconductor devices having irregularly arranged configurations.

図において、この2つの実施例の構造は以下の点を除い
て第7図の従来例と同様であり、相当する部分には同一
の参照番号を付しその説明を省略する。まず、第3図の
実施例の特徴は、第1の配線層5の表面およびその下地
絶縁膜であるP S G gGI2の上に前述の方法に
よってアルミニウム水和酸化物[8を形成したことであ
る。一方、第4図の実施例の特徴は、第1の配線層5お
よびその下地絶縁膜2の上のみならず、第2の配線−7
の表面およびその下地絶縁膜である層間絶縁16の上に
もアルミニウム水和酸化物層8を形成したことである。
In the figure, the structures of these two embodiments are the same as the conventional example shown in FIG. 7 except for the following points, and corresponding parts are given the same reference numerals and their explanation will be omitted. First, the feature of the embodiment shown in FIG. be. On the other hand, the feature of the embodiment shown in FIG.
The aluminum hydrated oxide layer 8 is also formed on the surface of the substrate and the interlayer insulating layer 16 which is the underlying insulating film.

上記のごとく、多層配線構造の半導体装置にこの発明を
適用した場合は、fiI?fj!ff膜4のピンホール
の発生を防止できることはもちろんであるが、Hill
ockによる層間絶縁不良も防止でき、歩留りを著しく
向上することができる。さらには、第1の配eil!!
5の段差部における勾配がなだらかにされて平坦化され
るので、その上に形成される居間絶縁g!6のステップ
カバレッジ性を向上することができ、第2の配線層7の
断線やステップカバレッジ性の劣化を防止することがで
きる。
As mentioned above, when this invention is applied to a semiconductor device with a multilayer wiring structure, fiI? fj! Not only can pinholes be prevented from forming in the FF film 4, but also
It is also possible to prevent interlayer insulation defects due to ock, and the yield can be significantly improved. Furthermore, the first sale! !
Since the slope at the stepped portion of No. 5 is smoothed and flattened, the living room insulation g! 6 can be improved, and disconnection of the second wiring layer 7 and deterioration of the step coverage can be prevented.

第5図はこの発明のさらに他の実施例の積1構造を示す
図である。この実施例は第6図の従来例と同様に単層積
層構造の′J一槽体装置であるが、配lit層3の表面
およびその下地絶縁liすであるρSQS2O2に形成
されたアルミニウム水和閤化物、苦8が最終保:JII
Iとして用いられている。
FIG. 5 is a diagram showing a product 1 structure of still another embodiment of the present invention. This embodiment is a one-tank device with a single-layer laminated structure similar to the conventional example shown in FIG. Kanbake, bitter 8 is the final protection: JII
It is used as I.

[弁明の効果] 以上のように、この発明によれば、アルミニウムあるい
はアルミニウム合金からなる配線層を形成後、全面をス
パッタエツチング処理し、所定温度以上に加熱した純水
あるいは水蒸気中にて表面処理することにより、配R1
1FJの表面およびその下地絶縁膜上にアルミニウム水
和酸化物層を形成するようにしたので、配m層にHil
lockが発生せず、耐湿性や層間絶縁特性の良好な半
導体装置を得ることができる。また、配線層の端部にお
ける段差をなだらかにして平坦化することができ、その
上に形成される層のステップカバレッジ性を向上するこ
とができる。
[Effect of explanation] As described above, according to the present invention, after forming a wiring layer made of aluminum or an aluminum alloy, the entire surface is subjected to sputter etching treatment, and the surface treatment is performed in pure water or steam heated to a predetermined temperature or higher. By doing so, the layout R1
Since an aluminum hydrated oxide layer was formed on the surface of the 1FJ and the underlying insulating film, Hil
It is possible to obtain a semiconductor device that does not cause locking and has good moisture resistance and interlayer insulation properties. Further, the step difference at the end of the wiring layer can be smoothed and flattened, and the step coverage of the layer formed thereon can be improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実liI!i閏の半導体装Jの積
層構造を示−j図である。第2図は;81図に示す半導
体装Σの製造方法を示す図にある。第3図はこの発明の
他の実施例の半導体装置の積層構造を示す図である。第
4図はこの発明のさらに他の実施例の半導体装5の積層
ill造を示す図である。第5図はこの発明のさらに他
の実施例の半導体装置の積層構造を示す図である。第6
図は従来の半導体装置の一例の刷面構造を示す図である
。第7図は従来の半導体装!の他の例の積II構迄を示
す図である。 図において、1はシリコン基板、2:よPSG来、3は
配線層、4は最終保i?!膜、5は第1の!i!線層、
6は1間絶縁膜、7は第2の2堰−181よアルミニウ
ム水和酸化物層、9は酸化アルミニウム膜、10はスパ
ッタエツチング処理によりアルミニウム原子が下地I!
縁膜上に再付着することにより堆積したアルミニウムの
薄い層を示す。 なお、図中、同一符号は同一または相当部分を示す。 代  理  人      大  岩  増  雄/−
−−シリコン基4( 2−PSQ暁 3−−一一己脩り守 4−−一吊、闘」吊1tII東 佑3図 心4図 紗5図 ぽ /−一一シリコン店4反 、>−−−PSCT1%。 3−−一配均し普
Figure 1 is one example of this invention! FIG. 3 is a diagram showing the laminated structure of the semiconductor device J of FIG. FIG. 2 is a diagram showing a method of manufacturing the semiconductor device Σ shown in FIG. FIG. 3 is a diagram showing a stacked structure of a semiconductor device according to another embodiment of the invention. FIG. 4 is a diagram showing a laminated illumination structure of a semiconductor device 5 according to still another embodiment of the present invention. FIG. 5 is a diagram showing a stacked structure of a semiconductor device according to still another embodiment of the invention. 6th
The figure is a diagram showing a printing surface structure of an example of a conventional semiconductor device. Figure 7 is a conventional semiconductor device! It is a figure which shows the product II structure of other examples. In the figure, 1 is the silicon substrate, 2 is the PSG layer, 3 is the wiring layer, and 4 is the final insulation layer. ! Membrane, 5 is the first! i! line layer,
6 is an insulating film between 1 and 1, 7 is an aluminum hydrated oxide layer from the second 2nd gate 181, 9 is an aluminum oxide film, and 10 is a sputter etching process in which aluminum atoms are formed on the base layer I!
A thin layer of aluminum is shown deposited by redeposition on the lamina. In addition, in the figures, the same reference numerals indicate the same or corresponding parts. Agent Masuo Oiwa/-
--Silicon Group 4 (2-PSQ Akatsuki 3--11 Self-Destruction Guard 4--One Hanging, Fighting) Hanging 1tII Tosuke 3 Zushin 4 Figures Gauge 5 Figure Po/-11 Silicon Shop 4 Anti,> ---PSCT1%. 3--One distribution

Claims (4)

【特許請求の範囲】[Claims] (1)アルミニウムあるいはアルミニウム合金からなる
配線層を有する半導体装置であって、前記配線層の表面
およびその下地絶縁膜上にアルミニウム水和酸化物層が
形成されたことを特徴とする、半導体装置。
(1) A semiconductor device having a wiring layer made of aluminum or an aluminum alloy, characterized in that an aluminum hydrated oxide layer is formed on a surface of the wiring layer and an underlying insulating film thereof.
(2)前記配線層は複数層形成され、 前記アルミニウム水和酸化物層は前記複数の配線層およ
びその下地絶縁膜のいずれか1つ以上の層の上に形成さ
れる、特許請求の範囲第1項記載の半導体装置。
(2) The wiring layer is formed in a plurality of layers, and the aluminum hydrated oxide layer is formed on any one or more of the plurality of wiring layers and the underlying insulating film. The semiconductor device according to item 1.
(3)アルミニウムあるいはアルミニウム合金からなる
配線層を有する半導体装置の製造方法であつて、 前記配線層を形成後、全面をスパッタエッチング処理し
、所定温度以上に加熱した純水あるいは水蒸気中にて表
面処理することにより、当該配線層の表面およびその下
地絶縁膜上にアルミニウム水和酸化物層を形成する工程
を備える、半導体装置の製造方法。
(3) A method for manufacturing a semiconductor device having a wiring layer made of aluminum or an aluminum alloy, wherein after forming the wiring layer, the entire surface is subjected to sputter etching treatment, and the surface is etched in pure water or steam heated to a predetermined temperature or higher. A method for manufacturing a semiconductor device, comprising the step of forming an aluminum hydrated oxide layer on the surface of the wiring layer and the underlying insulating film by processing.
(4)前記所定温度はほぼ40℃である、特許請求の範
囲第3項記載の半導体装置の製造方法。
(4) The method for manufacturing a semiconductor device according to claim 3, wherein the predetermined temperature is approximately 40°C.
JP18442285A 1985-08-20 1985-08-20 Semiconductor device and manufacture thereof Granted JPS6243152A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18442285A JPS6243152A (en) 1985-08-20 1985-08-20 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18442285A JPS6243152A (en) 1985-08-20 1985-08-20 Semiconductor device and manufacture thereof

Publications (2)

Publication Number Publication Date
JPS6243152A true JPS6243152A (en) 1987-02-25
JPH0573059B2 JPH0573059B2 (en) 1993-10-13

Family

ID=16152880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18442285A Granted JPS6243152A (en) 1985-08-20 1985-08-20 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPS6243152A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5269878A (en) * 1992-12-10 1993-12-14 Vlsi Technology, Inc. Metal patterning with dechlorinization in integrated circuit manufacture

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4940688A (en) * 1972-08-24 1974-04-16
JPS58216442A (en) * 1982-06-09 1983-12-16 Fujitsu Ltd Forming method for aluminum wiring

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4940688A (en) * 1972-08-24 1974-04-16
JPS58216442A (en) * 1982-06-09 1983-12-16 Fujitsu Ltd Forming method for aluminum wiring

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5269878A (en) * 1992-12-10 1993-12-14 Vlsi Technology, Inc. Metal patterning with dechlorinization in integrated circuit manufacture

Also Published As

Publication number Publication date
JPH0573059B2 (en) 1993-10-13

Similar Documents

Publication Publication Date Title
JP2587335B2 (en) Method for forming flat metal thin film
JPS6243152A (en) Semiconductor device and manufacture thereof
US6057230A (en) Dry etching procedure and recipe for patterning of thin film copper layers
JPH10125664A (en) Fabrication of electric device
JPS5987834A (en) Forming method of thin-film
JPH03142883A (en) Semiconductor device and manufacture thereof
JPH04196122A (en) Manufacture of semiconductor device
JPS5951549A (en) Manufacture of integrated circuit device
JPS5925245A (en) Manufacture of semiconductor device
JPS58116751A (en) Manufacture of semiconductor device
JPS6350042A (en) Multilayer interconnection and electrode film structure
JP3378693B2 (en) Method for manufacturing semiconductor device
JPH0682665B2 (en) Method for manufacturing semiconductor device
KR910010223B1 (en) Multi-layer wiring method of semiconductor elements
JPH035656B2 (en)
JPS6380550A (en) Pretreating wiring of semiconductor device
JPS6347947A (en) Manufacture of semiconductor device
KR100265990B1 (en) Method for fabricating metal interconnector of semiconductor device
JPS61113259A (en) Manufacture of semiconductor device
KR100202199B1 (en) Planarization method of metal thin film of semiconductor device
JPH0261142B2 (en)
JPS63142834A (en) Semiconductor device
JPH03184344A (en) Semiconductor device and manufacture thereof
JPS6149437A (en) Semiconductor device
JPH07176531A (en) Wiring structure and forming method thereof