JPS6236911A - プログラマブル遅延線 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電磁遅延線と電子スイッチを組合せたプログラ
マブル遅延線に係り、特に、ディジタル制御信号によっ
て電磁遅延線のタップを選択するとともに、そのディジ
タル制御信号のビ・ノド構成に応じて異なる遅延時間の
信号を出力するプログラマブル遅延線の改良に関する。

（従来の技術〕 この種のプログラマブル遅延線としては、第３図に示す
ような構成のものがある。

すなわち、複数のタップＴｏ〜Ｔ７を有する電磁遅延線
ＤＬの一端Ｐをインバータ１を介して入力端１に接続し
、電磁遅延線ＤＬの他端Ｑを負荷抵抗Ｒを介して接地し
、複数の制御信号入力端子ＤＯ−Ｄ２を有するマルチプ
レクサＭＰＸの各信号選択端子Ａ、−Ａ？と電磁遅延線
Ｉ）Ｌの各タップＴｃｔ−Ｔ７を対応接続させるととも
に、マルチプレクサＭＰＸの出力側を出力端３に接続し
てなる構成を有している。

このようなプログラマブル遅延線は、制御信号入力端子
Ｄｏ％Ｄ、に入力されたディジタル信号のビット構成に
よって信号選択端子Ａ、〜Ａ７　　（タソ７’Ｔｏ　−
Ｔ？　）の一つが選択されるので、入力端１からインバ
ータＩを介して電磁遅延線Ｄ　Ｌに入力された信号が、
電磁遅延線Ｄ　Ｌの一端Ｐと選択されたタップＴｏ−Ｔ
７間の区間数や線路長等に応じた遅延時間ｔｄを伴って
マルチプレクサＭＰＸを流れ、出力端３から出力される
。

従って、ディジタル信号のビット構成を変化させて選択
される信号選択端子Ａｏ〜Ａ７を変えれば、そのディジ
タル信号によって異なる遅延時間を伴った出力信号がＩ
Ｍられる。

〔発明が解決しようとする問題点〕

そして、このようなプログラマブル遅延線において遅延
時間の精度を向上させるためには、電磁遅延線Ｄ　Ｌの
タップ’ｒｏ−Ｔ７における遅延時間精度が重要である
ので、高精度を要求されるものについては、電磁遅延線
ＤＬのタップＴｏ−Ｔ７の形成位置を細かく調整する必
要がある。

しかし、電磁遅延線Ｄ　Ｌの各タップＴｏ−Ｔ？にはマ
ルチプレクサＭＰＸの各信号選択端子Ａ。

〜Ａ７が接続されているから、各タップＴｏ〜Ｔ７にマ
ルチプレクサＭＰＸの信号選択端子の入力容量やマルチ
プレクサＭＰＸと電磁遅延線Ｄ　Ｌ間の配線と接地電極
間に生ずる分布容量が接続された状態となる。

そのため、超高速かつ高分解能を要求されるプログラマ
ブル遅延線２例えば５０ｐＳ毎に遅延時間を変化させる
ものでは、それら入力容量や分布容量の存在が無視でき
なくなり、高精度の調整が不可能となる。

すなわち、タップＴｏ−Ｔ７間における部分の電磁遅延
線Ｄ　Ｌの特性インピーダンスＺｏは。

Ｚ　ｏ　−、／Ｔ””７で（符号りおよびＣは電磁遅延
線ＤＬのタップＴｏ−Ｔ７間でのインダクタンスおよび
静電容量）で求められ、上述した入力容量や分布容量が
あると実質的に符号Ｃの値が大きくなって特性インピー
ダンスＺｏが大きく低下する。

また、タップＴｏ〜Ｔ７間の遅延時間ｔｄもｔａ＝、／
Ｔ７てで求められるから、同様に符号Ｃが大きくなって
、遅延時間ｔｄも目的の値より大きくなりがちとなる。

そして、遅延時間ｔｄを目的の値にするためには、イン
ダクタンスＬを一層小さくする必要があるが、逆に特性
インピーダンスＺｏが一層小さくなってしまう。

さらに、マルチプレクサＭＰＸの入力容量値や配線の分
布容量値はばらつきがちであるから、タップＴｏ−Ｔ７
間での特性インピーダンスＺｏや遅延時間ｔｄもばらつ
き易く、遅延時間ｔｄを調整してゆくと特性インピーダ
ンスＺｏが更にばらついてしまう。

そのため、電磁遅延線ＤＬの特性インピーダンスＺｏは
、一様でなくなり２反射も多く、波形が劣化する。

このことは９例えばマルチプレクサＭＰＸの信号選択端
子Ａ、〜Ａ７をＡ１から順次遅延時間を調整しようとし
た場合、信号選択端子Ａ１に続いて信号選択端子Ａ２を
調整するとこの信号選択端子Ａ２の調整によって先に調
整した信号選択端子Ａ、の遅延時間ｔｄも変化し、結局
は各タップ’ｒｏ−Ｔ７の遅延時間ｔｄが相互に影響さ
れて正しい調整点が得られないことになる。

本発明はこのような従来の欠点を解決するためになされ
たもので、マルチプレクサ等の電子スイッチの入力容量
や配線による分布容量の影響を受は難く、遅延時間の調
整が容易で高精度の遅延時間の得られるプログラマブル
遅延線を目的とする。

〔問題点を解決するための手段〕

このような問題点を解決するために本発明は。

複数のタップを有する第１の電磁遅延線と、この第１の
電磁遅延線と異なる遅延時間ｔｄの得られるタップを有
する第２の電磁遅延線と、複数の信号選択端子およびデ
ィジタル信号を入力する複数の制御信号入力端子を有し
、かつ入力されるディジタル信号によってそれら信号選
択端子の一つを選択する電子スイッチとを具備し、それ
ら信号選択端子がそれら第１．第２の電磁遅延線のタッ
プに分けて接続され、それら制御信号入力端子に入力さ
れたディジタル信号によってそれら第１．第２の電磁遅
延線のタップを切り換え選択して遅延時間を変化させる
ものである。

〔作　用〕

このような本発明の手段によれば、電子スイッチと接続
する電磁遅延線を複数に分けて電子スイッチの信号選択
端子を各電磁遅延線に分けて接続するので、各電磁遅延
線に接続される電子スイッチの信号選択端子の数が減少
し、各電磁遅延線のタップに接続される入力容量や分布
容量が小さくなり、それらの容量が各電磁遅延線に影響
を与え難くなる。

〔実　施　例〕

以下本発明の詳細な説明する。なお、従来例と共通する
部分には同一の符号を付す。

第１図は本発明のプログラマブル遅延線の一実施例を示
す回路図である。　図において、入力端１はインバータ
１を介して第１および第２の電磁遅延線ＤＬ、、ＤＬ２
の各一端ｐ、、Ｐ、に接続されており、各電磁遅延線Ｉ
）Ｌ、、ＤＬ２の他端Ｑ、　、　Ｑ２は各々負荷抵抗Ｒ
，，Ｒ２を介して接地されている。すなわち、第１．第
２の電磁遅延線ＤＬ、、ＤＬ２は各負荷抵抗Ｒ１、Ｒ２
を介して並列接続されている。

各電磁遅延線ＤＬ、、ＤＬ２は９図示は省略するが９例
えば棒状ボビンの外周に導線を単層ソレノイド状に巻く
とともに、所定のターン毎に接地側との間にコンデンサ
を接続してなる集中定数型の構成や、誘電体層の片面に
折れ曲がり線路を形成するとともにその他面に折れ曲が
り線路と対向する接地電極を形成してなる分定散型の構
成等。

従来公知の構成となっている。

第１の電磁遅延線ＤＬ１には、一端Ｐ１から他端Ｑ１方
向に４個のタップ’ｒｏ　、Ｔ２　、Ｔ４　＋　Ｔ６が
等しい遅延時間ステップ（２ｔ　ｄ）で形成されている
。なお、タップＴｏは一端Ｐ、に形成されており、遅延
時間ステップ（２ｔ　ｄ）のｔｄは後述するように本発
明のプログラマブル遅延線で得られる遅延時間ステップ
である。

第２の電磁遅延線ＤＬ２には、一端Ｐ２から遅延時間ｔ
ｄだけ進んだ位置から第１の電磁遅延線ＤＬＩの遅延時
間ステップと同じ２ｔｄの遅延時間ステップで４個のタ
ップ’ｒｉ　、　Ｔ３　、　Ｔ６　、　Ｔ？が形成され
、タップＴ７は他端Ｑ２に位置している。

このように第１および第２の電磁遅延線ＤＬＩ。

ＤＬ２に形成されたタップ’ｒｏ−Ｔ７は、１個の電磁
遅延線に８個のタップ’ｒｏ−Ｔ？をｔｄの遅延時間ス
テップで形成するところを、２個の電磁遅延線ＤＬ、、
Ｉ）Ｌ、に交互に分けて形成されている。

マルチプレクサＭＰＸは、３ビツトのディジタル信号の
人力される３個の制御信号入力端子り。

〜Ｄ２と、信号の入力される８個の信号選択端子Ａ、−
Ａ？を有し、制御信号入力端子り、−Ｄ２に入力される
ディジタル信号が１例えば”ｏｏｏ”の場合には信号選
択端子Ａ、が選択されて出力端３に接続され、“００１
”の場合に信号選択端子ＡＩが、また“１１１”の場合
に信号選択端子Ａ７が選択されて出力端３へ接続される
ようになっており、従来公知の電子スイッチとして機能
する。

マルチプレクサＭＰＸの信号選択端子ＡＯ＋Ａ、、Ａ４
　、Ａ、は第１の電磁遅延線ＤＬ、のタツブ’ｒｏ　、
Ｔ、、Ｔ４．Ｔ、に対になって接続され、マルチプレク
サＭＰＸの信号選択端子ＡＩｒＡ３　、Ａ、、Ａ？は第
２の電磁遅延線ＤＬ２のタップＴ１　、Ｔ３　、’ｒ、
、＋　Ｔ７に対になって接続されている。

このように構成されたプログラマブル遅延線は。

入力端１からインバータ■を介して信号が第１および、
第２の電磁遅延線ＤＬ、、ＤＬ２に入力された場合、マ
ルチプレクサＭＰＸの制御信号入力端子り、−Ｄ、に“
０００″のディジタル信号が入力されると、信号選択端
子ＡＯすなわちタップＴｏが選択されて最も遅延時間を
伴なわない信号がマルチプレクサＭＰＸを介して出力端
３へ出力される。

そして、この出力信号を基準としてディジタル信号に応
じた異なる遅延時間の信号が出力される。

例えば“００１”のディジタル信号が入力されると、信
号選択端子Ａ１が選択されて遅延時間ｔｄを伴った信号
が第２の電磁遅延線ＤＬ２からマルチプレクサＭＰＸを
介して出力端３へ出力され。

ディジタル信号が“０１０”の場合には、信号選択端子
Ａ２が選択されて第１の電磁遅延線ＤＩ、ｌから遅延時
間２ｔｄを伴った信号が出力される。

さらに、“１１１“のディジタル信号が入力されると、
信号選択端子Ａ７が選択されて遅延時間７ｔｄを伴った
信号がマルチプレクサＭＰＸを介して出力端３へ出力さ
れる。

このように、ディジタル信号のビット構成“０００″〜
“１１１″に対応し、マルチプレクサＭｐｘが第１．第
２の電磁遅延線ＤＩ７．．ＤＬ２を交互に切り換えて遅
延時間ｔｄのステップで８つの信号が得られる。

そして９本発明のプログラマブル遅延線は、各電磁遅延
線ＤＬ、、ＤＩ−２には４個のタップＴｏ。

Ｔ２　、　’ｒ４．　’ｒｅまたはＴ、、Ｔ３．Ｔｓ　
、Ｔ７が形成され、１個の電磁遅延線に８個のタップを
形成する場合に比べて、各電磁遅延線ＤＬ、、ｒ）■、
２に接続されるマルチプレクサＭＰＸの信号選択端子Ａ
、−Ａ７が１／２に減少し、電磁遅延線Ｄ　Ｌ、　、　
　Ｄ　Ｉ−，２のタップに接続される入力容量や分布容
量も１／２に低減され、これらの影響が小さくなって遅
延時間の精度が向上する。

しかも、入力容量および分布容量の影響が小さいので、
第１および第２の電磁遅延線ｒ）Ｌ、、ｒ）Ｒ２のタッ
プ形成位置の調整も容易である。

なお２本発明では、電磁遅延線ＤＩ、１．ＤＬ２が２個
必要となるが、一般に超高速で高分解能の電磁遅延線Ｄ
Ｌ１．ＤＬ２は素子形成が小さいので、容積的には増加
しても問題とならない。

ただし、インバータ■には２個の電子遅延線ＤＬＬ、Ｄ
Ｌ２が並列接続されてその負荷がＲ＋／２となるので、
そのインバータＩは各電磁遅延線ＤＬＬ、ＤＩ−２を駆
動できるものである必要がある。

第２図は本発明のプログラマブル遅延線の他の実施例を
示すもので、３個の電磁遅延線ＤＬ、。

ＤＬ２　、ＤＬ３を用いて構成されている。

すなわち、第１の電磁遅延線ＤＩ、１には一端Ｐ１から
３ｔｄ毎に３個のタップＴｏ、Ｔ３　、Ｔ、を形成し、
第２の電磁遅延線ＤＬ２には−Ｉ′７１ｉｌ　Ｐ　２か
らｔｄ進んだ位置から３ｔｄ毎に３ｉｒＭのタップＴＩ
＋’ｒ４．Ｔ７を形成し、さらに第３の電磁遅延線ＤＩ
−，には一端Ｐ３から２ｔｄ進んだ位置から２ｔｄ毎に
２個のタップＴ２．’ｒ、、を形成したものである。

そして、マルチプレクサＭＰＸの信号選択端子Ａ、、Ａ
３．Ａ、を第１の電磁遅延線ＤＬ１のタップ’ｒ”ｏ　
、　Ｔ３　、　Ｔｓに、マルチプレクサＭＰＸの信号選
択端子Ａ、、Ａ４　、Ａ？を第２の電磁遅延線ＤＬ２の
タップＴ、、Ｔ４．’ｒ７に、マルチプレクサＭＰＸの
信号選択端子Ａ、、Ａ６を第３の電磁遅延線Ｔ）Ｒ３の
タップＴ２　、　Ｔｓに順次交互に接続して構成されて
いる。

なお、インバータ１１〜Ｉ３は入力端１と各電磁遅延線
ＤＬ、〜ＤＬ２の間に接続されており。

各第１〜第３の電磁遅延線ＤＬ１〜ＤＩ、３は各々負荷
抵抗Ｒ１〜Ｒ３を介して接地されている。

このような構成のプログラマブル遅延線では。

マルチプレクサＭＰＸの信号選択端子Ａ、−Ａ７が８個
であっても、第１および第２の電磁遅延線＝１３− ＤＬｌ、ＤＬ２のタップは各々３個となり、第３の電磁
遅延線ＤＬ３のタップは２個となって減少し、各電磁遅
延線ＤＬ１〜ＤＬ３にマルチプレクサＭＰＸを接続して
生ずる入力容量および分布容量の影響が略１／３となり
、より遅延時間精度が向上する。

そして、第１〜第３の電磁遅延線ＤＬ１〜ＤＬ３の一端
Ｐ１〜Ｐ３を１つにして１個のインバータで駆動すると
、インバータの負荷がＲ１／３となって各電磁遅延線Ｄ
Ｌ、〜ＤＬ、を駆動し難くなるので、上述したように異
なるインバータ１１〜■３で駆動する方が好ましい。し
かし、１個のインバータで３個の電磁遅延線ＤＬ１〜Ｄ
Ｌ２が駆動できれば、インバータ１１〜■３に分ける必
要はない。

上述した本発明の各実施例では、信号が電磁遅延線ＤＬ
、、ＤＬ２やＤＬ、〜Ｄｒ−，からマルチプレクサＭＰ
Ｘへ流れる構成となっているが９本発明のプログラマブ
ル遅延線では、タップＴｏ〜Ｔ７を選択する電子スイッ
チから電磁遅延線ＤＬ１゜ＤＩ、２やＤＬ１〜ＤＬ、を
介して信号が流れる構成も応用可能である。

また、第１〜第３の各電磁遅延線Ｉ）ｌ、１％ＤＬ。

を比較した場合、すべて等しい遅延時間ステップでタッ
プ’ｒｏ−Ｔ？を形成する必要はなく、各電磁遅延線Ｄ
Ｌ、〜ＤＬ３においてタップ’ｒｏ　−Ｔ７を選択して
得られる遅延時間ｔｄが互いに異なるように各電磁遅延
線ＤＬＩ〜ＤＬ、を構成すればよい。

もっとも５本発明の顕著な効果を得る観点からは、各電
磁遅延線ＤＬ、〜ＤＬ、のタップＴｏ〜Ｔ７が一端Ｐ１
〜ｐＳから他！Ｑ＋”Ｑ３間に分散して形成されている
方が好ましい。

（発明の効果） 以上説明した本発明のプログラマブル遅延線は。

電子スイッチに接続する電磁遅延線を２個以上の複数に
分けるとともに電子スイッチの信号選択端子を各電磁遅
延線に分けて接続したので、各電磁遅延線に接続される
電子スイッチの信号選択端子の数が減少し、信号選択端
子に関する入力容量や分布容量が小さくなってこれらが
各電磁遅延線に影響を与え難くなる。

そのため、タップの各電磁遅延線への形成位置の調整が
簡単で、遅延時間の切り換え精度が向上する。

【図面の簡単な説明】

第１図は本発明のプログラマブル遅延線の一実施例を示
す回路図、第２図は本発明のプログラマブル遅延線の他
の実施例を示す回路図、第３図は従来のプログラマブル
遅延線を示す回路図である。 １・・・・・・入力端 ３・・・・・・出力端 Ａ、−Ａ？　　・・・信号選択端子 り、−Ｄ、　　・・・制御信号入力端子ＤＬ・・・・・
・電磁遅延線 ＤＬＩ〜ＤＬ３　　・第１〜第３の電磁遅延線■・・・
・・・・インバータ ＭＰＸ・・・・・電子スイッチ（マルチプレクサ）’ｒ
ｏ〜Ｔ７　・・・タップ 特許出願人　　エルメック株式会社 第　　１　　図 Ａｏ−ｗＡ７：信号ダ沢堪子 ＴＯ〜Ｔ７：タップ０ 第　　２　　図

Claims (1)

1. 【特許請求の範囲】 　複数のタップを有する電磁遅延線と、 前記タップに接続される複数の信号選択端子およびディ
   ジタル信号を入力する複数の制御信号入力端子を有し、
   入力される前記ディジタル信号によって前記信号選択端
   子の一つを選択する電子スイッチとを具備し、 前記ディジタル信号によって前記タップを切り換え選択
   して遅延時間の異なる信号を切り換え出力させるプログ
   ラマブル遅延線において、 前記電磁遅延線が、タップを有する第１の電磁遅延線と
   この第１の電磁遅延線と異なる遅延時間の得られるタッ
   プを有する第２・・の電磁遅延線からなり、前記信号選
   択端子が前記第１、第２・・の電磁遅延線のタップに分
   かれて接続されてなることを特徴とするプログラマブル
   遅延線。