JPS6233346Y2 - - Google Patents

Info

Publication number
JPS6233346Y2
JPS6233346Y2 JP1985195361U JP19536185U JPS6233346Y2 JP S6233346 Y2 JPS6233346 Y2 JP S6233346Y2 JP 1985195361 U JP1985195361 U JP 1985195361U JP 19536185 U JP19536185 U JP 19536185U JP S6233346 Y2 JPS6233346 Y2 JP S6233346Y2
Authority
JP
Japan
Prior art keywords
package
base
leads
lead
corners
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1985195361U
Other languages
Japanese (ja)
Other versions
JPS61168648U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1985195361U priority Critical patent/JPS6233346Y2/ja
Publication of JPS61168648U publication Critical patent/JPS61168648U/ja
Application granted granted Critical
Publication of JPS6233346Y2 publication Critical patent/JPS6233346Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【考案の詳細な説明】 本考案はパツケージに半導体素子の搭載された
半導体装置に係り、より具体的には、パツケージ
の4つの隅のリードを残余のリードよりもより高
く構成したパツケージの構造に関する。
[Detailed Description of the Invention] The present invention relates to a semiconductor device in which a semiconductor element is mounted on a package, and more specifically relates to a structure of a package in which the leads at the four corners of the package are made higher than the remaining leads. .

プラグイン(差し込み)型の半導体パツケージ
において、素子(ダイまたはチツプ)を装着する
面と、ワイヤボンデイングを行う面(メタライズ
パターンの配置された面とが同一平面である場
合、すなわち素子を装着すべきところが凹所とし
て形成されていない場合、素子とメタライズパタ
ーンとの間にワイヤが結線された半完成品におい
て、ワイヤまたは素子が他の物品と接触してその
双方またはいずれかが損傷を受けることがある。
本考案は従来技術において経験された上記の問題
点を解決するものであつて、パツケージの少なく
とも4隅に配置されるべきリードを、リードが挿
入され所定の工程が実施され終つたときに、パツ
ケージ基体表面上に突出するリードの部分が素子
および結線されたワイヤの高さよりも高く突出す
るよう設計し、パツケージが不慮にひつくり返つ
たとしても、素子およびワイヤはリードの突出部
分によつて保護されるものである。以下添付図面
を例に本考案の一実施例につき説明する。
In a plug-in type semiconductor package, if the surface on which the element (die or chip) is mounted and the surface on which wire bonding is performed (the surface on which the metallized pattern is arranged) are on the same plane, that is, the surface on which the element should be mounted. However, if the recess is not formed, in a semi-finished product in which a wire is connected between the element and the metallized pattern, the wire or the element may come into contact with another article and damage either or both of them. be.
The present invention solves the above-mentioned problems experienced in the prior art, and it is possible to insert the leads to be placed in at least four corners of the package into the package when the leads are inserted and the predetermined process is completed. The part of the lead that protrudes above the base surface is designed to protrude higher than the height of the element and connected wires, so that even if the package is accidentally turned over, the element and wire are protected by the protruding part of the lead. It is something that will be done. An embodiment of the present invention will be described below using the accompanying drawings as an example.

第1図と第2図には従来技術に従うプラグイン
型パツケージの平面図と一部省略した断面図とが
示される。セラミツクからなるパツケージ基体1
の上表面は一連のメタライズパターン2が形成さ
れている。メタライズパターン2の各々のパツケ
ージの外縁に隣り合う端部には、リードの挿入孔
3が形成される。図示されるパツケージ基体1
は、素子5の装着のために凹所が形成されたもの
ではなく、断面図に示されるように、素子搭載面
とワイヤボンデイングの面とは同一平面にある。
素子5とメタライズパターンとは図示されるよう
にワイヤ6によつて結線される。リード4の装着
のためには、リード4を挿入孔3に挿入し、ろう
付けを行ない、メツキをかける。第2図の断面図
は第1図の−の線に沿い、リードは4隅のも
のを除き省略した断面図である。
1 and 2 show a plan view and a partially cut-away sectional view of a plug-in package according to the prior art. Package base 1 made of ceramic
A series of metallized patterns 2 are formed on the upper surface. A lead insertion hole 3 is formed at the end of each metallized pattern 2 adjacent to the outer edge of the package. Illustrated package base 1
In this case, no recess is formed for mounting the element 5, and as shown in the cross-sectional view, the element mounting surface and the wire bonding surface are on the same plane.
The element 5 and the metallized pattern are connected by a wire 6 as shown. To attach the lead 4, the lead 4 is inserted into the insertion hole 3, brazed, and plated. The cross-sectional view in FIG. 2 is along the - line in FIG. 1, with leads omitted except for those at the four corners.

第1図、第2図に示されるパツケージは半完成
品であり、それは例えばパツケージ封入のような
次の工程に移さなければならない。そのための取
扱中において、不慮にパツケージがひつくり返つ
たとすれば、素子5とワイヤ6はいわば裸で外に
さらされているので、損傷を受けるであろうとい
うことは明らかである。本考案は、そのような場
合においても、素子5とワイヤ6が保護されるパ
ツケージの構造にかかるものである。
The package shown in Figures 1 and 2 is a semi-finished product, which must be moved to the next process, such as packaging. If the package is accidentally turned over during handling, it is obvious that the element 5 and the wire 6, which are, so to speak, naked and exposed to the outside, will be damaged. The present invention is directed to a package structure which protects the element 5 and the wire 6 even in such a case.

第3図は本考案に従つてリードを装着したプラ
グイン型パツケージに半導体素子が搭載された半
導体装置の平面図、第4図は第3図の−の線
に沿い、いずれも4隅のリードを除くリードを省
略した断面図である。図において、素子5とメタ
ライズパターン2とは、上記に説明したと同じく
ワイヤ6によつて結線される。本考案に従うと、
少なくとも4隅のメタライズパターン2C(リー
ド挿入部は陰影を付してある)に挿入されるリー
ド4Cを他のリード4とは異なつた長さに次の如
くに設計する。リード4Cを上記に説明したと同
じ方法で装着した後に、そのパツケージ基体1の
上方に突出する部分が、素子5またはリード6の
いずれに較べてもより高くなるように設定する。
図示される実施例においては、ワイヤ6の高さh
は素子5の高さよりもより高く、0.8mmであり、
リード4Cのパツケージ基体1の表面からの高さ
Hは1.6mmに設定した。このような構造にする
と、半導体装置が第4図に示される状態からひつ
くり返されたとしても、ワイヤ6と素子5は、リ
ード4Cの1.6mmの長さの部分によつて形成され
る空間内に位置するので、損傷されることがな
い。
Fig. 3 is a plan view of a semiconductor device in which a semiconductor element is mounted on a plug-in type package with leads attached according to the present invention, and Fig. 4 is along the - line in Fig. 3, with leads attached to the four corners in each case. FIG. In the figure, the element 5 and the metallized pattern 2 are connected by the wire 6 as described above. According to this invention,
Leads 4C to be inserted into the metallized pattern 2C at at least four corners (the lead insertion portions are shaded) are designed to have different lengths from the other leads 4 as follows. After the lead 4C is mounted in the same manner as described above, its upwardly projecting portion of the package base 1 is set to be higher than either the element 5 or the lead 6.
In the illustrated embodiment, the height h of the wire 6
is higher than the height of element 5, which is 0.8 mm,
The height H of the lead 4C from the surface of the package base 1 was set to 1.6 mm. With this structure, even if the semiconductor device is turned over from the state shown in FIG. Because it is located inside, it cannot be damaged.

以上の説明から理解されうるように、本考案に
従うと、パツケージの少なくとも4隅に装着され
るべきリードを、例えば、そのパツケージ基体の
表面から突出する部分の長さが素子または結線用
ワイヤの高さよりもほぼ2倍の高さになるよう設
定するだけであつて、従来の工程に比して別に工
程を加えることなく、素子および結線用ワイヤが
保護される。また、実施例は、パツケージの4隅
に装着されたリードについて説明したが、例えば
パツケージが長方形であるとか、一部分が他の部
分に比べてより重いというような場合は、長辺ま
たは重い部分に装着されるべきリードを上述した
ようにより長く設計するとよい。かくの如く、本
考案に従う半導体装置においては、従来の工程に
更に工程を追加することなく、また特に保護用の
部材を加えることなく、パツケージに搭載された
素子と、素子とメタライズパターンとを結線する
ワイヤが、パツケージの取扱中の不慮の損傷に対
して保護される。
As can be understood from the above explanation, according to the present invention, the leads to be attached to at least four corners of the package can be arranged such that the length of the part protruding from the surface of the package base is the height of the element or the wiring wire. The element and the connecting wires can be protected without adding any additional process compared to the conventional process, simply by setting the height to be approximately twice as high as the previous process. In addition, although the embodiment described the lead attached to the four corners of the package cage, for example, if the package cage is rectangular or one part is heavier than the other part, it may be necessary to attach the lead to the long side or the heavy part. The lead to be attached may be designed to be longer as described above. As described above, in the semiconductor device according to the present invention, the element mounted on the package and the element and the metallized pattern can be connected without adding any additional process to the conventional process and without adding any special protective member. wires are protected against accidental damage during handling of the package.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来例のプラグイン型パツケージの平
面図、第2図は第1図の−の線に沿う断面図
で、パツケージの4隅のリードを除くリードを省
略した図、第3図は本考案に従う構造の半導体装
置の平面図、第4図は第3図の,の線に沿う
断面図で、パツケージの4隅のリード以外のリー
ドを省略した図、である。 1……パツケージ基体、2……メタライズパタ
ーン、2C……パツケージの4隅のメタライズパ
ターン、3……リード挿入孔、4……リード、4
C……パツケージの4隅に装着されるリード、5
……素子、6……結線用ワイヤ。
Figure 1 is a plan view of a conventional plug-in package, Figure 2 is a sectional view taken along the - line in Figure 1, with leads omitted except for the leads at the four corners of the package, and Figure 3 is a cross-sectional view taken along the - line in Figure 1. FIG. 4 is a plan view of a semiconductor device having a structure according to the present invention, and is a sectional view taken along the line , in FIG. 3, with leads other than those at the four corners of the package omitted. 1...Package base, 2...Metallized pattern, 2C...Metallized pattern at four corners of package, 3...Lead insertion hole, 4...Lead, 4
C...Reeds attached to the four corners of the pack cage, 5
...Element, 6...Wire for connection.

Claims (1)

【実用新案登録請求の範囲】 パツケージ基体表面上に搭載された半導体素子
と、 該基体を貫通し該基体裏面側に導出した複数の
リードと、 該リードに接続され該基体表面上に形成された
メタライズパターンと、 該メタライズパターンと該素子とを結ぶ結線用
ワイヤとを有し、 少なくとも該基体の4隅に形成されるリードの
該基体表面上に突出する部分の高さを、 該結線用ワイヤの高さより略2倍高くしたこと
を特徴とする半導体装置。
[Claims for Utility Model Registration] A semiconductor element mounted on the surface of a package base, a plurality of leads that penetrate the base and lead out to the back side of the base, and a semiconductor element connected to the leads and formed on the surface of the base. It has a metallized pattern and a connecting wire that connects the metallized pattern and the element, and the height of the portion of the lead formed at least at the four corners of the base that protrudes above the surface of the base is determined by the connecting wire. A semiconductor device characterized by being approximately twice as high as the height of the semiconductor device.
JP1985195361U 1985-12-19 1985-12-19 Expired JPS6233346Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1985195361U JPS6233346Y2 (en) 1985-12-19 1985-12-19

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1985195361U JPS6233346Y2 (en) 1985-12-19 1985-12-19

Publications (2)

Publication Number Publication Date
JPS61168648U JPS61168648U (en) 1986-10-20
JPS6233346Y2 true JPS6233346Y2 (en) 1987-08-26

Family

ID=30752888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1985195361U Expired JPS6233346Y2 (en) 1985-12-19 1985-12-19

Country Status (1)

Country Link
JP (1) JPS6233346Y2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5320865B2 (en) * 1972-05-29 1978-06-29

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5320865U (en) * 1976-08-02 1978-02-22

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5320865B2 (en) * 1972-05-29 1978-06-29

Also Published As

Publication number Publication date
JPS61168648U (en) 1986-10-20

Similar Documents

Publication Publication Date Title
US6175149B1 (en) Mounting multiple semiconductor dies in a package
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US6118174A (en) Bottom lead frame and bottom lead semiconductor package using the same
US4951124A (en) Semiconductor device
JPH0376582B2 (en)
EP0351184A3 (en) Pin grid array packaging structure
US5728601A (en) Process for manufacturing a single in-line package for surface mounting
US5231305A (en) Ceramic bonding bridge
JPS6233346Y2 (en)
JPH0325410Y2 (en)
EP0036907B1 (en) Multi-lead plug-in type package for circuit element
JPS60109337U (en) integrated circuit package
JPH023621Y2 (en)
JPS642440Y2 (en)
JPS63253635A (en) Semiconductor device
JP2521944B2 (en) Integrated circuit package
JPS6020937Y2 (en) Package for hybrid integrated circuits
JP2546527B2 (en) Semiconductor device
JPS58298Y2 (en) semiconductor equipment
JPS59189662A (en) Resin-sealed type semiconductor device
US5380952A (en) Integrated circuit package with stabilizer bar
JPS62185340A (en) Semiconductor device
JPH01176950U (en)
JPS62266855A (en) Semiconductor package and packaging method
JPS63283052A (en) Package for integrated circuit