JPS6230890A - 有機マスクを状態調節するための方法 - Google Patents

有機マスクを状態調節するための方法

Info

Publication number
JPS6230890A
JPS6230890A JP61116014A JP11601486A JPS6230890A JP S6230890 A JPS6230890 A JP S6230890A JP 61116014 A JP61116014 A JP 61116014A JP 11601486 A JP11601486 A JP 11601486A JP S6230890 A JPS6230890 A JP S6230890A
Authority
JP
Japan
Prior art keywords
etching
silicon
mask
layer
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61116014A
Other languages
English (en)
Other versions
JP2553513B2 (ja
Inventor
シモン　ウーン　タム
ロナルド　ポール　リード
ジェリー　ユェン　クイ　ウォン
ディヴィッド　ニン　コウ　ワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JPS6230890A publication Critical patent/JPS6230890A/ja
Application granted granted Critical
Publication of JP2553513B2 publication Critical patent/JP2553513B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、一般にはシリコンの工・ノチングをするため
のフォトレジストマスキング法を含むマスキング法に関
する。
第１図は、８１００シリーズのエツチングシステムとし
て米国カリフォルニア州すンタクララのアプライドマテ
リアル社から入手できる広く使用されている低圧のイオ
ン補助プラズマエツチング反応システム１０を示す。こ
の特定のシリーズは、誘電体、例えば酸化物、窒化物お
よび有機物のエツチングのため、ポリシリコンおよび単
結晶シリコンのエツチングのためおよびアルミニウムお
よびアルミニウム合金のエツチングのため産業界で広く
使用されているが、上記エツチングされる材料はいずれ
も高度の異方性を有するものばかりである。
イオン補助プラズマエツチング反応システム１０は、Ｒ
ＦＣ高周波〉システム内で陽極として作動する金属壁を
有するプロセスチャンバを利用する。モジュール１２か
らのガスは、チャンバの頂部に位置するガス分配リング
またはマニホールド１４およびガス人口１３を通ってチ
ャンバに進入する。消費されるエツチング生成物および
ガスはポート１５および１６を通って排出される。排出
ボート１５は可変スロットルバルブ１７に接続され、こ
のスロットルバルブは容量性マニホールド１８による圧
力検出に応答してプロセス条件に従ってボンピング速度
を変えることによりチャンバ圧力を制御する。システム
の排出ボート１５は、約３〜３００ミリトールのプロセ
ス圧力を発生するターボ分子ポンプ１９と機械式粗動ポ
ンプ２０に可変スロットルバルブ１７を介して接続され
ている。エツチングプロセスサイクルの終了時にプロセ
スチャンバに窒素を戻し充填して大気圧とするよう窒素
バージラインも設けられている。裔速低温ポンプ２２に
は排出ボート１６が接続されている。この低温ポンプ２
２は、チャンバから水蒸気を除去しかつフォトレジスト
内に吸収されている残留水蒸気を除去するだけでなくプ
ロセスナ、ヤンバを低ベース圧力まで掻めて急速に減圧
するのに使用される。ウェーハ２３は、トレイに垂直に
取付けられ、トレイは２４インチ径のガラス鐘プロセス
チャンバ内の回転自在な六角形電極すなわちヘキソード
２４に取付けられている。このシステムは陰極すなわち
ヘキソード２３の面積がガラス鑵の壁すなわち陽極１１
の面積に対して小さくなっている点で低圧力操作と連動
したこの特徴は、衝突を制御し所望の異方性エツチング
反応を行う。
ＲＦエツチング名ソトワーク２６によってプロセスチャ
ンバ電極に結合された１　３．５６　Ｍｌｌｚゼネレー
タ２５を通してＲＦ電力が供給される。
第１図に示されるイオン補助エツチング反応システム１
０は、はんの数年前導入されて以来半厚体業界の牽引馬
となった。このシステムでは非対称な電極配列および低
圧力の作動によって制御したまま異方性のエツチング反
応を行なうが、このエツチング反応はウェハー内、ウェ
ハーごとおよび作動ごとの測定におけるライン幅および
エツチング速度の均一性が優れていることを特徴とする
。
低圧および制御されたガス反応およびプロセスチャンハ
ーの温度はエツチング表面を正常にし、更にシステムを
正常にする。更に低パワー密度レベルで低圧力作動を併
用したことにより、ベース層に対する選択性が優れる。
このシステムは異なる層の連続的なエツチングも可能で
ある。
過去数年にわたってリソグラフィおよびエツチング技術
において行なわれた上記の改善にもかかわらず、更に再
現性があり、異方性エツチング性能を達成できる第１図
のシステム１０のような優れた反応器が存在しているに
もかかわらず、現在および将来の進歩したバイポーラ、
ＮＭＯ３およびＣＭＯ３は現在のマスク技術の能力を大
きく高めることを要求している。これら進歩した技術で
使用される極小の大きさのＩＣチップを製造するにはエ
ツチングプロセス中のマスクの劣化すなわちエツチング
を防止し、マスクの厚みおよび横方向の寸法の双方を穫
めて正確に維持し、エツチングされた層、例えばポリシ
リコンにおいてマスクのレプリカを正確に形成し、かつ
段階状ＩＣにおける薄い厚さのマスク領域で生じるパン
チスルーのような現象を防止することが必要である。
従って、本発明の主たる目的は標準的プラズマエツチン
グ法の一部でエツチングマスク場所において保護能力の
ある耐エツチング性キャップを形成する方法を提供する
ことにある。
一つの特徴によれば本発明はマスク上に酸化可能なコー
ティングを形成するようマスクをプラズマエツチングガ
スに暴露し、更にエツチングされる層をあまり酸化する
ことなくコーティングを酸化するようエツチング挿を含
む酸化ガスプラズマにコーティングを慕露することによ
り層のエツチングに先立ち層上のマスクにエツチング耐
性層を形成するためのプロセスに関する。
添付図面と共に本発明の上記およびそれ以外の特徴を説
明する。
本発明は第一図の反応器１０のようなプラズマエツチン
グ反応器におけるエツチング法の最中にシリコンを含む
材料の上に配置されたレジストマスクに薄い保護能力の
ある無機質のキャッピング層を形成できるという発見に
基づく。この方法はまずレジスト上に無機質層すなわち
コーティングを形成し、次にプラズマエツチングに使用
される塩素化エツチングガスのようなエツチングガスに
化学的に不活性の相似キャッピング層を形成するよう前
記コーティングを酸化する。この結果キャッピング層は
レジストに対して極めて高いエツチング選択性を与える
。
キャンプデポジションすなわち成長工程は、通常のシス
テムのポリシリコンエツチング圧力よりも比較的高い反
応器のシステム圧力でかつポリシリコンのエツチングに
使用される通常のシステムのバイアス電圧レヘルと比較
して比較的低いＤＣバイアス電圧レベルでＢＣｌ３およ
び／またはＨＣｌ等の塩素化エツチングガスの一つまた
は２つ以上の組合わせを使用する。この塩素含有ガスは
、エツチングされた層から塩素含有シリコンエツチング
生成物を発生し、生成物はレジストに変化するので、酸
化されないキャッピング材料の相似コーティングすなわ
ち層として凝縮する。塩素含有エツチング剤及びシリコ
ン含有層、通常のシリコン含有、塩素含有エンチング生
成物の使用およびコーティングがシリコン状の酸化を呈
するという事実に基づくと、これら錯体は５ｉＣ７！ａ
に極めて類似するシリコン−塩素含有物質であると考え
られる。比較的高い圧力は、キャッピング材料の形成を
受は入れやすいスポンジ状表面を形成することによって
レジスト表面を「状６３１節」し、レジスト上にシリコ
ン−塩素含有材料の形成を容易とする。成長中の錯体へ
の損傷を防止するには、比較的低いバイアス電圧が必要
であると考えられる。
このシリコン塩素含有キャンピング材料を形成するため
、他の塩素含有ガス、例えばＣ１２自体を使用できる。
この方法は多結晶シリコンおよび単結晶シリコンを含む
シリコン層に適用できるし、更にケイ素化合物等のシリ
コン含有化合物および材料にも適用できる。キャッピン
グ錯体形成工程中にシリコンの外部ソースを簡単に入れ
ることによりシリコンを含まない材料上にマスクを形成
する止きキャンピング材料を形成できる。例えば、シリ
コン含有ガス、例えばＳｉＣβ４をプロセスガス流れ内
に混入できる。
知的に述べれば、この方法はパターン転写用のレジスト
材料を使用して材料をエツチングする実質的にいかなる
製造方法にも適用できる。
第２の酸化工程は、エツチング種、例えばＩ１１？と共
に０２または酸素含有種、例えばＣＯ□、ＣＯまたはＮ
ｔＯを含む酸化雰囲気を使用する。この工程は、約１０
〜４５ミリトールの比較的通常のシステム圧力および約
２００〜３５０ボルトの比較的通常のシステムＤＣバイ
アス電圧レベルを一般に使用し、てキャッピング層を酸
化し、よって不活性の耐エツチング性キャンピング層の
形成を完了する。
検証によれば、酸化工程は酸化雰囲気およびエツチング
種の組合わせが必要であることを示した。
事実、ガス流れ中に少量のエツチング種がないと工程は
進行しない。酸化は現在のキャッピング材料と反応する
ようシリコン塩素化合物を必要とする。更に同時エツチ
ングは上方にシリコン酸化エツチングマスクを形成する
シリコンまたはシリコン含有下方層の酸化を防止する。
第２〜５図にはキャッピング層の形成および使用例が示
されている。ここではポリシリコン層３１は、第５図の
一対のラインすなわち他の部子Ａ３２−３２にパターン
化するようになっている。
例示したＭＯ３集積回路は内部に軌跡酸化物３４を有す
る基体３３とポリシリコン層３１の下方の酸化層３５か
ら成る。ラインすなわち構造体３２〜３２を形成するた
め、能動デバイス領域内のポリシリコン上にエンチング
マスク３６−３６が画定される。上記のように極めて狭
いライン幅ＷにてポリシリコンＮ３１でレジストマスク
３６のレプリカを形成するには、レジストに固有でない
極めて高いシリコン：レジストエツチング選択比Ｓｐｒ
が必要である。しかしながら本発明によれば、ポリシリ
コン［３１をエツチングするのに使用される同じ反応器
ｌＯ内のその場所で第２図に示されるように個々のレジ
ストエツチングマスク３６上にキャッピング錯体３７が
形成される。より詳細に述べれば、−ｉにポリシリコン
層３１上の本来の酸化物（図示せず）を除去するようプ
ラズマエソチング工程を行った後、エツチングガスとポ
リシリコン層を反応させるように上記のように塩素化ガ
スを使用し、シリコンからシリコン−塩素含有副生成物
に変化させ、この副生成物を相似層３７としてマスク上
に凝縮する。上記のようにレジスト表面および成長層３
７は本方法によりスポンジ状とされ、この特性は第３図
の強力な耐エツチング性キャッピング層３８を完了する
のに必要である。更にこのスポンジ状特性は、比較的高
いシステムを使用することによって高められる。
更に第３図を参照すると、次にコーティング３７から薄
い相似不活性キャッピング層３８を形成するため第２酸
化工程が実施される。この酸化工程では、シリコンエツ
チング種を含む酸化雰囲気に錯体３７を暴露させること
が必要である。経験からいくつかの理由によ′リシリコ
ンエソチング種が必要であることが示唆されている。ま
ず第１に、周辺シリコンにて酸化物が成長しないよう周
辺シリコンをエツチングすることが必要である。
かかる酸化物はシリコン上に望んでいないマスクを形成
するので、ポリシリコン層のエツチングを防止し、おそ
らく強力な酸化されたキャッピング層３８の形成を防止
するであろう。第３に、酸化物は、ランダムなシリコン
位置にて局所的に形成されるので、その後のポリシリコ
ンエソチング工程中にポリシリコンのエツチングを阻止
するマイクロマスクを形成する。第３に、酸化中にシリ
コン塩素を含む錯体の形成を続けるにはエツチング種が
必要であると考えられる。
第２の酸化〜エツチングガスは、保護力のあるキャッピ
ング層３８の形成を終了する。このキャッピング層はエ
ツチングに対して不活性であるので、エツチングに対す
るレジストの耐性を高め、従ってＳｐｒを大きくする。
実際に、キャッピング層が形成された後は、極めて長い
エツチング時間およびオーバエツチングを繰返してもエ
ツチングによる作用を受けにくい。
第３図から明らかなようにキャッピング層３８は、（レ
ジスト上に選択的に形成されるだけでなく）レジストに
相似する。この結果、キャッピング層は、すべての点か
らまたはイオン衝突型の垂直成分および化学的に優勢の
横方向成分を含むエツチングガスの成分からレジストの
頂部および側面の双方を保護する。このためレジストの
横方向寸法およびライン幅が保たれるという利点が得ら
れ、この結果、下方のエツチングされる層においてフォ
トレジストパターンを正確に復製する能力カ高りなる。
更にレジストの保存性は、比較的薄いフォ１−レジス）
　Ｓｌ域、例えば段階状地形面に形成される領域でパン
チスルー（穿孔）が生じる傾向をなくするか、またはか
なり減少させる。
第４図には、キャッピング層３８の有利な特徴が略図で
示されており、ここでは、主要なポリシリコンのエツチ
ングレンジにＩＩ（１等の塩素化エツチングガスが使用
されるが、このエツチングガスは、諸工程からポリシリ
コンを完全に除去し、かつシリコン−塩素副生物を取除
くのに工・ノチングを連続して行う第５図に示すオーバ
エ・ノチング工程でも使用される。
第　１　表（有効） 全流量（ＳＣＣＭ）　　　　　　５０〜１７５　　　５
０−１００チヤンバ圧力（ｍＴ）　　　　５０〜１００
　　　１０〜４５０Ｃバイアス　　　　　　１００〜２
００　　　２００〜３５０（ボルト） ＲＦ主電力ワｚＮ　　　２００〜１０００　　　２５０
へ・５００ヘキソ一ド温度　　　　５０〜７０５０〜７
０（”Ｃ） ガス流量 ０２　　　　　　　　　　　０　　　　２〜２０Ｈ（Ｊ
　　　　　　　　　　＜５０　　　　　１０〜７５Ｂｌ
ｘ　　　　　　　　　＜１００　　　　　　０キヤリア
　　　　　　＜　１００　　　　　＜　５０第１表は、
第１図の反応器１０を使用する第３図の複合体酸化工程
および第２図の複合体形成工程のプロセスガスおよびパ
ラメータ作動の組合わせを示す。ここで、Ｈｌおよび／
またはＢｌ、は、錯体形成工程（第２図）中に塩素エツ
チング種を発生ずる。酸化工程中は、酸素およびＨＣｌ
は、必要な酸化およびエツチング混合雰囲気を発生する
。
いずれの工程でもＩｔｓまたはＡｒのキャリアガスが使
用されたが、標準キャリアガスを使用できる。第３図の
酸化工程で２〜２０ｓｅｃｍの範囲まで酸素流れが増加
すると、キャッピング酸化が増加するが、記載されてい
る範囲１０〜７５ｓｃｃｍまでＨＣｆｆが増加すると、
キャッピング酸化が低下する。通常のシステムのエツチ
ング温度が約４５℃（ペデスタルで測定）であり、良好
なギャップ形成では現在のところ約５０℃の最低温度を
必要とするという点でキャップ形成および酸化工程は多
少温度に応答する。経験によれば、少なくとも７０〜７
５°Ｃまでのシステムの最大温度で良好なキャンプ形成
が得られることが判っている。更に上記のように第２図
の錯体形成工程では、錯体を受は入れるようレジストを
状態調節するため５０〜１００ミリトールのチャンバ圧
力レンジは、通常のシステムチャンバ圧力よりも高いが
、一方１００〜２００ボルトのＤＣバイアス電圧範囲は
形成中のキャッピング層３７の一体性を保つため２００
〜３５０ボルトの通常のエツチングレンジよりも比較的
低い。現在の経験によれば、どんなレジスト上にも容易
にキャッピング層が得られる。これまでは、ＩＢＭ私用
のレジスト、ポジのＡＺ１４７０、ポジのコダソク７８
０９およびＰＭＭＡ　（ポリメチルメタクリレート）電
子ビームレジストにキャッピング層が形成されていた。
第　２　表（好適） 全流量（ＳＣＣＭ）　　　　　５０〜１．７５　　　　
５０〜１００チヤンバ圧力（ｍＴ）　　　６０〜８０　
　　　　１０〜２００Ｃバイアス　　　　　１４０〜１
８０　　　　２００〜３００（ボルト） ＲＦ主電力ワット）３００〜８００　　　　２５０〜３
５０ヘキソ一ド温度　　　　５５５５ （℃） 烹ジ込１ ０２　　　　　　　　　　　　　０　　　　　　　　４
〜１０ＨＣｆｆ　　　　　　　　　　　　１０〜２０　
　　　　　　２５〜５０ＢＣＩ！３　　　　　　　　−
≦−１０００キヤリア　　　　　４０〜７０　　　　　
　＜　５０第２表は、パラメータおよびガス流量の現在
の好ましい範囲を示す。パラメータおよび流量を変化し
たときの効果は、上記、例えば第１表に関連して正しく
記載されている。多結晶シリコン層上で標準のポジの有
機フォトレジストを使用した場合、現在の好まし７い範
囲は、常にＳｐｒ　二≧７　：　１のシリコン：フォト
レジストエソチング選択比を与える。このエツチング選
択比は、高くなっているが、キャッピング層３８の真の
値を表示しているわけでないことを強８周しておかなけ
ればならない。このエツチング選択比は、キャッピング
層３８が形成されるときの選択比を示す。キャンピング
層３８の形成後、エツチングが極めて長（、オーハエソ
チングが繰返されてレジストは上記のようにエツチング
剤に対して耐性である。
第３表は、本発明を使用した特性のキャップ形成および
ポリシリコンエツチング法および第１図の反応器１０の
ためのパラメータおよびガス流量をリストアノブしたも
のである。ここでレジスト３６はＰ　Ｍ　Ｍ　Ａの約１
３，０００オングストローム厚であり、ポリシリコン層
３１はドープしてない約２２００オングストローム厚で
あり、二酸化シリコンＮ３５は、約９５０オングストロ
ーム厚である。第３図に記載された５行程のシーケンス
は、次のように第２図〜第３図に対応する。すなわちク
リ−ニグ工程（図示せず）、キャップ形成工程（第２図
）、酸化工程（第３図）、主ポリシリコンエソチング工
程く第４図）およびオーバエツチング工程（第５図）で
ある。毎分約５２５オングストロームのエツチング速度
で例示した２２００オングストローム厚のドープされて
いないポリシリコン層３１を完全に除去するのに第３表
のシーケンスを使用した。ポリシリコンのエツチングお
よびオーバエツチングの後、毎分７０オングストローム
の平均エツチング速度で選択比Ｓｐｒ　ニア、　５とな
るようわずか４００オングストロームまで薄くされた。
元の９５０オンゲス１−ロームｊ〃の酸化物ヘースＩＳ
毎分約２０オンゲス］・ロームの平均エツチング速度お
よびＳｏｘ　二２６の選択比で約３０オングストローム
まで薄くした。
第３表は自明であるので、本発明方法の種々の特徴およ
びその方法の適用の概要および拡大により個々の工程に
ついて説明する。
クリーニング工程は、キャップ形成およびポリシリコン
エツチング前にポリシリコン表面上に本来あった酸化物
およびチャンバの湿気を除去するよう反応器１０内で使
用する従来の工程である。
この工程の主な目的は、プロセスの再現にある。
キャップ形成工程は、同じ目的の達成に使用できるので
、別のクリーニング工程は不要となると完全に認められ
る。
キャップ形成工程のためのパラメータおよびガス流量は
特定のプロセスに対して極めて良好に確立されており、
バラツキを生じることなく第２図の化学的錯体３２を良
好に再現できるよう形成する。当然ながら特定のパラメ
ータ値は、先に述べた要件を示している。
第３図の重要なキャンプ酸化工程は、キャップ形成に太
き（影響するいくつかのパラメータを必要とする。Ａｒ
１０゜を捏合ガスは、アルゴン中に２０％の酸素を含む
混合気であり、キャンプ形成およびキャップ強度は、酸
素量に直接比例するが、これと対照的に、キャンプ形成
およびその強度は１１ｃβ流れに反比例する。当然なが
ら、＋ＩＣ７！流れは、キャップ形成中にポリシリコン
のエツチングを維持し、かつ表面の酸化を防止するため
必要である。
最終的に圧力が増加すると、キャップの強度が増すが、
圧力がある高いレベルにあると、プロセスは、残留物の
形成および不均一性を受けることがある。
第４図の主要なポリシリコンエツチング前程では、約１
５ｓｃｃｍのＡｒ１０□流量を使用してフォトレジスト
キャップ３８にｔｊＨπを与えることなく　（酸素はキ
ヤ・７プを保護する）ポリシリコンをエツチングする。
Ａｒ１０゜流星を増加すると、ポリシリコンのエツチン
グ速度も増加するが、流量を大きくし過ぎると、残留物
の形成が生じることがある。
先に述べたように低圧を使用すると、残留物の形成が防
止される。バイアスレベルが比較的高いと、異方性が得
られ、残留物がな（なるが、バイアスがあまりに高すぎ
るとキャンプ３８が損傷したり、破壊されたりする。
当然ながらオーバエツチングは、ポリシリコンの選択比
を高くすることを必要とするだけでなく酸化物の選択比
を高くすることを必要とする。この工程では、Ａｒ１０
□流れは酸化物の選択比に直接比例する。
約５５℃のヘキソード温度温度は、キャッピング錯体３
７の有効な形成を可能とするだけでなく、清浄な反応器
のチャンバを維持する上にも役立つ。
１１Ｃ！流量を低くすると、端部位置のローディング効
果が小さくなるが、エツチング速度はかなりの値に維持
できる。Ｈｅは、低エツチングガス流量でキャリアガス
として作動し、更に酸化物の選択比および均一性を改善
することを助ける。低いハイアスは、酸化物３５および
キャップ３８を保護する。最後に低圧力は酸化物の選択
比および均一性を高めるが、圧力が余りに低い（約１５
ミリトール）と、その結果パワーも低く過ぎることにな
る。
キャッピング層３８を除去するには、ストリップ内に酸
素除去成分があることが必要である。このような除去は
、例えば０□中に２０％ＣＦ４を含むハレルアソシュを
使用し、その後０２のみを使用した標準ハレルアソシュ
を使用して行うことができる。更に標”ｌ−ｆＪｉ素ア
ッシュ処理と併用して湿式化学式エツチング浸漬法を行
うこともできる。
上記記載によれば、本発明のキャップ形成方法は、従来
技術のレジス１−車用マスクおよび従来のマスクエンハ
ンスメント法よりも多くの利点を与えることが明らかで
あるに違いない。上記のようにレジストキャップはエツ
チング法に対してレジストが耐えるようにする。更に例
えばオーバエソチング工程または主要エツチング法とオ
ーバエ・ノチング法との併用時における酸素の使用は、
ポリシリコン対酸化物の選択比を高める。これらの結果
は、第１図の反応器１０のような市販されている反応器
を使用して従来が利用されているプロセスガスおよび反
応器作動パラメータの選択により下方の層内で保護され
たマスクを正確に再生することと共に得られる。
キャップ形成方法の各種の好ましい実施態様および別の
変形例に関連させて上記のように本発明について説明し
たが、当業者であれば、特許請求の範囲に記載の発明の
範囲から逸脱することなく種々の変更ができると解さな
ければならない。
【図面の簡単な説明】
第１図は、市販されているエツチング反応器を略図で示
し、第２〜５図は本発明に係るキャッピング層を形成す
るためのプロセスシーケンスを示しく第２図および第３
図）、シリコンエツチングおよびオーバエソチング工程
中のキャッピング層の被覆を示す（第４図および第５図
）。 １０・・・反応器、 １２・・・ガス流モジュール、 １７・・・可変スロットルバルブ、 １８・・・圧力センサ、 １９・・・ターボ分子ポンプ、 ２０・・・機械式ポンプ、 ２２・・・低温ポンプ、 ２５・・・ＲＦゼネレータ、 ２６・・・ＲＦマ、チングネノトワーク。

Claims (8)

    【特許請求の範囲】
  1. （１）下方のシリコン含有層のエッチングに対するマス
    クの耐性を高めるための有機質マスクを状態調節するた
    めの方法において、 マスク上にシリコン含有コーティングを形成するようシ
    リコンエッチング種を含むプラズマにマスクを暴露し、
    コーティングを選択的に酸化するようシリコンエッチン
    グ種を含む酸化プラズマにコーティングを暴露すること
    から成る方法。
  2. （２）マスクの耐エッチング性を高めるようレジストエ
    ッチングマスク層を状態調節するための方法において、 マスク上にシリコン−塩素錯体を含む層を形成するよう
    塩素含有ガスにレジストエッチングマスク層を暴露し、
    シリコン含有層を酸化するようシリコンエッチング種を
    含む酸化混合ガスに上記工程で生じる複合体を暴露して
    レジスト層上に順応性のある耐エッチング性キャッピン
    グ層を形成することから成る方法。
  3. （３）ＨＣｌおよびＢＣｌ＿３の少なくとも一つから塩
    素含有ガスを選択する特許請求の範囲第２項記載の方法
    。
  4. （４）塩素含有ガスはＨＣｌおよびＢＣｌ＿３の混合物
    から成る特許請求の範囲第２項記載の方法。
  5. （５）酸素は酸化混合ガスの有力な酸化成分である特許
    請求の範囲第２項記載の方法。
  6. （６）酸化混合ガスの有力なエッチング成分は、ＨＣｌ
    である特許請求の範囲第２項記載の方法。
  7. （７）レジストマスクおよび塩素化エッチングガスを使
    用して閉じたプラズマエッチング室内でシリコン含有層
    をエッチングするための方法において、 エッチングのためのレジストマスクを形成する工程は、 チャンバ内の一対の電極構造体の一つに配置された、シ
    リコン含有層上にレジストマスクを配置し、 第１状態調節工程として、ＢＣｌ＿３およびＨＣｌの少
    なくとも一つから選択された塩素化ガスを含む反応性混
    合ガスを前記チャンバに導入し、 前記反応性混合ガスのプラズマを形成するよう前記電極
    の一方にＲＦ電気エネルギーを供給してシリコン含有層
    をエッチングすると共にレジスト上にシリコンおよび塩
    素含有層を形成し、第２状態調節工程としてシリコン含
    有層を酸化するための酸素含有種およびシリコン含有層
    をエッチングするためのエッチング種を含む反応性混合
    ガスを前記チャンバに導入することから成る方法。
  8. （８）酸素含有種は酸素であり、エッチング種はＨＣｌ
    である特許請求の範囲第７項記載の方法。
JP61116014A 1985-05-20 1986-05-20 有機マスクを状態調節するための方法 Expired - Lifetime JP2553513B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US736435 1985-05-20
US06/736,435 US4613400A (en) 1985-05-20 1985-05-20 In-situ photoresist capping process for plasma etching

Publications (2)

Publication Number Publication Date
JPS6230890A true JPS6230890A (ja) 1987-02-09
JP2553513B2 JP2553513B2 (ja) 1996-11-13

Family

ID=24959844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61116014A Expired - Lifetime JP2553513B2 (ja) 1985-05-20 1986-05-20 有機マスクを状態調節するための方法

Country Status (5)

Country Link
US (1) US4613400A (ja)
EP (1) EP0202907B1 (ja)
JP (1) JP2553513B2 (ja)
KR (1) KR940000913B1 (ja)
DE (1) DE3686092T2 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784033B1 (en) 1984-02-15 2004-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for the manufacture of an insulated gate field effect semiconductor device
US5780313A (en) * 1985-02-14 1998-07-14 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
DE3514094A1 (de) * 1985-04-16 1986-10-23 Schering AG, Berlin und Bergkamen, 1000 Berlin Herstellung metallischer strukturen auf anorganischen nichtleitern
US6230650B1 (en) 1985-10-14 2001-05-15 Semiconductor Energy Laboratory Co., Ltd. Microwave enhanced CVD system under magnetic field
US6673722B1 (en) 1985-10-14 2004-01-06 Semiconductor Energy Laboratory Co., Ltd. Microwave enhanced CVD system under magnetic field
FR2604188B1 (fr) * 1986-09-18 1992-11-27 Framatome Sa Element tubulaire en acier inoxydable presentant une resistance a l'usure amelioree
US4717448A (en) * 1986-10-09 1988-01-05 International Business Machines Corporation Reactive ion etch chemistry for providing deep vertical trenches in semiconductor substrates
US4750980A (en) * 1986-11-07 1988-06-14 Texas Instruments Incorporated Process for etching tin oxide
JPH0793291B2 (ja) * 1986-12-19 1995-10-09 アプライド マテリアルズインコーポレーテッド シリコンおよび珪化物のための臭素およびヨウ素エッチング方法
US4778563A (en) * 1987-03-26 1988-10-18 Applied Materials, Inc. Materials and methods for etching tungsten polycides using silicide as a mask
DE3873848T2 (de) * 1987-07-16 1993-03-11 Texas Instruments Inc Behandlungsapparat und -verfahren.
JP2947818B2 (ja) * 1988-07-27 1999-09-13 株式会社日立製作所 微細孔への金属穴埋め方法
US4978594A (en) * 1988-10-17 1990-12-18 International Business Machines Corporation Fluorine-containing base layer for multi-layer resist processes
EP0368732B1 (en) * 1988-11-04 1995-06-28 Fujitsu Limited Process for forming resist mask pattern
US6008133A (en) * 1991-04-04 1999-12-28 Hitachi, Ltd. Method and apparatus for dry etching
US5610753A (en) * 1991-12-12 1997-03-11 Eastman Kodak Company Optical design of laser scanner to reduce thermal sensitivity
FR2695410B1 (fr) * 1992-09-04 1994-11-18 France Telecom Procédé de prétraitement d'un substrat pour le dépôt sélectif de tungstène.
WO1995027570A1 (en) * 1994-04-08 1995-10-19 Ray Mark A Selective plasma deposition
US5767017A (en) * 1995-12-21 1998-06-16 International Business Machines Corporation Selective removal of vertical portions of a film
US6139647A (en) * 1995-12-21 2000-10-31 International Business Machines Corporation Selective removal of vertical portions of a film
US6025268A (en) * 1996-06-26 2000-02-15 Advanced Micro Devices, Inc. Method of etching conductive lines through an etch resistant photoresist mask
US5942446A (en) * 1997-09-12 1999-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer
US5801083A (en) * 1997-10-20 1998-09-01 Chartered Semiconductor Manufacturing, Ltd. Use of polymer spacers for the fabrication of shallow trench isolation regions with rounded top corners
US6121154A (en) * 1997-12-23 2000-09-19 Lam Research Corporation Techniques for etching with a photoresist mask
US6103596A (en) * 1998-02-19 2000-08-15 Taiwan Semiconductor Manufacturing Company Process for etching a silicon nitride hardmask mask with zero etch bias
WO1999052135A1 (en) 1998-04-02 1999-10-14 Applied Materials, Inc. Method for etching low k dielectrics
US6291357B1 (en) 1999-10-06 2001-09-18 Applied Materials, Inc. Method and apparatus for etching a substrate with reduced microloading
TW200409230A (en) * 2002-11-28 2004-06-01 Au Optronics Corp Method for avoiding non-uniform etching of silicon layer
US20040224524A1 (en) * 2003-05-09 2004-11-11 Applied Materials, Inc. Maintaining the dimensions of features being etched on a lithographic mask
KR100510558B1 (ko) * 2003-12-13 2005-08-26 삼성전자주식회사 패턴 형성 방법
US20060000796A1 (en) * 2004-06-30 2006-01-05 Elliot Tan Method for controlling critical dimensions and etch bias
US7709391B2 (en) * 2006-01-20 2010-05-04 Applied Materials, Inc. Methods for in-situ generation of reactive etch and growth specie in film formation processes
CN104465386A (zh) * 2013-09-24 2015-03-25 中芯国际集成电路制造(北京)有限公司 半导体结构的形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57194257A (en) * 1981-05-26 1982-11-29 Ibm Dry etching process
JPS59141228A (ja) * 1983-02-01 1984-08-13 Mitsubishi Electric Corp 微細パタ−ン形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4255230A (en) * 1980-02-22 1981-03-10 Eaton Corporation Plasma etching process
NL8004007A (nl) * 1980-07-11 1982-02-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleider- inrichting.
US4333793A (en) * 1980-10-20 1982-06-08 Bell Telephone Laboratories, Incorporated High-selectivity plasma-assisted etching of resist-masked layer
US4450042A (en) * 1982-07-06 1984-05-22 Texas Instruments Incorporated Plasma etch chemistry for anisotropic etching of silicon
US4468285A (en) * 1983-12-22 1984-08-28 Advanced Micro Devices, Inc. Plasma etch process for single-crystal silicon with improved selectivity to silicon dioxide

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57194257A (en) * 1981-05-26 1982-11-29 Ibm Dry etching process
JPS59141228A (ja) * 1983-02-01 1984-08-13 Mitsubishi Electric Corp 微細パタ−ン形成方法

Also Published As

Publication number Publication date
EP0202907A2 (en) 1986-11-26
KR940000913B1 (ko) 1994-02-04
EP0202907B1 (en) 1992-07-22
US4613400A (en) 1986-09-23
DE3686092D1 (de) 1992-08-27
EP0202907A3 (en) 1988-07-27
KR860009475A (ko) 1986-12-23
JP2553513B2 (ja) 1996-11-13
DE3686092T2 (de) 1993-01-07

Similar Documents

Publication Publication Date Title
JPS6230890A (ja) 有機マスクを状態調節するための方法
US6461974B1 (en) High temperature tungsten etching process
JP3390814B2 (ja) 酸化物部分又は窒化物部分を含む被処理体のエッチング方法
US4529860A (en) Plasma etching of organic materials
JPH1068094A (ja) 遷移金属薄膜用蝕刻ガス混合物およびこれを用いた遷移金属薄膜の蝕刻方法
JPH0670989B2 (ja) 臭化水素によるシリコンの反応性イオンエッチング
US5994234A (en) Method for dry-etching a polycide film
US6855643B2 (en) Method for fabricating a gate structure
US5763327A (en) Integrated arc and polysilicon etching process
US5522520A (en) Method for forming an interconnection in a semiconductor device
KR970001203B1 (ko) 폴리실리콘 막 에칭 방법
US5387312A (en) High selective nitride etch
JP3348454B2 (ja) 酸化防止方法
JPH1098029A (ja) 基板から有機反射防止膜をエッチングする処理法
US5338395A (en) Method for enhancing etch uniformity useful in etching submicron nitride features
JP2004111958A (ja) 基板上に設けられたｔｅｒａ層から炭素を除去する方法
JP2950110B2 (ja) プラズマエッチング方法
US5908791A (en) Method of forming a polycide gate of a semiconductor device
US6455232B1 (en) Method of reducing stop layer loss in a photoresist stripping process using a fluorine scavenger
US5972796A (en) In-situ barc and nitride etch process
KR100215601B1 (ko) 반도체장치의 제조방법
JPH1050660A (ja) シリコン窒化膜のエッチング方法
US6656847B1 (en) Method for etching silicon nitride selective to titanium silicide
WO2000026954A1 (en) Method of reducing stop layer loss in a photoresist stripping process using hydrogen as a fluorine scavenger
JPH0629257A (ja) 反応性イオン・エッチング方法