JPS62281367A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPS62281367A
JPS62281367A JP61123248A JP12324886A JPS62281367A JP S62281367 A JPS62281367 A JP S62281367A JP 61123248 A JP61123248 A JP 61123248A JP 12324886 A JP12324886 A JP 12324886A JP S62281367 A JPS62281367 A JP S62281367A
Authority
JP
Japan
Prior art keywords
film
polycrystalline silicon
silicon
insulating film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61123248A
Other languages
Japanese (ja)
Other versions
JPH0828368B2 (en
Inventor
Yasuo Kadota
門田 靖夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61123248A priority Critical patent/JPH0828368B2/en
Publication of JPS62281367A publication Critical patent/JPS62281367A/en
Publication of JPH0828368B2 publication Critical patent/JPH0828368B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 3、発明の詳細な説明 〔産業上の利用分野] 本発明はバイポーラトランジスタ及びショットキーダイ
オード素子を一体に有する半導体装置の製造方法に関す
る。
Detailed Description of the Invention 3. Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a method of manufacturing a semiconductor device that integrally includes a bipolar transistor and a Schottky diode element.

〔従来の技術〕[Conventional technology]

従来、半導体基板上にバイポーラトランジスタとショッ
トキーダイオードとを一体に有する半導体装置の製造方
法として、トランジスタのグラフトベースとショットキ
ーダイオードのガードリング層とを同時に形成する方法
が採られている。しかしながら、バイポーラトランジス
タの高性能化を図るために近年多用されている方法、即
ち多結晶シリコンを用いてエミッタとベースの各電極を
自己整合法で分離形成する方法においては、ショットキ
ーダイオードのガードリング層を形成することは困難で
ある。
Conventionally, as a method for manufacturing a semiconductor device having a bipolar transistor and a Schottky diode integrated on a semiconductor substrate, a method has been adopted in which a graft base of the transistor and a guard ring layer of the Schottky diode are simultaneously formed. However, in the method that has been widely used in recent years to improve the performance of bipolar transistors, that is, the method in which the emitter and base electrodes are formed separately using a self-alignment method using polycrystalline silicon, the guard ring of the Schottky diode is It is difficult to form layers.

このため、第3図に示すように、P型シリコン基板30
1にN型埋込コレクタ302及びN型エピタキシャル層
303を形成し、かつ素子分離用のシリコン酸化膜30
4を形成した上で、フォトレジスト315をマスクにエ
ミッタ多結晶シリコン電極310とベース多結晶シリコ
ンミ掻311を分離するシリコン窒化膜312を除去し
、続いて多結晶シリコン311を分離するシリコン酸化
膜313を除去し、更にN型エピタキシャル層303と
多結晶シリコン311を分離するシリコン酸化膜314
とを除去することによって、N型エピタキシャル層30
3の表面を露出させ、そこにショットキーダイオードを
形成する方法を採らざるを得ない。
Therefore, as shown in FIG.
1, an N-type buried collector 302 and an N-type epitaxial layer 303 are formed, and a silicon oxide film 30 for element isolation is formed.
4, the silicon nitride film 312 that separates the emitter polycrystalline silicon electrode 310 and the base polycrystalline silicon layer 311 is removed using the photoresist 315 as a mask, and then the silicon oxide film 313 that separates the polycrystalline silicon 311 is removed. A silicon oxide film 314 is removed to separate the N-type epitaxial layer 303 and polycrystalline silicon 311.
By removing the N-type epitaxial layer 30
There is no choice but to adopt a method of exposing the surface of 3 and forming a Schottky diode there.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した第3図の方法では、一旦形成した厚い多層の絶
縁膜312,313,314を除去しているために、シ
ョットキーダイオードにおけるコンタクト段差が大きく
なり、金属電極のカバレジ性が悪くなる。また、ガード
リングを形成してぃないために、高性能のショットキー
ダイオードが得られない等の問題が生じる。
In the method shown in FIG. 3 described above, since the thick multilayer insulating films 312, 313, and 314 once formed are removed, the contact step difference in the Schottky diode becomes large and the coverage of the metal electrode deteriorates. Further, since no guard ring is formed, problems arise such as a high performance Schottky diode cannot be obtained.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の半導体装置の製造方法は、バイポーラトランジ
スタのエミッタとベースの各電極を多結晶シリコンを用
いて自己整合的に形成し、かつショットキーダイオード
におけるガードリングを自己整合的に形成可能にして半
導体装置の性能の向上を達成するものである。
The method for manufacturing a semiconductor device of the present invention forms the emitter and base electrodes of a bipolar transistor in a self-aligned manner using polycrystalline silicon, and also enables the formation of a guard ring in a Schottky diode in a self-aligned manner. This will improve the performance of the device.

本発明の半導体装置の製造方法は、−4電型の半導体基
板のショットキーダイオード形成位置に第1の絶縁膜を
形成し、かつこれと接して第2の絶縁膜を形成する工程
と、逆導電型の第1の多結晶シリコン膜を形成するとと
もに前記第1の絶縁膜を含む領域の第1多結晶シリコン
膜を選択的に除去して第1の絶縁膜と第2の絶縁膜の一
部を露出する工程と、前記第2の絶縁膜をアンダー力・
ツトする工程と、第2の多結晶シリコン膜を形成し、こ
の第2の多結晶シリコン膜を通しかつ前記第1の絶縁膜
をマスクにして前記半導体基板に逆導電型のグラフトベ
ースと第1のガードリングを形成する工程と、イオン注
入によってベース領域及び第2のガードリングを形成す
る工程と、前記第1絶縁膜を除去して前記ガードリング
で囲まれた半導体基板の主面を露出しここにショットキ
ーダイオードを形成する工程とを含んでいる。
The method for manufacturing a semiconductor device of the present invention includes the steps of forming a first insulating film at a Schottky diode forming position on a -4 voltage type semiconductor substrate, and forming a second insulating film in contact with the first insulating film. A first polycrystalline silicon film of a conductivity type is formed, and the first polycrystalline silicon film in a region including the first insulating film is selectively removed to form a first insulating film and a second insulating film. a step of exposing the second insulating film, and applying an under force to the second insulating film.
forming a second polycrystalline silicon film, and applying a graft base of an opposite conductivity type to the semiconductor substrate through the second polycrystalline silicon film and using the first insulating film as a mask. forming a guard ring, forming a base region and a second guard ring by ion implantation, and removing the first insulating film to expose the main surface of the semiconductor substrate surrounded by the guard ring. This includes a step of forming a Schottky diode.

〔実施例〕〔Example〕

次に、本発明を図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

(実施例1) 第1図(a)〜(h)は本発明の第1の実施例を製造工
程順に示す断面図である。
(Example 1) FIGS. 1(a) to 1(h) are cross-sectional views showing a first example of the present invention in the order of manufacturing steps.

先ず、同図(a)のように、P型シリコン基板101に
高濃度な逆の導電型であるN型埋込コレクタ102を選
択的に形成し、更にこのN型埋込コレクタ102を含む
領域上に低濃度のN型エピタキシャル層103を1〜2
μmの厚さで形成する。続いて、選択酸化法により、シ
リコン酸化膜104を形成し、素子領域を分離する。そ
の後、第1の絶縁膜としてのシリコン窒化115j10
5ヲ3000〜4000人成長し、ショットキーダイオ
ード形成領域にシリコン窒化膜105を残すように選択
的に除去する。更に、このシリコン窒化膜105をマス
クにして熱酸化により第2の絶縁膜としてのシリコン酸
化膜106を2500人程度形成する。
First, as shown in FIG. 5A, a highly concentrated N-type buried collector 102 of the opposite conductivity type is selectively formed on a P-type silicon substrate 101, and a region including this N-type buried collector 102 is then formed. There are 1 to 2 low concentration N-type epitaxial layers 103 on top.
Formed with a thickness of μm. Subsequently, a silicon oxide film 104 is formed by selective oxidation to isolate element regions. After that, silicon nitride 115j10 is used as the first insulating film.
The silicon nitride film 105 is selectively removed so as to leave the silicon nitride film 105 in the Schottky diode formation region. Furthermore, using this silicon nitride film 105 as a mask, a silicon oxide film 106 as a second insulating film is formed by about 2,500 people by thermal oxidation.

次いで、同図(b)のように、全面に第1の多結晶シリ
コン膜107を3000〜4000人の厚さに成長する
。そして、この第1の多結晶シリコン膜107上に耐酸
化性被膜であるシリコン窒化膜(図示せず)を用いて選
択酸化を行い、シリコン酸化膜108を形成する。
Next, as shown in FIG. 4B, a first polycrystalline silicon film 107 is grown to a thickness of 3,000 to 4,000 wafers over the entire surface. Then, selective oxidation is performed on this first polycrystalline silicon film 107 using a silicon nitride film (not shown), which is an oxidation-resistant film, to form a silicon oxide film 108.

その後、イオン注入のマスクとしてアルミニウム109
等を用いて、前記第1の多結晶シリコン膜107に高濃
度のポロンをイオン注入し、第1の多結晶シリコン膜1
07をP型の多結晶シリコン膜にする。
After that, aluminum 109 was used as a mask for ion implantation.
etc., high concentration poron is ion-implanted into the first polycrystalline silicon film 107, and the first polycrystalline silicon film 1
07 is a P-type polycrystalline silicon film.

次に、同図(C)のように、前記アルミニウム109を
除去し、全面に化学気相成長(CV D)法により第2
のシリコン窒化膜110を2000〜3000人の厚さ
に形成する。そして、所要箇所にフォトレジスト111
をパターン形成し、これをマスりにして反応性イオンエ
ツチング(RT E)法により前記第2のシリコン窒化
膜110及び第1の多結晶シリコン膜107を順次異方
性エツチングし、第1のシリコン窒化膜105とシリコ
ン酸化膜106の各一部を露出させる。
Next, as shown in FIG.
A silicon nitride film 110 is formed to a thickness of 2,000 to 3,000 wafers. Then, apply photoresist 111 to the required locations.
The second silicon nitride film 110 and the first polycrystalline silicon film 107 are sequentially anisotropically etched by reactive ion etching (RTE) using this pattern as a mask, and the first silicon Parts of the nitride film 105 and silicon oxide film 106 are exposed.

続いて、同図(d)のように、フォトレジスト111を
除去し、全面にCVD法により第3のシリコン窒化膜1
12を1000〜2000人の厚さに成長し、更にRT
E法により前記第3のシリコン窒化膜112を異方性エ
ツチングすることにより、前記第1の多結晶シリコン膜
107の開孔部の側面にのみ前記第3のシリコン窒化膜
112を残存させる。この結果、第2のシリコン窒化膜
110と第3のシリコン窒化膜112は一体化される。
Subsequently, as shown in FIG. 3(d), the photoresist 111 is removed and a third silicon nitride film 1 is deposited on the entire surface by CVD.
12 to a thickness of 1000 to 2000 people, and further RT
By anisotropically etching the third silicon nitride film 112 using the E method, the third silicon nitride film 112 is left only on the side surfaces of the opening in the first polycrystalline silicon film 107. As a result, the second silicon nitride film 110 and the third silicon nitride film 112 are integrated.

次いで、露出しているシリコン酸化膜106をハソファ
ード弗酸液によって除去する。この時、シリコン窒化膜
106は第1の多結晶シリコン膜107の下側まで約5
000人サイドエツチングしてアンダーカットする。
Next, the exposed silicon oxide film 106 is removed using Hasofford hydrofluoric acid solution. At this time, the silicon nitride film 106 extends approximately 5.5 mm to the bottom of the first polycrystalline silicon film 107.
000 side etching and undercut.

次に、同図(8)のように、前記第2の多結晶シリコン
膜113を2000〜4000人成長して前記アンダー
カット部を埋め戻すことによって、第1の多結晶シリコ
ン膜107と接続させる。
Next, as shown in FIG. 8 (8), 2000 to 4000 layers of the second polycrystalline silicon film 113 are grown to backfill the undercut portion, thereby connecting it to the first polycrystalline silicon film 107. .

そして、900℃、20〜30分の熱処理によって第1
の多結晶シリコン膜107に含まれているボロンを第2
の多結晶シリコン膜113及びN型エピタキシャル層1
03に拡散させ、トランジスタのグラフトベース114
を形成すると同時に、ショットキーダイオードの第1ガ
ードリング領域115を形成する。これに続いて、ボロ
ン含有濃度差による多結晶シリコン膜のエツチングレー
ト差を利用して、第2の多結晶シリコン膜113を前記
アンダーカットの埋め戻し部のみに残存させるように選
択エツチングを行う。
Then, heat treatment at 900°C for 20 to 30 minutes
The boron contained in the polycrystalline silicon film 107 of
polycrystalline silicon film 113 and N-type epitaxial layer 1
03 and the graft base 114 of the transistor
At the same time, the first guard ring region 115 of the Schottky diode is formed. Subsequently, selective etching is carried out so that the second polycrystalline silicon film 113 remains only in the backfilling portion of the undercut by utilizing the difference in etching rate of the polycrystalline silicon film due to the difference in boron content concentration.

更に、露出している第2の多結晶シリコン膜113の側
面と、N型エピタキシャル層103の表面を酸化してシ
リコン酸化膜116を約500人の厚さに形成する。続
いて、全面にボロンを1.0〜5゜Qx 10 ” c
 m−”のドーズ量でイオン注入しP型活性ベース領域
117を形成するとともに、第2のガードリング領域1
18を形成する。
Further, the exposed side surfaces of the second polycrystalline silicon film 113 and the surface of the N-type epitaxial layer 103 are oxidized to form a silicon oxide film 116 to a thickness of approximately 500 nm. Next, apply boron to the entire surface at a thickness of 1.0 to 5°Q x 10”c.
Ion implantation is performed at a dose of m-'' to form a P-type active base region 117, and a second guard ring region 1 is formed.
form 18.

このとき、ショットキーダイオードの形成領域は第1の
シリコン窒化膜105で覆われているためボロンが注入
されることはない。
At this time, since the Schottky diode formation region is covered with the first silicon nitride film 105, boron is not implanted.

次に、同図(f)のように、第4のシリコン窒化膜11
9をCVD法により1000〜2000人成長する。続
いて、RIE法によりこの第4のシリコン窒化膜119
を異方性エツチングすることにより溝形状部の側面にの
み第4のシリコン窒化膜119を残存させる。
Next, as shown in FIG.
9 to 1,000 to 2,000 people using the CVD method. Subsequently, this fourth silicon nitride film 119 is formed by RIE method.
By anisotropically etching the fourth silicon nitride film 119, the fourth silicon nitride film 119 remains only on the side surfaces of the groove-shaped portion.

そして、ショットキーダイオード形成領域上にフォトレ
ジストを残すようにフォトレジスト120をパターン形
成し、バソファード弗酸液によりエミッタ形成領域のシ
リコン酸化膜116を選択的に除去し、エミッタ形成領
域の活性ベース117の表面を露出させる。
Then, a photoresist 120 is patterned so as to leave the photoresist on the Schottky diode formation region, and the silicon oxide film 116 in the emitter formation region is selectively removed using a bath-faded hydrofluoric acid solution, and the active base 116 in the emitter formation region is removed. expose the surface of

更に、同図(g)のように、フォトレジスト120−t
−除去した後、第3の多結晶シリコン膜I21を200
0〜3000人成長し、全面に砒素を5.0×1015
〜1.Ox 10 I6c m−2のドーズ量でイオン
注入し、かつ900〜950°Cの押込み拡散を行い、
P型活性ベース117内にN型エミッタ122を形成し
、バイポーラトランジスタを形成する。
Furthermore, as shown in the same figure (g), a photoresist 120-t
- After removal, the third polycrystalline silicon film I21 is
Grows from 0 to 3000 people and arsenic 5.0 x 1015 on the entire surface
~1. Ion implantation was performed at a dose of Ox 10 I6 cm-2, and forced diffusion was performed at 900 to 950°C.
An N-type emitter 122 is formed within the P-type active base 117 to form a bipolar transistor.

この時、ショットキーダイオード形成領域にはシリコン
窒化膜105とシリコン酸化膜116がマスクとなり砒
素は拡散されない。また、N型エミッタ122とP型グ
ラフトベース114は第4のシリコン窒化膜119によ
ってその距離が制御良く確保されているために、高濃度
の逆導電型領域の接触による耐圧低下は発生しない。
At this time, the silicon nitride film 105 and the silicon oxide film 116 serve as masks in the Schottky diode formation region, and arsenic is not diffused. Furthermore, since the distance between the N-type emitter 122 and the P-type graft base 114 is maintained in a well-controlled manner by the fourth silicon nitride film 119, a breakdown voltage drop does not occur due to contact between the high concentration regions of opposite conductivity types.

その後、フォトレジストパターン123を形成し、砒素
がイオン注入された第3の多結晶シリコン121を選択
的に除去してユミソク電極を形成する。
Thereafter, a photoresist pattern 123 is formed, and the third polycrystalline silicon 121 into which arsenic ions have been implanted is selectively removed to form a floating electrode.

しかる後、同図(h)のように、CVD法によりシリコ
ン酸化膜124を2000〜3000人成長し、エミッ
タ、ショットキーダイオード、更に図示を省略するがベ
ース、コレクタ、抵抗等の各種コンタクトホールをRI
E法により開孔する。これにより、ショットキーダイオ
ード領域ではN型エピタキシャル層103と第2のガー
ドリング層118が露出するため、この上にショットキ
ー材料、例えば白金を300〜800人の厚さにスバン
タ成膜し、更に熱処理して白金シリサイド125を形成
することによりショットキーダイオードを形成すること
ができる。
After that, as shown in the same figure (h), 2,000 to 3,000 silicon oxide films 124 are grown by the CVD method to form emitters, Schottky diodes, and various contact holes such as bases, collectors, and resistors (not shown). R.I.
Holes are opened using the E method. As a result, the N-type epitaxial layer 103 and the second guard ring layer 118 are exposed in the Schottky diode region, so a Schottky material such as platinum is deposited thereon to a thickness of 300 to 800 nm, and then A Schottky diode can be formed by heat-treating and forming platinum silicide 125.

この時、他のコンタクト部でも白金シリサイド125が
形成されることになる。
At this time, platinum silicide 125 is also formed in other contact parts.

以下、アルミニウム126で通常の方法により電極配線
を形成し、半導体装置を完成することになる。
Thereafter, electrode wiring is formed using aluminum 126 by a normal method to complete the semiconductor device.

したがって、この実施例の方決では、トランジスタのグ
ラフトベース114とエミッタ122を自己整合的に形
成するとともに、ショットキーダイオードのガードリン
グ115,118をも自己整合的に形成することが可能
となる。
Therefore, in this embodiment, the graft base 114 and emitter 122 of the transistor can be formed in a self-aligned manner, and the guard rings 115 and 118 of the Schottky diode can also be formed in a self-aligned manner.

また、このようにトランジスタとショットキーダイオー
ドを一体に構成し、かつ第1の多結晶シリコンをグラフ
トベースとガードリングに夫々接続させている半導体装
置の構成では、ショットキーダイオードをクランプダイ
オードとして容易に用いることができる。
In addition, in the semiconductor device configuration in which the transistor and the Schottky diode are integrated and the first polycrystalline silicon is connected to the graft base and the guard ring, respectively, the Schottky diode can be easily used as a clamp diode. Can be used.

(実施例2) 第2図(a)〜(C)は本発明の第2実施例を工程順に
示す断面図である。
(Embodiment 2) FIGS. 2(a) to 2(C) are cross-sectional views showing a second embodiment of the present invention in the order of steps.

先ず、同図(a)のように、P型シリコン基板201に
N型埋込コレクタ202とN型エピタキシャル層203
を形成し、この上に選択酸化法によりシリコン酸化膜2
04を形成し、CVD法により第2の絶縁膜としてのシ
リコン窒化膜205を1000〜2000人の厚さに成
長する。そして、前記シリコン窒化膜205を選択的に
除去し、続いて熱酸化法によりショットキーダイオード
形成領域に第1の絶縁膜としてのシリコン酸化膜206
を形成する。
First, as shown in the same figure (a), an N-type buried collector 202 and an N-type epitaxial layer 203 are formed on a P-type silicon substrate 201.
A silicon oxide film 2 is formed thereon by selective oxidation.
04 is formed, and a silicon nitride film 205 as a second insulating film is grown to a thickness of 1,000 to 2,000 nm using the CVD method. Then, the silicon nitride film 205 is selectively removed, and then a silicon oxide film 206 as a first insulating film is formed in the Schottky diode formation region by thermal oxidation.
form.

次いで、P型多結晶シリコン膜207を形成し、フォト
レジスト211をパターン形成し、これをマスクにして
RIE法により多結晶シリコン膜207を選択的に除去
することによりシリコン酸化膜206とシリコン窒化膜
205の一部を露出させる。
Next, a P-type polycrystalline silicon film 207 is formed, a photoresist 211 is patterned, and using this as a mask, the polycrystalline silicon film 207 is selectively removed by RIE, thereby forming a silicon oxide film 206 and a silicon nitride film. A part of 205 is exposed.

次に、同図(b)のように、フォトレジスト211を除
去し、熱酸化法により第1の多結晶シリコン207の表
面にシリコン酸化膜212を形成するとともに、シリコ
ン酸化膜206を厚くする。
Next, as shown in FIG. 2B, the photoresist 211 is removed, and a silicon oxide film 212 is formed on the surface of the first polycrystalline silicon 207 by thermal oxidation, and the silicon oxide film 206 is thickened.

そして、シリコン窒化膜205を第1の多結晶シリコン
膜207の下側までサイドエツチングしてアンダーカッ
トする。
Then, the silicon nitride film 205 is side etched to the bottom of the first polycrystalline silicon film 207 to form an undercut.

更に、第2の多結晶シリコン膜213を選択的に埋め戻
すとともに、グラフトベース214と第1のガードリン
グ215を形成する。そして、露出している第2の多結
晶シリコン膜213とN型エピタキシャル層2030表
面にシリコン酸化膜216を形成する。続いて、ボロン
をイオン注入しP復活性ベース217を形成するととも
に、第2のガードリング層218を形成する。
Furthermore, the second polycrystalline silicon film 213 is selectively backfilled, and a graft base 214 and a first guard ring 215 are formed. Then, a silicon oxide film 216 is formed on the exposed surfaces of the second polycrystalline silicon film 213 and the N-type epitaxial layer 2030. Subsequently, boron ions are implanted to form a P-recoverable base 217, and a second guard ring layer 218 is also formed.

この時、ショットキーダイオードの形成領域は厚いシリ
コン酸化膜206で覆われているためボロンがイオン注
入されることはない。
At this time, since the region where the Schottky diode is to be formed is covered with a thick silicon oxide film 206, boron ions are not implanted.

しかる後、同図(c)のように、第2のシリコン窒化膜
219をCVD法により1000〜2000人の厚さに
成長し、続いてRIE法によりこの第2のシリコン窒化
膜219を異方性エツチングし、溝形状部の側面にのみ
第2のシリコン窒化膜219を残存させる。
Thereafter, as shown in FIG. 2(c), a second silicon nitride film 219 is grown to a thickness of 1,000 to 2,000 nm using the CVD method, and then this second silicon nitride film 219 is anisotropically grown using the RIE method. Then, the second silicon nitride film 219 is left only on the side surfaces of the groove-shaped portion.

以下、第1の実施例と同様に、エミッタ形成領域のシリ
コン酸化膜216を選択的に除去し、エミッタ222及
びエミッタ電極となる第3の多結晶シリコン膜221を
形成することによってバイポーラトランジスタが形成さ
れる。
Hereinafter, similarly to the first embodiment, a bipolar transistor is formed by selectively removing the silicon oxide film 216 in the emitter formation region and forming an emitter 222 and a third polycrystalline silicon film 221 that will become an emitter electrode. be done.

この時、ショットキーダイオード形成領域のシリコン酸
化膜206及びシリコン酸化膜216の一部を除去する
ことによりガードリング層218で囲まれたN型エピタ
キシャル層203の表面を露出し、この上に白金シリサ
イド225を形成することによってショア)キーダイオ
ードを形成することが可能となる。
At this time, the surface of the N-type epitaxial layer 203 surrounded by the guard ring layer 218 is exposed by removing part of the silicon oxide film 206 and the silicon oxide film 216 in the Schottky diode formation region, and platinum silicide is deposited on this surface. By forming 225, it is possible to form a Shore-key diode.

図中、224はシリコン酸化膜である。In the figure, 224 is a silicon oxide film.

この実施例では、前記第1の実施例と同様の効果が得ら
れるとともに、第1の多結晶シリコン207上の絶縁膜
は熱酸化によって形成されるシリコン酸化膜212とな
っているため、第1の実施例に比較して緩やかな段形状
となり、アルミニウム226のカバレジが良好となる利
点がある。
In this embodiment, the same effects as in the first embodiment can be obtained, and since the insulating film on the first polycrystalline silicon 207 is a silicon oxide film 212 formed by thermal oxidation, the first This has the advantage that the step shape is gentler than that of the embodiment, and the coverage of the aluminum 226 is better.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、−i電型の半導体基板に
第1の絶縁膜と第2の絶縁膜を形成し、この上に逆導電
型の多結晶シリコン職を形成するとともにこの多結晶シ
リコン膜を通しかつ前記第1の絶縁膜をマスクにして前
記半導体基板に逆導電型のグラフトベースと第1のガー
ドリングを形成し、更に、イオン注入によってベース領
域及び第2のガードリングを形成し、その後第1絶縁膜
を除去して前記ガードリングで囲まれた半導体基板の主
面を露出してショットキーダイオードを形成する工程と
を含んでいるので、ショットキーダイオードのガードリ
ングをトランジスタのベース。
As explained above, the present invention forms a first insulating film and a second insulating film on a -i conductivity type semiconductor substrate, forms a polycrystalline silicon film of an opposite conductivity type thereon, and forms a polycrystalline silicon film of an opposite conductivity type. forming a graft base of an opposite conductivity type and a first guard ring on the semiconductor substrate through the silicon film and using the first insulating film as a mask, and further forming a base region and a second guard ring by ion implantation; and then removing the first insulating film to expose the main surface of the semiconductor substrate surrounded by the guard ring to form a Schottky diode. base.

グラフトベースと同様に自己整合的に、しかも夫々最適
位置に形成することにより、高性能のバイポーラトラン
ジスタとショットキーダイオードとを容易に形成するこ
とができる。
A high performance bipolar transistor and a Schottky diode can be easily formed by forming them in a self-aligned manner and at optimal positions, similar to the graft base.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a)〜(h)は本発明の第1実施例を製造工程
順に示す断面図、第2図(a)〜(c)は本発明の第2
実施例の主要な工程を示す断面図第3図は従来方法を説
明するための断面図である。 Lot、201,301・・・P型シリコン基板、10
2.202,302・・・N型埋込コレクタ、103.
203,303・・・N型エピタキシャル層、104・
・・シリコン酸化膜、105・・・シリコン窒化膜(第
1の絶縁膜)、106・・・シリコン酸化膜(第2の絶
縁膜)、107・・・多結晶シリコン、108・・・シ
リコン酸化膜、109・・・アルミニウム、110・・
・第2のシリコン窒化膜、111・・・フォトレジスト
、112・・・第3のシリコン窒化膜、113・・・第
2の多結晶シリコン、114・・・グラフトベース、1
15・・・第1のガードリング、116・・・シリコン
酸化膜、117・・・活性ベース、118・・・第2の
ガードリング、119・・・第4のシリコン窒化膜、1
20・・・フォトレジスト、121・・・第3の多結晶
シリコン、122・・・エミッタ、123・・・フォト
レジスト、124・・・シリコン酸化膜、125・・・
白金シリサイド、126・・・アルミニウム、204・
・・シリコン酸化膜、205・・・シリコン窒化膜(第
2の絶縁膜)、206・・・シリコン酸化膜(第1の絶
縁膜)207・・・多結晶シリコン、211・・・フォ
トレジスト、212・・・シリコン酸化膜、213・・
・第2の多結晶シリコン、214・・・グラフトベース
、215・・・第1のガードリング、216・・・シリ
コン酸化膜、217・・・活性ベース、218・・・第
2のガードリング、219・・・シリコン窒化膜、22
1・・・シリコン酸化膜、222・・・エミッタ、22
4・・・シリコン酸化膜、225・・・白金シリサイド
、304・・・シリコン酸化膜、310・・・エミッタ
多結晶シリコン電極、311・・・ベース多結晶シリコ
ン電極、312・・・シリコン窒化膜、313・・・シ
リコン酸化膜、314・・・シリコン酸化膜、315・
・・フォトレジスト。
FIGS. 1(a) to (h) are cross-sectional views showing the first embodiment of the present invention in the order of manufacturing steps, and FIGS. 2(a) to (c) are cross-sectional views showing the second embodiment of the present invention.
FIG. 3 is a cross-sectional view showing the main steps of the embodiment. FIG. 3 is a cross-sectional view for explaining the conventional method. Lot, 201, 301...P type silicon substrate, 10
2.202,302...N-type embedded collector, 103.
203, 303... N-type epitaxial layer, 104.
...Silicon oxide film, 105...Silicon nitride film (first insulating film), 106...Silicon oxide film (second insulating film), 107...Polycrystalline silicon, 108...Silicon oxide Film, 109... Aluminum, 110...
- Second silicon nitride film, 111... Photoresist, 112... Third silicon nitride film, 113... Second polycrystalline silicon, 114... Graft base, 1
15... First guard ring, 116... Silicon oxide film, 117... Active base, 118... Second guard ring, 119... Fourth silicon nitride film, 1
20... Photoresist, 121... Third polycrystalline silicon, 122... Emitter, 123... Photoresist, 124... Silicon oxide film, 125...
Platinum silicide, 126...aluminum, 204...
... silicon oxide film, 205 ... silicon nitride film (second insulating film), 206 ... silicon oxide film (first insulating film) 207 ... polycrystalline silicon, 211 ... photoresist, 212...Silicon oxide film, 213...
- Second polycrystalline silicon, 214... Graft base, 215... First guard ring, 216... Silicon oxide film, 217... Active base, 218... Second guard ring, 219...Silicon nitride film, 22
1... Silicon oxide film, 222... Emitter, 22
4... Silicon oxide film, 225... Platinum silicide, 304... Silicon oxide film, 310... Emitter polycrystalline silicon electrode, 311... Base polycrystalline silicon electrode, 312... Silicon nitride film , 313... silicon oxide film, 314... silicon oxide film, 315...
...Photoresist.

Claims (1)

【特許請求の範囲】[Claims] (1)半導体基板にバイポーラトランジスタとショット
キーダイオードを有する半導体装置の製造方法において
、一導電型の半導体基板のショットキーダイオード形成
位置に第1の絶縁膜を形成し、かつこれと接して第2の
絶縁膜を形成する工程と、逆導電型の第1の多結晶シリ
コン膜を形成するとともに前記第1の絶縁膜を含む領域
の第1多結晶シリコン膜を選択的に除去して第1の絶縁
膜と第2の絶縁膜の一部を露出する工程と、前記第2の
絶縁膜をアンダーカットする工程と、第2の多結晶シリ
コン膜を形成し、この第2の多結晶シリコン膜を通しか
つ前記第1の絶縁膜をマスクにして前記半導体基板に逆
導電型のグラフトベースと第1のガードリングを形成す
る工程と、イオン注入によってベース領域及び第2のガ
ードリングを形成する工程と、前記第1絶縁膜を除去し
て前記ガードリングで囲まれた半導体基板の主面を露出
しここにショットキーダイオードを形成する工程とを含
むことを特徴とする半導体装置の製造方法。
(1) In a method for manufacturing a semiconductor device having a bipolar transistor and a Schottky diode on a semiconductor substrate, a first insulating film is formed at a Schottky diode formation position on a semiconductor substrate of one conductivity type, and a second forming a first polycrystalline silicon film of opposite conductivity type and selectively removing the first polycrystalline silicon film in a region including the first insulating film to form a first polycrystalline silicon film; A step of exposing a part of an insulating film and a second insulating film, a step of undercutting the second insulating film, forming a second polycrystalline silicon film, and forming a second polycrystalline silicon film. forming a graft base of an opposite conductivity type and a first guard ring on the semiconductor substrate using the first insulating film as a mask; and forming a base region and a second guard ring by ion implantation. . A method of manufacturing a semiconductor device, comprising: removing the first insulating film to expose a main surface of the semiconductor substrate surrounded by the guard ring, and forming a Schottky diode there.
JP61123248A 1986-05-30 1986-05-30 Method for manufacturing semiconductor device Expired - Lifetime JPH0828368B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61123248A JPH0828368B2 (en) 1986-05-30 1986-05-30 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61123248A JPH0828368B2 (en) 1986-05-30 1986-05-30 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPS62281367A true JPS62281367A (en) 1987-12-07
JPH0828368B2 JPH0828368B2 (en) 1996-03-21

Family

ID=14855875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61123248A Expired - Lifetime JPH0828368B2 (en) 1986-05-30 1986-05-30 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JPH0828368B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0803913A1 (en) * 1996-04-25 1997-10-29 Siemens Aktiengesellschaft Schottky diode device and method for its fabrication
JP2006216972A (en) * 1991-09-27 2006-08-17 Harris Corp Complementary bipolar transistor having high early voltage, high frequency performance and high breakdown voltage characteristics and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216972A (en) * 1991-09-27 2006-08-17 Harris Corp Complementary bipolar transistor having high early voltage, high frequency performance and high breakdown voltage characteristics and method of manufacturing the same
EP0803913A1 (en) * 1996-04-25 1997-10-29 Siemens Aktiengesellschaft Schottky diode device and method for its fabrication

Also Published As

Publication number Publication date
JPH0828368B2 (en) 1996-03-21

Similar Documents

Publication Publication Date Title
JPS63200568A (en) Bipolar transistor using CMOS technology and its manufacturing method
JPS62281367A (en) Manufacture of semiconductor device
JP3325692B2 (en) Method for manufacturing semiconductor device
JP2715494B2 (en) Method for manufacturing semiconductor device
JP3104276B2 (en) Method for manufacturing semiconductor device
JP2500427B2 (en) Method for manufacturing bipolar semiconductor device
JPS63211755A (en) Manufacturing method of semiconductor device
JPS62243360A (en) Manufacture of semiconductor device
JP2604550B2 (en) Semiconductor device
JPH0778833A (en) Bipolar transistor and manufacturing method thereof
JPS61283167A (en) Manufacturing method of semiconductor device
JPS63177555A (en) Manufacturing method of semiconductor device
JPS5919374A (en) Manufacturing method of semiconductor device
JPS621260A (en) Semiconductor device and its manufacturing method
JPS6295871A (en) Manufacturing method of semiconductor device
JPS59105367A (en) Manufacturing method of MOS type transistor
JPS61184872A (en) Manufacture of semiconductor device
JPS639150A (en) Manufacture of semiconductor device
JPH02168627A (en) Semiconductor device and its manufacture
JPS61237466A (en) Bipolar transistor manufacturing method
JPH04162631A (en) Manufacture of semiconductor device
JPS61154073A (en) Manufacturing method of semiconductor device
JPH02113535A (en) Manufacturing method of semiconductor device
JPH08316241A (en) Self-aligned bipolar transistor and manufacturing method thereof
JPS6351674A (en) Manufacture of semiconductor device