JPS6226178B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は半導体基板上に形成された配線層の
幅を電気的に測定するようにした半導体装置にお
ける配線層幅の測定方法に関する。 〔発明の技術的背景とその問題点〕 集積回路等の半導体装置では、トランジスタな
どの能動素子や抵抗などの受動素子を相互に結合
するため、アルミニウム等の金属や多結晶シリコ
ンからなる導電体を用いて半導体基板上に配線層
を形成している。これら各素子を結合する配線層
は所定の幅を持つようにマスク上で設計されてい
て、同一品種の半導体装置が大量生産される前に
テスト用の基板を用いて設計通りの配線層の幅が
得られるような製造条件を求めるようにしてい
る。またこのような製造条件を求めるためには、
半導体基板上に実際に形成された配線層の幅を何
らかの方法で測定する必要がある。そして、従来
では測微計や反射型微小寸法測定装置を使用する
ことによつてこれらの幅が測定されている。 このうち、一方の測微計では、配線層の一端に
カーソルを置き、このカーソルを幅方向に他端ま
で移動させ、この時の移動量を目視によつて読み
取ることによつて配線層の幅を測定するようにし
ている。他方の反射型微小寸法測定装置では、被
測定物である配線層のほぼ垂直上部からコヒーレ
ントなレーザ光を入射しながら配線層上を走査す
る。上記入射光に対して約45度の角度だけ傾けた
２つのセンサのそれぞれが配線層の両側に予め配
置されていて、また配線層の断面構造は上底長が
下底長よりも短かい台形となつているので、走査
時に入射光が配線層の一方の端部に照射されると
ここにおける反射光は一方のセンサに入射し、ま
た他方の端部に照射されるとこの反射光は他方の
センサに入射する。そして反射光が一方のセンサ
に入射してから他方のセンサに入射するまでの走
査距離が配線層の幅として自動的に表示される。 ところが、微測計による測定方法では、被測定
物の一方の端を決定するのに人の目に頼つてい
る。このため個人差や心理的な条件によつて測定
結果が異なるため、同一箇所を複数回測定する必
要がある。しかも直径が４インチの基板の場合、
有効チツプの数は100以上あり、通常、配線層幅
の測定は多数のチツプにわたつて行なうようにし
ているので、測定に要する時間は極めて長くなつ
てしまう。 また反射型微小寸法測定装置を用いる方法で
は、配線層の幅は自動的に測定されしかも高精度
である。ところが、レーザ光を走査しているので
この走査に時間がかかり、また上記と同様に多数
のチツプにわたつて行なうようにしているので、
この場合にも人手が必要になる等繁雑となる欠点
がある。 〔発明の目的〕 この発明は上記のような事情を考慮してなされ
たものであり、その目的は、半導体基体上に形成
された配線層の幅を短時間でしかも正確に測定す
ることができる半導体装置における配線層幅の測
定方法を提供することにある。 〔発明の概要〕 上記目的を達成するにあたつてこの発明では、
先端部には配線パターンが、終端部にはテスト用
パツドがそれぞれ設けられ、先端部に設けられた
第１の配線パターンと第２の配線パターンとはそ
のパターン幅方向で２ａの距離だけ重なり合い、
第２の配線パターンと第３の配線パターンとはそ
のパターン幅方向でａの距離だけ重なり合い、第
３の配線パターンと第４の配線パターンとはその
パターン幅方向でＯの距離だけ重なり合い、第４
の配線パターン以降はそのパターン幅方向で順次
ａのｎ倍（ｎ＝１、２、…）の距離だけ離れ、先
端部以外では配線パターン相互間が十分に離れた
状態にされた配線層形成用の写真蝕刻フオトマス
クを用いて半導体基体上に絶縁層を介してテスト
用の配線層を形成し、基体上に形成された上記任
意の一対のテスト用パツド間の導通状態を試験す
ることにより基体上に実際に形成された配線層の
線幅を測定するようにしている。 〔発明の実施例〕 以下図面を参照してこの発明の一実施例を説明
する。この発明に係る方法では、まず第１図に示
すようなパターンを持つ配線層形成用の写真蝕刻
フオトマスク１が用意される。 すなわち、このフオトマスク１では６本の配線
パターン２Ａ〜２Ｆが設けられ、このうち３本の
配線パターン２Ａ〜２Ｃは各先端部３Ａ〜３Ｃが
左側となるように配列され、残りの３本の配線パ
ターン２Ｄ〜２Ｆは各先端部３Ｄ〜３Ｆが右側と
なるように配列される。さらに上記配線パターン
２Ａ〜２Ｆの各先端部３Ａ〜３Ｆは中央で集まる
ように配置され、これらの先端部は図中上から３
Ａ，３Ｄ，３Ｂ，３Ｅ，３Ｃ，３Ｆの順に交互に
配列されている。そして上記配線パターン２Ａ，
２Ｄの先端部３Ａ，３Ｄは、配線パターン２Ａ，
２Ｄの幅方向でL₁（＝1.0μｍ）だけ重なり合つ
ている。また上記配線パターン２Ｄ，２Ｂの先端
部３Ｄ，３Ｂは、配線パターン２Ｄ，２Ｂの幅方
向でL₂（＝0.5μｍ）の距離だけ重なり合つてい
る。上記配線パターン２Ｂ，２Ｅの先端部３Ｂ，
３Ｅは１つの角部で接触している。すなわち、上
記両先端部３Ｂ，３ＥはL₃（L₃＝０）の距離だ
け離れている。上記配線パターン２Ｅ，２Ｃの先
端部３Ｅ，３Ｃは、配線パターン２Ｅ，２Ｃの幅
方向でL₄（＝0.5μｍ）の距離だけ離れている。
さらに上記配線パターン２Ｃ，２Ｆの先端部３
Ｃ，３Ｆは、配線パターン２Ｃ，２Ｆの幅方向で
L₅（＝1.0μｍ）の距離だけ離れている。すなわ
ち、上記先端部３Ａ，３Ｄ，３Ｂ，…３Ｆは、重
なり合つている状態を含め、0.5μｍピツチで順
次異なる距離を保つように配列されている。上記
各配線パターン２Ａ〜２Ｆの幅はすべて同じ幅た
とえば３μｍに設定されている。また上記各配線
パターン２Ａ〜２Ｆの終端部にはテスト用のパツ
ド４Ａ〜４Ｆそれぞれのパターンが設けられてい
る。 次に上記マスクを始めとして種々のマスクを用
いて半導体基板内にトランジスタ等の素子を形成
するとともに、基板上に絶縁膜を介してアルミニ
ウムからなる配線層を形成する。この配線層を形
成する工程は次の通りである。まず第２図ａに示
すようにシリコン半導体基板１１上に一様の厚み
のシリコン酸化膜１２を形成する。次にこの上に
蒸着工程によつて第２図ｂに示すようにアルミニ
ウムからなる導体層１３を全面形成する。さらに
この導体層１３上にレジストを塗布し、前記第１
図に示すマスクを用いて露光する。この後、現像
処理を行なつて第２図ｃに示すパターニングされ
たレジスト膜１４を形成する。次に上記レジスト
膜１４を用いて導体層１３の選択エツチングを行
ない、第２図ｄに示すように前記第１図パターン
に対応したテスト用の配線層１５を半導体基板１
１の１箇所又はそれ以上の箇所に本来の配線層と
同時に形成する。 ところで、集積度を向上させるために配線層の
幅は可能な限り細い方が望ましく、このため前記
第１図に示すフオトマスク１上の配線パターン２
の幅も出来るだけ細くしている（たとえば前記し
たように３μｍ）。しかしながら、前記レジスト
膜１４をパターニングする際、マスクパターンと
レジストパターンとの差（レジスト変換差）が生
じ、さらにこのレジスト膜１４をマスクにして導
体層１３をエツチングするので、レジストパター
ンと導体層１３のパターンとの差も生じる。さら
にエツチング時における溶液の種類、液温、液の
濃度、エツチング時間等のばらつき等の影響によ
つて、実際に基板１１上に形成される配線層１５
の線幅は前記第１図に示すマスク１上の各配線パ
ターン２の幅と一致しない状態も発生する。 第３図ないし第５図はそれぞれ、前記第１図に
示すフオトマスク１を用いて、それぞれ異なる条
件で配線層１５を形成した場合を示すパターン図
である。第３図ないし第５図において、２２Ａ〜
２２Ｆは前記配線パターン２Ａ〜２Ｆに対応して
いて、２３Ａ〜２３Ｆは前記先端部３Ａ〜３Ｆに
対応していて、かつ２４Ａ〜２４Ｆは前記テスト
用パツド４Ａ〜４Ｆにそれぞれ対応している。 第３図に示す配線層１５は、前記第１図に示す
マスクと同じ寸法で形成された場合のものであ
る。この場合、各一対のテストパツド間の導通状
態を試験すれば、パツド２２Ａと２２Ｄ間、２２
Ｂと２２Ｅ間ではそれぞれ導通し、また２２Ｃと
２２Ｆ間では非導通となる。この試験結果は前記
第１図に示すマスクをそのまま配線層１５に形成
した場合と同様のものとなるため、第３図に示す
配線層１５の各配線パターン２２Ａ〜２２Ｆの線
幅はマスクと同様に３μｍであり、したがつてこ
のときの本来の配線層の線幅も３μｍになつてい
ることがわかる。 第４図に示す配線層１５は、マスクの寸法に対
して各配線パターン２２Ａ〜２２Ｆの寸法が0.5
μｍずつ太くなつた場合のものである。この場
合、マスク上において0.5μｍだけ離れている先
端部３Ｅと３Ｃに対応する先端部２３Ｅと２３Ｃ
が接触した状態で形成される。 この場合に各一対のテスト用パツド間の導通状
態を試験すれば、パツド２４Ａと２４Ｄ間、２４
Ｂと２４Ｅ間およびパツド２４Ｅと２４Ｃ間では
それぞれ導通し、また２４Ｃと２４Ｆ間では非導
通となる。このような結果が得られる場合、各配
線パターン２２Ａ〜２２Ｆの線幅は、マスク上の
寸法よりも0.5μｍだけ太くなつている3.5μｍと
なつていて、したがつて、このときの本来の配線
層の線幅も3.5μｍになつていることがわかる。 第５図に示す配線層１５では、マスク上の寸法
に対して各配線パターン２２Ａ〜２２Ｆの寸法
が、第４図の場合とは反対に0.5μｍずつ細く形
成された場合のものである。この場合、マスク上
において、１つの角部で接触している先端部３Ｂ
と３Ｅに対応する先端部２３Ｂと２３Ｅが0.5μ
ｍだけ離れた状態で形成される。 この場合に各一対のテスト用パツド間の導通状
態を試験すれば、パツド２４Ａと２４Ｄ間および
２４Ｄと２４Ｂ間ではそれぞれ導通し、またパツ
ド２４Ｂと２４Ｅ間、パツド２４Ｃと２４Ｆ間で
は非導通となる。このような結果が得られる場
合、各配線パターン２２Ａ〜２２Ｆの線幅は、マ
スク上の寸法よりも0.5μｍだけ細くなつた2.5μ
ｍとなつていて、したがつて、このときの本来の
配線層の線幅も2.5μｍになつていることがわか
る。 このように上記実施例によれば、実際に基板１
１上に形成された本来の配線層の線幅は、同時に
基板１１上に形成されたテスト用の配線層１５
の、パツド２４相互間の導通状態を試験すること
によつて測定することができる。このため、各パ
ツド２４に測定用ピンを接触させて電気的に線幅
を測定することが可能となり、極めて短時間にし
かも正確に測定することができる。 さらに上記テスト用の配線層１５を半導体基板
１１内の全チツプに配置し、全チツプにおいて上
記と同様の方法で導通状態を試験しこの試験結果
を演算処理装置を用いて処理することにより、各
チツプ毎の配線層の線幅、基板１１における同一
線幅の分布状態、線幅の平均値や偏差も簡単に求
めることができる。 第６図はこの発明の他の実施例の方法を説明す
るためのパターン図である。上記実施例では１つ
の配線パターン２２の終端部にそれぞれテスト用
のパツド２４を形成している。ところが、このパ
ツド２４の寸法は100μｍ×100μｍ〜200μｍ×
200μｍと非常に大きいため、テスト用の配線層
１５を全チツプに配置するとこの配線層１５が占
める面積は極めて大きなものとなつてしまう。こ
のためにこの実施例の方法では、予め基板内に拡
散法によつて、あるいは基板上に絶縁膜を介して
多結晶シリコン層を堆積形成することによつて、
第６図に示すようにそれぞれ10Ω、100Ω、1k
Ω、10kΩおよび100kΩの抵抗値を持つ５箇の抵
抗３１Ａ〜３１Ｅを形成しておく。しかる後、マ
スク上において順次異なる距離を保つように配列
されている複数の配列パターンを有するテスト用
の配線層を形成するための写真蝕刻フオトマスク
を用いて、たとえばアルミニウムからなる配線層
３５を形成する。この配線層３５はマスク上の寸
法と同じ寸法に形成された場合を示し、10本の配
線パターン３２Ａ〜３２Ｊが設けられている。こ
のうちの５本の配線パターン３２Ａ〜３２Ｅは各
先端部３３Ａ〜３３Ｅを左側に配置して延長した
状態で順次配列され、また残り５本の配線パター
ン３２Ｆ〜３２Ｊは各先端部３３Ｆ〜３３Ｊを右
側に配置して延長した状態で順次配列形成され
る。そして上記配線パターン３２Ａ，３２Ｆの先
端部３３Ａ，３３Ｆは、配線パターン３２Ａ，３
２Ｆの幅方向で1.0μｍの距離だけ重なり合つて
いる。上記配線パターン３２Ｂ，３２Ｇの先端部
３３Ｂ，３３Ｇは、配線パターン３２Ｂ，３２Ｇ
の幅方向で0.5μｍの距離だけ重なり合つてい
る。上記配線パターン３２Ｃ，３２Ｈの先端部３
３Ｃ，３３Ｈは１つの角部で接触している。上記
配線パターン３２Ｄ，３２Ｉの先端部３３Ｄ，３
３Ｉは、配線パターン３２Ｄ，３２Ｉの幅方向で
0.5μｍの距離だけ離れている。上記配線パター
ン３２Ｅ，３２Ｊの先端部３３Ｅ，３３Ｊは、配
線パターン３２Ｅ，３２Ｊの幅方向で1.0μｍの
距離だけ離れている。すなわち、先端部３３Ａ，
３３Ｆ，３３Ｂ…は、各一対が重なり合つている
状態を含め、0.5μｍステツプで順次異なる距離
を保つように配列されている。そして上記５本の
配線パターン３２Ａ〜３２Ｅの終端部には共通の
テスト用パツド３４Ａが形成される。上記残り５
本の配線パターン３２Ｆ〜３２Ｊの途中には前記
各抵抗３１Ａ〜３１Ｅそれぞれが直列挿入され、
これら配線パターン３２Ａ〜３２Ｊの終端部には
共通のテスト用パツド３４Ｂが形成される。また
上記各配線パターン３２Ａ〜３２Ｊの線幅はたと
えばマスク上で３μｍに設定されている。 上記のように形成された配線層３５において、
各配線パターン３２Ａ〜３２Ｊの線幅が実際にど
れ位あるかを測定するには、一対のパツド３４
Ａ，３４Ｂ間の抵抗値を測定する。第６図に示す
ものではマスクの寸法通りに形成されていて、各
一対の先端部３３Ａと３３Ｆ，３３Ｂと３３Ｇお
よび３３Ｃと３３Ｈそれぞれの間が接続している
ため、このときの抵抗値は３つの抵抗３１Ａ〜３
１Ｃの各抵抗値10Ω、100Ω、1kΩの並列抵抗値
となる。したがつて、この抵抗値が測定されれ
ば、各配線パターン３２Ａ〜３２Ｊの線幅はマス
ク上の寸法と同じ寸法、すなわち３μｍになつて
いることがわかる。したがつて、このときの本来
の配線層の線幅も３μｍに形成されている。 一方、各配線パターン３２Ａ〜３２Ｊの線幅が
マスク上の寸法よりも0.5μｍだけ細くなつて形
成される場合には、一対の先端部３３Ｃ，３３Ｈ
間が離れた状態になる。したがつて、このときの
一対のパツド３４Ａ，３４Ｂ間の抵抗値は、２つ
の抵抗３１Ａ，３１Ｂの抵抗値10Ω、100Ωの並
列抵抗値となる。この結果、この抵抗値が測定さ
れれば、各配線パターン３２Ａ〜３２Ｊの線幅は
マスク上の寸法よりも0.5μｍ細い2.5μｍになつ
ていることがわかり、またこのときの本来の配線
層の線幅も2.5μｍに形成されている。 さらに各配線パターン３２Ａ〜３２Ｊの線幅が
マスク上の寸法よりも1.0μｍだけ細くなつて形
成される場合には、一対の先端部３３Ａと３３Ｆ
のみが接触している状態となる。このときに一対
のパツド３４Ａ，３４Ｂ間の抵抗値を測定すれ
ば、抵抗３１Ａの10Ωとなる。したがつて、この
10Ωが測定される場合、各配線パターン３２Ａ〜
３２Ｊの線幅はマスク上の寸法よりも1.0μｍ細
い2.0μｍになつていることがわかる。 上記各配線パターン３２Ａ〜３２Ｊの線幅がマ
スク上の寸法よりも0.5μｍだけ太くなつて形成
される場合には、一対の先端部３３Ｅと３３Ｊの
みが離れた状態になる。このとき、一対のパツド
３４Ａ，３４Ｂ間の抵抗値は４つの抵抗３１Ａ〜
３１Ｄの各抵抗値10Ω、100Ω、1kΩ、10kΩの
並列抵抗値となる。したがつて、この抵抗値が測
定される場合、各配線パターン３２Ａ〜３２Ｊの
線幅はマスク上の寸法よりも0.5μｍ太い3.5μｍ
になつていることがわかり、またこのときの本来
の配線層の線幅も3.5μｍに形成されている。 同様に上記各配線パターン３２Ａ〜３２Ｊの線
幅がマスク上の寸法よりも1.0μｍだけ太く形成
される場合には、各一対の先端部３３Ａと３３
Ｆ，３３Ｂと３３Ｇ，３３Ｃと３３Ｈ，３３Ｄと
３３Ｉおよび３３Ｅと３３Ｊそれぞれは接続した
状態になる。このときに、一対のパツド３４Ａ，
３４Ｂ間の抵抗値を測定すれば、各抵抗３１Ａ〜
３１Ｅの抵抗値10Ω、100Ω、1kΩ、10kΩおよ
び100kΩの並列抵抗値となる。したがつて、こ
の抵抗値が測定される場合、各配線パターン３２
Ａ〜３２Ｊの線幅はマスク上の寸法よりも1.0μ
ｍ太い4.0μｍになつていることがわかり、また
このときの本来の配線層の線幅も4.0μｍに形成
されている。 このように上記実施例によれば、実際に基板上
に形成された本来の配線層の線幅は、基板上に形
成されたテスト用の配線層３５の一対のパツド３
４Ａ，３４Ｂ間の抵抗値を測定することにより知
ることができる。このため線幅の測定は電気的に
行なうことが可能になり、上記実施例と同様に極
めて短時間にしかも正確に線幅の測定を行なうこ
とができる。しかもこの実施例の方法では、一対
のテスト用パツド３４Ａ，３４Ｂを形成すればよ
いので、上記実施例の方法にくらべてパターン面
積を小さくすることができる。しかも一対のパツ
ド３４Ａ，３４Ｂ間の抵抗値を１回測定すること
によつて線幅を知ることができるため、測定時間
をより短縮することができる。 なお、この発明は上記実施例に限定されるもの
ではなく、たとえば前記第１図に示すフオトマス
ク１において各配線パターン２の先端部３は0.5
μｍピツチで順次異なる距離を保つように配列さ
れている場合について説明したが、これはたとえ
ば0.3μｍや0.1μｍピツチで配列するようにすれ
ばより精密に線幅を測定することができる。 また、第６図において各抵抗３１Ａ〜３１Ｅの
抵抗値は10Ω、100Ω、1kΩ、10kΩにそれぞれ
設定する場合について説明したが、これはどのよ
うな値に設定してもよい。 さらに上記実施例では配線層２２，３２はアル
ミニウムによつて構成する場合について説明した
が、これは多結晶シリコン、アルミニウムとシリ
コンの混合物、モリブデン等の他の金属によつて
構成するようにしてもよい。 〔発明の効果〕 以上説明したようにこの発明によれば、半導体
基体上に形成された配線層を短時間でしかも正確
に測定することができる半導体装置における配線
層幅の測定方法を提供することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の方法に用いられ
るフオトマスクのパターン図、第２図ａ〜ｄは上
記実施例の方法の一部工程を示す断面図、第３図
ないし第５図はそれぞれこの方法を説明するため
のパターン図、第６図はこの発明の他の実施例の
方法を説明するためのパターン図である。 １…フオトマスク、２，２２，３２…配線パタ
ーン、３，２３，３３…先端部、４，２４，３４
…テスト用パツド、１１…シリコン半導体基板、
１２…シリコン酸化膜、１３…導体層、１４…レ
ジスト膜、１５，３５…配線層、３１…抵抗。

Claims (1)

1. 【特許請求の範囲】 １ 先端部には配線パターンが、終端部にはテス
   ト用パツドがそれぞれ設けられ、先端部に設けら
   れた第１の配線パターンと第２の配線パターンと
   はそのパターン幅方向で２ａの距離だけ重なり合
   い、第２の配線パターンと第３の配線パターンと
   はそのパターン幅方向でａの距離だけ重なり合
   い、第３の配線パターンと第４の配線パターンと
   はそのパターン幅方向でＯの距離だけ重なり合
   い、第４の配線パターン以降はそのパターン幅方
   向で順次ａのｎ倍（ｎ＝１、２、…）の距離だけ
   離れ、先端部以外では配線パターン相互間が十分
   に離れた状態にされた配線層形成用の写真蝕刻フ
   オトマスクを用意し、このフオトマスクを用いて
   半導体基体上に絶縁層を介してテスト用の配線層
   を形成し、配線層の形成後に上記基体上に形成さ
   れた各２箇所のテスト用パツド間の導通状態を試
   験し、この試験結果に基づき基体上に実際に形成
   された配線層の線幅を測定するようにしたことを
   特徴とする半導体装置における配線層幅の測定方
   法。 ２ 半導体基体内あるいは半導体基体上に値が異
   なる複数の抵抗素子を形成し、先端部に配線パタ
   ーンがそれぞれ設けられ、先端部に設けられた第
   １の配線パターンと第２の配線パターンとはその
   パターン幅方向で２ａの距離だけ重なり合い、第
   ２の配線パターンと第３の配線パターンとはその
   パターン幅方向でａの距離だけ重なり合い、第３
   の配線パターンと第４の配線パターンとはそのパ
   ターン幅方向でＯの距離だけ重なり合い、第４の
   配線パターン以降はそのパターン幅方向で順次ａ
   のｎ倍（ｎ＝１、２、…）の距離だけ離れ、先端
   部以外では配線パターン相互間が十分に離れた状
   態にされ、かつこれらの配線パターンが２組に区
   分され、区分された各組の配線パターンの終端部
   には共通のテスト用パツドが設けられた配線層形
   成用の写真蝕刻フオトマスクを用意し、このフオ
   トマスクを用いて一方の組の各配線パターンの途
   中に上記各抵抗素子が直列に挿入されるように上
   記半導体基体上に絶縁層を介してテスト用の配線
   層を形成し、配線層の形成後に上記基体上に形成
   されたテスト用パツド間の抵抗値を測定し、この
   測定結果に基づき基体上に実際に形成された配線
   層の線幅を測定するようにしたことを特徴とする
   半導体装置における配線層幅の測定方法。