JPS62261072A - Potential difference measuring apparatus - Google Patents
Potential difference measuring apparatusInfo
- Publication number
- JPS62261072A JPS62261072A JP10315586A JP10315586A JPS62261072A JP S62261072 A JPS62261072 A JP S62261072A JP 10315586 A JP10315586 A JP 10315586A JP 10315586 A JP10315586 A JP 10315586A JP S62261072 A JPS62261072 A JP S62261072A
- Authority
- JP
- Japan
- Prior art keywords
- output
- analog
- point
- potential difference
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005259 measurement Methods 0.000 claims description 33
- 238000001514 detection method Methods 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 238000010276 construction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
Description
【発明の詳細な説明】
(卒業上の利用分野)
本発明は電位差測定装置に関し、特にオッシロスコープ
に管面表示される信号等の2点間の電位差を測定する電
位差測定装置に関する。DETAILED DESCRIPTION OF THE INVENTION (Graduate field of application) The present invention relates to a potential difference measuring device, and more particularly to a potential difference measuring device that measures a potential difference between two points, such as a signal displayed on an oscilloscope.
(従来技術)
電位差測定の従来の方法は電圧計、ディジタルマルチメ
ータ等を用いて測定する方法が用いられる。(Prior Art) A conventional method for measuring potential difference is a method using a voltmeter, a digital multimeter, or the like.
この他の方法としてオッシロスコープの管面上に被測定
信号を表示させ、管面の目盛を読み取る方法も用いられ
ている。Another method used is to display the signal to be measured on the tube surface of an oscilloscope and read the scale on the tube surface.
(発明が解決しようとする問題点)
しかし、上記の後者によるときは管面上に表示した波形
から直接、電圧を読み取れることは少なく、感度を考慮
して換算したり、目盛との位置関係で読み取り難い場合
がある問題があった。(Problem to be Solved by the Invention) However, in the latter case, it is rare that the voltage can be read directly from the waveform displayed on the screen, and it is necessary to convert it taking sensitivity into account, or to calculate the voltage in relation to the scale. There was an issue where it was difficult to read.
本発明は上記の問題点を解消した電位差測定装置、特に
時間軸上で指定された2点間の電位差を測定することが
できる電位差測定装置を提供することを目的とする。SUMMARY OF THE INVENTION An object of the present invention is to provide a potential difference measuring device that solves the above-mentioned problems, and in particular, a potential difference measuring device that can measure the potential difference between two designated points on the time axis.
(問題点を解決するための手段)
本発明は上記の問題点を解決するために次の如く構成し
た。(Means for Solving the Problems) In order to solve the above problems, the present invention is constructed as follows.
ディジタル/アナログ変換手段と、前記ディジタル/ア
ナログ変換手段にディジタルデータを出力するデータ供
給手段と、前記ディジタル/アナログ変換手段により変
換されたアナログ信号を被測定信号とを比較するアナロ
グ比較器と、第1の測定点において前記アナログ比較器
出力の反転を検出する第1の検出手段と、第2の測定点
において前記アナログ比較器出力の反転を検出する第2
の検出手段と、前記データ供給手段からの出力ディジタ
ルデータを変更し、前記第1の検出手段による前記アナ
ログ比較器出力の反転時に前記データ供給手段からの出
力ディジタルデータを読み込み、前記第2の検出手段に
よる前記アナログ比較器出力の反転時に前記データ供給
手段からの出力ディジタルデータを読み込み、読み込ん
だ両ディジタルデータの差から第1の測定点と第2の測
定点との間の電位差を演算する演算手段とを備えた。a digital/analog conversion means, a data supply means for outputting digital data to the digital/analog conversion means, an analog comparator for comparing the analog signal converted by the digital/analog conversion means with the signal under test; a first detection means for detecting an inversion of the analog comparator output at one measurement point; and a second detection means for detecting an inversion of the analog comparator output at a second measurement point.
and changing the output digital data from the data supply means, reading the output digital data from the data supply means when the analog comparator output by the first detection means is inverted, and detecting the second detection means. an operation for reading the output digital data from the data supply means when the analog comparator output is inverted by the means, and calculating the potential difference between the first measurement point and the second measurement point from the difference between the read digital data; equipped with means.
(作 用)
データ供給手段は演算手段からのディジタルデータによ
りその出力ディジタルデータが変更され、データ供給手
段からの出力ディジタルデータはディジタル/アナログ
変換手段に供給されてアナログ信号に変換される。この
アナログ信号はデータ供給手段から出力される出力ディ
ジタルデータによって変更される。ディジタル/アナロ
グ変換手段から出力されるアナログ信号と被測定信号と
はアナログ比較器において比較され、第1の測定点にお
けるアナログ比較器出力の反転が第1の検出手段により
検出され、このときのデータ供給手段の出力ディジタル
データは演算手段に読み込まれる。このときのデータ供
給手段の出力ディジタルデータは第1の測定点における
被測定信号レベルに対応している。(Function) The output digital data of the data supply means is changed by the digital data from the calculation means, and the output digital data from the data supply means is supplied to the digital/analog conversion means and converted into an analog signal. This analog signal is modified by output digital data output from the data supply means. The analog signal output from the digital/analog conversion means and the signal under test are compared in an analog comparator, and the first detection means detects the inversion of the analog comparator output at the first measurement point, and the data at this time is The output digital data of the supply means is read into the calculation means. The output digital data of the data supply means at this time corresponds to the signal level under measurement at the first measurement point.
同様に第2の測定点におけるアナログ比較器出力の反転
が第2の検出手段により検出され、このときのデータ供
給手段の出力ディジタルデータは演算手段に読み込まれ
る。このときのデータ供給手段の出力ディジタルデータ
は第2の測定点における被測定信号レベルに対応してい
る。Similarly, the inversion of the analog comparator output at the second measurement point is detected by the second detection means, and the output digital data of the data supply means at this time is read into the calculation means. The output digital data of the data supply means at this time corresponds to the signal level under measurement at the second measurement point.
演算手段にて前記読み込まれた両ディジタルデータの差
が演算される。したがってこの差は第1の測定点におけ
る被測定点レベルと第2の測定点における被測定点レベ
ルとの差に対応しており、上記両ディジタルデータの差
により第1および第2の測定点の電位差が測定されるこ
とになる。A calculation means calculates the difference between the two read digital data. Therefore, this difference corresponds to the difference between the measured point level at the first measuring point and the measured point level at the second measuring point. The potential difference will be measured.
(発明の実施例) 以下、本発明を実施例により説明する。(Example of the invention) The present invention will be explained below with reference to Examples.
第1図は本発明の一実施例の構成を示すブロック図であ
る。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.
被測定信号はアナログ比較器1に供給し、ディジタル/
アナログ変換器(以下、D/A変換器)7の出力と比較
する。アナログ比較器1の出力はラッチ回路2および3
にデータとして供給する。The signal to be measured is supplied to analog comparator 1, and digital/
It is compared with the output of an analog converter (hereinafter referred to as a D/A converter) 7. The output of analog comparator 1 is sent to latch circuits 2 and 3.
Supplied as data.
測定区間信号はクロック信号としてラッチ回路2に供給
し、インバータ4を介した測定区間信号はクロック信号
としてラッチ回路3に供給する。The measurement interval signal is supplied to the latch circuit 2 as a clock signal, and the measurement interval signal via the inverter 4 is supplied to the latch circuit 3 as a clock signal.
制御演算回路5はカウンタ6にクロックパルスを供給し
、カウンタ6によるクロックパルスの計数値はD/A変
換器7に供給しである。The control calculation circuit 5 supplies clock pulses to a counter 6, and the count value of the clock pulses by the counter 6 is supplied to a D/A converter 7.
一方、ラッチ回路2および3のQ出力は制御演算回路5
に供給し、測定区間信号の始まりの点を第1の測定点と
し、アナログ比較器1の出力が反転したかをランチ回路
2のQ出力により検出し、アナログ比較器1の出力が前
記第1の測定点において反転したときカウンタ6の計数
値(alを読み込み、測定区間信号の終りの点を第2の
測定点としてアナログ比較器1の出力が反転したかをラ
ッチ回路3のQ出力により検出し、アナログ比較器1の
出力が前記第2の測定点において反転したときカウンタ
6の計数値(b)を読み込み、(a−b)の演算を行な
う。On the other hand, the Q outputs of latch circuits 2 and 3 are controlled by control calculation circuit 5.
The starting point of the measurement period signal is set as the first measurement point, and the Q output of the launch circuit 2 detects whether the output of the analog comparator 1 is inverted, and the output of the analog comparator 1 is set as the first measurement point. When the output of the analog comparator 1 is inverted at the measurement point, read the count value (al) of the counter 6 and use the Q output of the latch circuit 3 to detect whether the output of the analog comparator 1 is inverted, using the end point of the measurement interval signal as the second measurement point. However, when the output of the analog comparator 1 is inverted at the second measurement point, the count value (b) of the counter 6 is read and the calculation (a-b) is performed.
いま、被測定信号波形の一例を第2図(alに示す如く
とする。測定区間信号は論理“1” (以下単に高電位
と記す)の信号であり、たとえばオツシロスコープの掃
引区間信号である。また掃引区間信号を用いて作成され
る信号でもよい。Now, an example of the signal waveform to be measured is as shown in Figure 2 (al).The measurement interval signal is a signal of logic "1" (hereinafter simply referred to as high potential), and is, for example, a sweep interval signal of an oscilloscope. Alternatively, it may be a signal created using a sweep section signal.
カウンタ6は制御演算回路5から出力されるクロックパ
ルスを計数し、その計数値はD/A変換器7によってア
ナログ信号に変換され、アナログ比較器1において被測
定電圧と比較される。The counter 6 counts clock pulses output from the control calculation circuit 5, and the counted value is converted into an analog signal by the D/A converter 7, and compared with the voltage to be measured in the analog comparator 1.
いまD/A変換器7への初期設定値を“0”とし、カウ
ンタ6はアップカウントを行なうものとする。It is now assumed that the initial setting value for the D/A converter 7 is "0" and the counter 6 performs up-counting.
したがって、制御演算回路5からのクロックパルスを受
ける毎にD/A変換器7のアナログ信号レベルは増大し
ていく。(i)D/A変換器7のアナログ信号レベルが
“A”にあるときは、測定区間の始めおよび終りにおい
てラッチ回路2および3のQ出力が低電位であって、被
測定信号レベルより低いことが判る。(ii)D/A変
換器7のアナログ信号レベルが“B″にあるときは、測
定区間の始め位置においてラッチ回路2のQ出力は高電
位であり、かつ測定区間の終り位置においてランチ回路
3のQ出力は低電位であって、被測定信号レベルの“a
′と“b″との間に位置していることが判る。(iii
)D/A変換器7のアナログ信号レベルが“C”にある
ときおよび“D”にあるときは測定区間の始めおよび終
りにおいてラッチ回路2および3のQ出力が高電位であ
って、被測定レベルより高いことが判る。Therefore, each time the clock pulse from the control calculation circuit 5 is received, the analog signal level of the D/A converter 7 increases. (i) When the analog signal level of the D/A converter 7 is “A”, the Q outputs of the latch circuits 2 and 3 are at a low potential at the beginning and end of the measurement period, and are lower than the signal level under measurement. I understand that. (ii) When the analog signal level of the D/A converter 7 is "B", the Q output of the latch circuit 2 is at a high potential at the beginning position of the measurement section, and the Q output of the latch circuit 2 is at a high potential at the end position of the measurement section. The Q output of
' and "b". (iii
) When the analog signal level of the D/A converter 7 is at "C" and "D", the Q outputs of the latch circuits 2 and 3 are at a high potential at the beginning and end of the measurement period, and the It turns out that the level is higher.
しかるにD/A変換器7のアナログ信号レベルはカウン
タ6の計数値の増加にともなって順次変化して行く。こ
の結果、測定区間信号の前縁においてラッチ回路2のQ
出力が低電位から高電位へ変化したことによりアナログ
比較器1の出力が反転したことが検知され、このときの
カウンタ6の計数値(a)が読み込まれることになる。However, the analog signal level of the D/A converter 7 changes sequentially as the count value of the counter 6 increases. As a result, the Q of the latch circuit 2 at the leading edge of the measurement interval signal is
When the output changes from a low potential to a high potential, it is detected that the output of the analog comparator 1 is inverted, and the count value (a) of the counter 6 at this time is read.
同様に、測定区間信号の後縁においてラッチ回路3のQ
出力が低電位から高電位へ変化したことによりアナログ
比較器1の出力が反転したことが検出され、このときの
カウンタ6の計数値(b)が読み込まれることになり、
次いで(a −b)の演算がなされ、う、2チ回路2.
3およびカウンタ6がリセットされる。Similarly, the Q of the latch circuit 3 at the trailing edge of the measurement period signal
It is detected that the output of the analog comparator 1 is inverted due to the change in the output from a low potential to a high potential, and the count value (b) of the counter 6 at this time is read.
Then, the calculation (a-b) is performed, and the second circuit 2.
3 and counter 6 are reset.
したがって時間軸上で指定された2点間の電位差が得ら
れる。Therefore, the potential difference between two specified points on the time axis can be obtained.
なお上記した一実施例においてはカウンタ6を用いた場
合を例示したが、カウンタ6に代ってレジスタを用いる
こともできる。レジスタを用いた場合は、その置数値は
制御演算回路5により与えられる。この例として一旦所
定の置数値が与えられた後、インクリメント、またはデ
ィクリメントして置数値を順次変更してもよい。また任
意に変更してもよい。Although the above-described embodiment uses the counter 6 as an example, a register may be used instead of the counter 6. When a register is used, the value set therein is given by the control arithmetic circuit 5. For example, once a predetermined set value is given, the set value may be sequentially changed by incrementing or decrementing. Also, it may be changed arbitrarily.
なお、上記説明は第2図に示した如く被測定電圧が測定
区間の始め近傍、終り近傍において極小値を示す如き場
合を例示したが逆に極大値を示す如き場合においても同
様にラッチ回路2,3のQ出力の変化からアナログ比較
器1の出力の反転を検出することができる。In the above explanation, the case where the voltage to be measured shows a local minimum value near the beginning and near the end of the measurement interval as shown in FIG. , 3 can detect the inversion of the output of the analog comparator 1.
特に被測定信号が繰返し波形のとき測定が容易である。Measurement is particularly easy when the signal under test has a repetitive waveform.
(発明の効果)
以上説明した如く本発明によれば、簡単な構成で時間軸
上で指定された2点間の電位差を測定できる。(Effects of the Invention) As explained above, according to the present invention, the potential difference between two points specified on the time axis can be measured with a simple configuration.
第1図は本発明の一実施例の構成を示すブロック図。
第2図は本発明の一実施例の作用の説明に供する波形図
。
1・・・アナログ比較器、2および3・・・ラッチ回路
、4・・・インパーク、5・・・制御演算回路、6・・
・カウンタ、7・・・D/A・・・変換器。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. FIG. 2 is a waveform diagram for explaining the operation of one embodiment of the present invention. 1... Analog comparator, 2 and 3... Latch circuit, 4... Impark, 5... Control calculation circuit, 6...
-Counter, 7...D/A...converter.
Claims (3)
ル/アナログ変換手段にディジタルデータを出力するデ
ータ供給手段と、前記ディジタル/アナログ変換手段に
より変換されたアナログ信号と被測定信号とを比較する
アナログ比較器と、第1の測定点において前記アナログ
比較器出力の反転を検出する第1の検出手段と、第2の
測定点において前記アナログ比較器出力の反転を検出す
る第2の検出手段と、前記データ供給手段からの出力デ
ィジタルデータを変更し、前記第1の検出手段による前
記アナログ比較器出力の反転時に前記データ供給手段か
らの出力ディジタルデータを読み込み、前記第2の検出
手段による前記アナログ比較器出力の反転時に前記デー
タ供給手段からの出力ディジタルデータを読み込み、読
み込んだ両ディジタルデータの差から第1の測定点と第
2の測定点との間の電位差を演算する演算手段とを備え
たことを特徴とする電位差測定装置。(1) Digital/analog conversion means, data supply means for outputting digital data to the digital/analog conversion means, and an analog comparator for comparing the analog signal converted by the digital/analog conversion means with the signal under test. a first detection means for detecting an inversion of the analog comparator output at a first measurement point; a second detection means for detecting an inversion of the analog comparator output at a second measurement point; changing the output digital data from the supply means, reading the output digital data from the data supply means when the analog comparator output by the first detection means is inverted, and changing the output digital data from the analog comparator output by the second detection means; calculation means for reading the output digital data from the data supply means at the time of inversion, and calculating the potential difference between the first measurement point and the second measurement point from the difference between the read digital data. Characteristic potential difference measuring device.
パルスを計数するパルス計数手段であることを特徴とす
る特許請求の範囲第1項記載の電位差測定装置。(2) The potential difference measuring device according to claim 1, wherein the data supply means is a pulse counting means for counting count pulses supplied from the calculation means.
ジタルデータが設定されるレジスタであることを特徴と
する特許請求の範囲第1項記載の電位差測定装置。(3) The potential difference measuring device according to claim 1, wherein the data supply means is a register in which digital data is set by the output from the calculation means.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10315586A JPS62261072A (en) | 1986-05-07 | 1986-05-07 | Potential difference measuring apparatus |
US07/040,824 US4843307A (en) | 1986-04-24 | 1987-04-21 | Voltage difference measuring equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10315586A JPS62261072A (en) | 1986-05-07 | 1986-05-07 | Potential difference measuring apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62261072A true JPS62261072A (en) | 1987-11-13 |
Family
ID=14346613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10315586A Pending JPS62261072A (en) | 1986-04-24 | 1986-05-07 | Potential difference measuring apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62261072A (en) |
-
1986
- 1986-05-07 JP JP10315586A patent/JPS62261072A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4112358A (en) | Digital frequency measuring device | |
US3983481A (en) | Digital intervalometer | |
US4168467A (en) | Measurement of pulse duration | |
JPS62261072A (en) | Potential difference measuring apparatus | |
JPS61207973A (en) | Correlation type time difference meter | |
JPH0633427Y2 (en) | Jitter measuring device | |
JP3516778B2 (en) | Frequency measurement method for semiconductor test equipment | |
JPS62294993A (en) | Time-voltage converter | |
US10778162B1 (en) | Sensing analog signal through digital I/O pins | |
JP2550987B2 (en) | Signal gradient measuring instrument | |
SU556325A1 (en) | Device for measuring continuous physical quantities | |
SU817605A1 (en) | Digital phase meter | |
JPS62250369A (en) | Apparatus for measuring potential difference | |
JPH0646199B2 (en) | Power factor meter | |
JPH0621026Y2 (en) | Signal waveform display device | |
JP2602330Y2 (en) | Simultaneous measurement of pulse width and peak value | |
SU849091A1 (en) | Instantaneous value frequency meter | |
SU945820A1 (en) | Device for measuring number of periods | |
JPH0121436Y2 (en) | ||
KR930007788Y1 (en) | Time measuring apparatus between two signal | |
JPH03102266A (en) | Pulse width measurer | |
JPS5912819Y2 (en) | Clock pulse generation circuit | |
SU1190293A1 (en) | Phase meter | |
SU761961A1 (en) | Digital milliteslameter | |
SU1170364A1 (en) | Device for measuring amplitude of low-frequency sinusoidal voltage |