JPS62248692A - Card-shaped semiconductor device - Google Patents
Card-shaped semiconductor deviceInfo
- Publication number
- JPS62248692A JPS62248692A JP61092186A JP9218686A JPS62248692A JP S62248692 A JPS62248692 A JP S62248692A JP 61092186 A JP61092186 A JP 61092186A JP 9218686 A JP9218686 A JP 9218686A JP S62248692 A JPS62248692 A JP S62248692A
- Authority
- JP
- Japan
- Prior art keywords
- card
- semiconductor element
- wiring board
- crystal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 48
- 239000013078 crystal Substances 0.000 claims description 20
- 238000005452 bending Methods 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 2
- 238000003776 cleavage reaction Methods 0.000 claims 1
- 230000007017 scission Effects 0.000 claims 1
- 239000004020 conductor Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000005336 cracking Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000013598 vector Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、カード状半導体装置技術に関し、特に使用等
に際し曲げられたときに、その半導体ペレットにクラッ
クを生ずることを防止できる技術に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to card-shaped semiconductor device technology, and particularly to technology that can prevent cracks from occurring in semiconductor pellets when they are bent during use.
半導体パッケージの一形態として、フレキシブルなプリ
ント基板などの配線基板に直接半導体チップなどの半導
体素子を搭載して成る、いわゆるCOB<チップオンボ
ード)と称されるものがある。このものは時計や電卓な
どの小形、薄形商品に使用され、さらに、ICカードや
ゲームカードなどの各種カード類にも内蔵され、また装
着して用いられてきている。One type of semiconductor package is a so-called COB (chip on board) in which a semiconductor element such as a semiconductor chip is directly mounted on a wiring board such as a flexible printed circuit board. This product is used in small and thin products such as watches and calculators, and is also built into and attached to various cards such as IC cards and game cards.
なお、本発明において、カード状半導体装置は、COB
、ICカード丁なわちメモリやマイクロコンピュータな
どのICチップやICモジュールなどの半導体素子を装
着もしくは内蔵したチップカード、メモリカード、マイ
コンカード、電子カードなどと称されるカードの他、I
DカードCl11!別用カード)、クレジットカード、
銀行カード(キャッシェカード)をも包含し、さらに、
ファミリーコンビエータ−などに使用されるゲームカー
ドなどをも包含すると理解されて良い。Note that in the present invention, the card-shaped semiconductor device is a COB
In addition to IC cards, cards called chip cards, memory cards, microcomputer cards, electronic cards, etc., which are equipped with or have built-in semiconductor elements such as IC chips or IC modules such as memory or microcomputers,
D card Cl11! separate card), credit card,
It also includes bank cards (cash cards), and furthermore,
It may be understood that the term also includes game cards used in Family Combiators and the like.
かかるC0BIパツケージやICカードはその使用(保
持を含む)に際し、不所望に曲げ応力が加えられてしま
う場合がある。例えば、ICカードをポケットなどに入
れて持ち運ぶ際に、何かの原因によって曲げ応力が加わ
ってしまうことがある。その場合、半導体チップは、こ
れを接合(搭tklりしている配線基板の反りに伴ない
、反りが与えられその結果として、クラックを生ずるこ
とがある。なお、COBパッケージでも同様の事が起こ
り、これらいわゆるチップクラックの発生により、半導
体素子の機能を破壊することがある。When using (including holding) such a C0BI package or IC card, undesirable bending stress may be applied thereto. For example, when carrying an IC card in a pocket, bending stress may be applied for some reason. In that case, the semiconductor chip may be warped due to the warpage of the wiring board on which it is bonded (mounted), and as a result cracks may occur.The same thing can happen with COB packages. The occurrence of these so-called chip cracks may destroy the functionality of the semiconductor element.
なお、COB型パンケージ−’PICカードについて述
べた文献および特許の例として、(株)工業調査会19
80年1月15日発行「IC化実装技術jp144〜1
47およびp285〜321並びに特開昭51−184
33号公報および特開昭52−83132号公報かあげ
られる。In addition, as an example of literature and patents that describe COB type pancage-'PIC cards, Kogyo Chosenkai Co., Ltd.19
Published January 15, 1980, “IC Mounting Technology jp144-1
47 and p285-321 and JP-A-51-184
No. 33 and Japanese Unexamined Patent Publication No. 52-83132.
本発明の目的は折曲げに強いカード状半導体装置を提供
することにある。An object of the present invention is to provide a card-shaped semiconductor device that is resistant to bending.
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。The above and other objects and novel features of the present invention include:
It will become clear from the description of this specification and the accompanying drawings.
本wAにおいて開示される発明のうち代表詞なものの概
要を説明に説明すれば、下記のとおりである。A summary of representative inventions among the inventions disclosed in this wA is as follows.
すなわち、本発明ではカードに対する半導体素子の配置
角度を変位させて成るものである。That is, in the present invention, the arrangement angle of the semiconductor element with respect to the card is changed.
このように、半導体素子の配置角度を変位させることに
より、半導体素子の割れや丁い方向と配線基板の折曲げ
方向とが一致しないようにすることができるので、チッ
プクラックを防止できる。In this way, by changing the arrangement angle of the semiconductor element, it is possible to prevent cracking of the semiconductor element and the direction of the bending direction from not matching the bending direction of the wiring board, thereby preventing chip cracks.
次に、本発明を、図面に示す実施例に基づいて説明する
。Next, the present invention will be explained based on embodiments shown in the drawings.
第1図は、!2図に示すゲームカードの要部拡大説明図
で、1!2図は第1図に示すCOB型パッケージを組込
んで成るゲームカードの平面図を示し、また、wc3図
はl!2図l−l111に沿う要部断面図を示す。Figure 1 is! Figures 1 and 2 are enlarged explanatory views of the main parts of the game card shown in Figure 2, in which Figures 1 and 2 are plan views of the game card incorporating the COB type package shown in Figure 1, and Figure wc3 is l! FIG. 2 shows a cross-sectional view of the main parts along the line l-l111.
ゲームカードはその使用に際し・折曲げられ1当該CO
B型パツケージもそれに伴ない折曲げられ、例えば、第
9図(イ)および(ロ)に示すように、反り(X)およ
び(Y)を生ずる。Game cards must be bent and folded during use.
The B-type package is also bent accordingly, causing warps (X) and (Y), for example, as shown in FIGS. 9(a) and 9(b).
これら図にて、1は半導体素子(チップ)・2は配線基
板であり、配線基板2上に直接、接合材料などKより、
半導体チップ1が接合(固着)されており、当該素子1
は樹脂が、ボッティングなどにより、被覆(モールド)
されている。In these figures, 1 is a semiconductor element (chip) and 2 is a wiring board.
A semiconductor chip 1 is bonded (fixed), and the element 1
The resin is coated (molded) by botting etc.
has been done.
配線基板2は、例えばガラスエポキシ基板などのプリン
ト基板などにより構成され、その片面または両面さらに
多層に導体パターン3が形成されている。The wiring board 2 is constituted by a printed circuit board such as a glass epoxy board, for example, and has conductor patterns 3 formed in multiple layers on one or both sides thereof.
半導体素子(チップ)1は、例えばシリコン単結晶基板
から成り、周知の技術によってこのチップ内には多数の
回路素子が形成され、1つの回路機能が与えられている
。回路素子の具体例は、例えばMOS)ランジスタから
成り、これらの回路素子によって、例えば論理回路およ
びメモリの回路機能が形成されている。A semiconductor element (chip) 1 is made of, for example, a silicon single crystal substrate, and a large number of circuit elements are formed within this chip using well-known techniques to provide one circuit function. A concrete example of a circuit element is, for example, a transistor (MOS), and these circuit elements form, for example, a logic circuit and a memory circuit function.
半導体素子1のポンディングパッド(図示せず)と配線
基板2の導体パターン3とはコネクタワイヤ4によりワ
イヤボンディングされている。A bonding pad (not shown) of the semiconductor element 1 and a conductor pattern 3 of the wiring board 2 are wire-bonded using a connector wire 4.
これらは、いわゆるT A B (Tape Auto
matedBonding)と称されるようなものでも
よ(、また、ワイヤレスの7リツプチツプボンデイング
方式によるものでもよい。These are the so-called T A B (Tape Auto
It may also be based on a wireless 7-lip chip bonding method.
前記のごとく、エポキシ樹脂などの樹脂により、樹脂そ
−ルド部5が形成されている。As mentioned above, the resin solder portion 5 is formed of resin such as epoxy resin.
配線基板2の導体パターン3とその裏面の外部端子6と
は、第3図に示すように、スルーホール技術などによる
導体層例えばスルーホールメッキ層7により、導通かと
られている。当該組立品(モジュール)8をフェイスダ
ウン方式で、カード本体9に設けられた凹部に埋設し、
COB型パッケージ(モジエール)を備えた主要構造な
有するゲームカードを構成する。As shown in FIG. 3, the conductor pattern 3 of the wiring board 2 and the external terminal 6 on the back surface thereof are electrically connected by a conductor layer formed by through-hole technology, such as a through-hole plating layer 7. The assembly (module) 8 is buried in a recess provided in the card body 9 in a face-down manner,
It constitutes a game card with a main structure equipped with a COB type package (Mosier).
本発明はかかる配線基板2上に半導体チップを搭載する
に、その配置角度を変位させる。In the present invention, when a semiconductor chip is mounted on such a wiring board 2, the arrangement angle thereof is changed.
シリコン単結晶などよりなる半導体チップは、その弁開
方向は一般に割れ易いが、その弁開方向でない方向は一
般に割れ難い。本発明はこれに基づき、配線基板2の曲
げ方向と当該チップの結晶弁開面とを一致させないよう
K、当該チップの配線基板に対する配置角度を変位させ
て成るものである。Semiconductor chips made of silicon single crystal or the like are generally easy to break in the direction in which the valve opens, but are generally difficult to break in directions other than the direction in which the valve opens. Based on this, the present invention displaces the arrangement angle of the chip with respect to the wiring board by K so that the bending direction of the wiring board 2 does not coincide with the opening plane of the crystal valve of the chip.
次に、半導体における結晶面や襞間面や伸開性などKつ
いて、適宜図面を参照しつつ説明する。Next, K such as crystal planes, interfold planes, extensibility, etc. in semiconductors will be explained with reference to drawings as appropriate.
第5図はミラー指数で示される立方格子結晶に対する代
表的な結晶面(結晶軸)を示す。FIG. 5 shows typical crystal planes (crystal axes) for a cubic lattice crystal indicated by Miller indices.
同図(イ)におけるx、y、zは結晶100基本軸であ
り、同図(D)はミラー指数(100)面で示す結晶面
、また、同図(ハ)は同(110)面で示す結晶面を表
わ5′″。x, y, and z in the same figure (A) are the crystal 100 fundamental axes, the same figure (D) is the crystal plane shown by the Miller index (100) plane, and the same figure (C) is the crystal plane shown by the (110) plane. The crystal plane shown is 5'''.
シリコン(Si )の結晶構造は周知のように体心面心
立方格子な示す。As is well known, the crystal structure of silicon (Si) is a body-centered, face-centered cubic lattice.
集積回路(IC)をプレーナー・プロセスで製作したS
iウェハは、次いで、シリコン単結晶の持つ伸開性を利
用して、チップにスクライブされる。S, an integrated circuit (IC) manufactured using a planar process
The i-wafer is then scribed into chips using the stretchability of the silicon single crystal.
単結晶は、外部から不所望な応力が加えられたとき、結
合の弱い面に沿って容易に’l?開され得る。When a single crystal is subjected to an undesired stress from the outside, it is easily 'l? can be opened.
次に、第6図にSiウェハを示した。このウェハIIK
は(011)方向にファセットが入れであるのが普通で
ある。(100)面内には第6図に示すように、(01
1)、(011)のたがいに直交する二つのベクトルが
ある、それぞれのベクトルに垂直な(011)、(01
1)面が襞間面12である。Next, FIG. 6 shows a Si wafer. This wafer IIK
Usually, the facets are placed in the (011) direction. In the (100) plane, as shown in Figure 6, (01
There are two vectors perpendicular to each other, (011) and (01).
1) The surface is the interfold surface 12.
それぞれの襞間面も互いに直交し、(100)ウェハ面
13とも直交している。The inter-fold planes are also perpendicular to each other and also perpendicular to the (100) wafer surface 13.
本発明においては、半導体素子の配置角度を変位させる
に、例えば第4図(イ)に示すような状態で折曲げられ
、反り(X)を示すような場合、その折曲げ方向に対し
て半導体素子1を同図に示すように傾けて配置する。第
4図(ロ)は従来例を示し、同図に示すような状態で折
曲げられ、反り(Y)を示すような場合、その折曲げ方
向に対して半導体、素子1を同図に示すように配置して
いた。丁なわ杏、配線基板2の反り方向と半導体素子1
の上下側面(襞間面)とが一致していた。換言すれば、
長方形状の配線基板2の長袖と正方形状の半導体素子1
の横軸とが同一方向にあり、また同配線基板2の短軸と
同半導体素子1の縦軸とが同一方向にあった。In the present invention, when the arrangement angle of the semiconductor element is changed, for example, when the semiconductor element is bent in the state shown in FIG. The element 1 is arranged tilted as shown in the figure. FIG. 4(B) shows a conventional example, and when it is bent in the state shown in the same figure and exhibits warpage (Y), the semiconductor element 1 is shown in the same figure in the direction of bending. It was arranged like this. An, warp direction of wiring board 2 and semiconductor element 1
The upper and lower sides (interfold planes) of the folds were in agreement. In other words,
Long sleeve of rectangular wiring board 2 and square semiconductor element 1
The horizontal axes of the wiring board 2 and the vertical axes of the semiconductor element 1 were in the same direction.
これに対し、本発明では、第1図に示すように、配線基
板2の反り方向と半導体素子1の結晶弁開面を一致させ
ないようK、半導体素子1の配置角度を変位させる。In contrast, in the present invention, as shown in FIG. 1, the arrangement angle of the semiconductor element 1 is shifted by K so that the warp direction of the wiring board 2 and the crystal valve opening plane of the semiconductor element 1 do not coincide.
例えば、(100)面およびその近傍を主軸とする半導
体素子1は、配線基板20反り方向と45゜傾けて配置
する。For example, the semiconductor element 1 whose main axis is the (100) plane and its vicinity is arranged at an angle of 45° with respect to the warping direction of the wiring board 20.
このように、本発明によれば半導体素子1の弁開方向と
配線基板2の折曲げ方向を交叉させることにより、折曲
げに対する半導体素子10強度が向上し、チップクラン
クの発生を防止できる。As described above, according to the present invention, by making the valve opening direction of the semiconductor element 1 intersect with the bending direction of the wiring board 2, the strength of the semiconductor element 10 against bending is improved, and occurrence of chip crank can be prevented.
第7図はICカードの平面図、第8図は第7図II−X
線断面図で、当該ICカードのカード基体14の凹部1
5には、配線基板16に半導体素子゛17を固着させ、
導体部18により該素子17と該配線基板16の導体パ
ターン19とを導通し、さらに、該基板16の裏面側導
体パターン2oとスルーホー#21により導通をとりて
なるICモジュール22が埋設されている。なお、同図
にて、23は絵柄、24はオーバーシート、25は磁性
体ストライブ層である。Figure 7 is a plan view of the IC card, Figure 8 is Figure 7 II-X
In the line cross-sectional view, the recess 1 of the card base 14 of the IC card is shown.
5, fixing the semiconductor element 17 to the wiring board 16;
An IC module 22 is embedded in which electrical conduction is established between the element 17 and the conductor pattern 19 of the wiring board 16 through the conductor portion 18, and electrical continuity between the conductor pattern 2o on the back side of the board 16 and the through hole #21. . In the figure, 23 is a pattern, 24 is an oversheet, and 25 is a magnetic stripe layer.
本発明はかかるICカード26においても、同様に半導
体素子17の配線基板16に対する配置角度を変位させ
ることくより、該ICカード26が折曲げられ、配線基
板16に反りを生じても、該素子(チップ)17のクラ
ック発生を阻止できる。The present invention also provides such an IC card 26 by similarly displacing the arrangement angle of the semiconductor element 17 with respect to the wiring board 16, so that even if the IC card 26 is bent and the wiring board 16 is warped, the element (Chip) 17 can be prevented from cracking.
以上本発明者によりてなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で稽々変更可
能であることはいうまでもない。Although the invention made by the present inventor has been specifically explained based on Examples above, the present invention is not limited to the above Examples, and it is understood that changes can be made without departing from the gist of the invention. Needless to say.
以上の説明ではゲームカードやICカードに基づいて本
発明を主として説明したが、本発明は他のカード状半導
体装置についても適用でき、また、COB型パッケージ
そのものについてもllf#ることはいうまでもない。In the above explanation, the present invention has been mainly explained based on game cards and IC cards, but it goes without saying that the present invention can also be applied to other card-shaped semiconductor devices, and can also be applied to COB type packages themselves. do not have.
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.
すなわち、本発明によればカードに対する半導体素子の
配置角度を変位させることにより半導体素子の割れやす
い方向とカードの折曲げ方向(反り方向)とが一致しな
いようにすることができるので、チップクラックを防止
し、高信頼性の半導体装置を提供できる。That is, according to the present invention, by changing the arrangement angle of the semiconductor element with respect to the card, it is possible to prevent the direction in which the semiconductor element is likely to break and the bending direction (warp direction) of the card from coinciding with each other, thereby preventing chip cracks. Therefore, it is possible to provide a highly reliable semiconductor device.
第1図は、本発明の実施例を示す要部説明図、第2図は
本発明の実施例を示す平面図、第3図は第2図I−I線
に沿う断面図、第4図(イ)は本発明の実施例を示す要
部説明図、第4図(ロ)は従来例を示す要部説明図、第
5図(イ)、(ロ)および()・)はそれぞれ半導体結
晶の説明図、
第6図は半導体ウエノ・の伸開面の説明図、第7図はI
Cカードの一例平面図、
第8図は第7図1t−X線断面図である。
1・・・半導体素子、2・・・配線基板、3・・・導体
パターン、4・・・コネクタワイヤ、5・・・樹脂モー
ルド部、6・・・外部端子、7・・・スルーホールメッ
キ層、8・・・モジュール、9・・・カード本体、10
・・・半導体結晶、11・・・Siウェハ、12・・・
伸開面、13・・・ウェハ面、14・・・カード基体、
15・・・凹部、16・・・配線基板、17・・・半導
体素子、18・・・導体部、19・・・導体パターン、
20・・・導体パターン、21・・・スルーホール、2
2・・・ICモジュール、23・・・絵柄、24・・・
オーバーシート、25・・・磁性ストライブ層、26・
・・ICカード。
代理人 弁理士 小 川 勝 男
第 6 図
/Z
第 7 図
工2
第 8 図
/Lj′、s7Fig. 1 is an explanatory diagram of the main parts showing an embodiment of the present invention, Fig. 2 is a plan view showing an embodiment of the invention, Fig. 3 is a sectional view taken along the line I-I in Fig. 2, and Fig. 4 (A) is an explanatory diagram of the main part showing the embodiment of the present invention, FIG. 4 (B) is an explanatory diagram of the main part showing the conventional example, and FIGS. An explanatory diagram of the crystal, Figure 6 is an explanatory diagram of the expanded plane of the semiconductor Ueno, and Figure 7 is an explanatory diagram of the I
FIG. 8 is a plan view of an example of the C card, and FIG. 8 is a sectional view taken along the line 1t-X in FIG. 7. DESCRIPTION OF SYMBOLS 1... Semiconductor element, 2... Wiring board, 3... Conductor pattern, 4... Connector wire, 5... Resin mold part, 6... External terminal, 7... Through-hole plating layer, 8... module, 9... card body, 10
...Semiconductor crystal, 11...Si wafer, 12...
expansion surface, 13... wafer surface, 14... card base,
DESCRIPTION OF SYMBOLS 15... Recessed part, 16... Wiring board, 17... Semiconductor element, 18... Conductor part, 19... Conductor pattern,
20... Conductor pattern, 21... Through hole, 2
2...IC module, 23...Picture, 24...
Oversheet, 25... Magnetic stripe layer, 26.
・IC card. Agent Patent Attorney Katsuo Ogawa Figure 6/Z Figure 7 Figure 2 Figure 8/Lj', s7
Claims (2)
ード状半導体装置において、当該カードがその使用等に
際し曲げられたときの前記カードの曲り方向と前記半導
体素子の結晶劈開面とが一致しないように当該カードに
当該素子を搭載して成ることを特徴とするカード状半導
体装置。1. In a card-shaped semiconductor device in which a semiconductor element is directly mounted on a mounting card, when the card is bent during use, etc., the bending direction of the card and the crystal cleavage plane of the semiconductor element should not coincide. A card-shaped semiconductor device comprising the element mounted on the card.
シリコン単結晶基板より成る、特許請求の範囲第1項記
載のカード状半導体装置。2. The card-shaped semiconductor device according to claim 1, wherein the semiconductor element is made of a silicon single crystal substrate having a (100) plane as a crystal plane.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61092186A JPS62248692A (en) | 1986-04-23 | 1986-04-23 | Card-shaped semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61092186A JPS62248692A (en) | 1986-04-23 | 1986-04-23 | Card-shaped semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62248692A true JPS62248692A (en) | 1987-10-29 |
Family
ID=14047408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61092186A Pending JPS62248692A (en) | 1986-04-23 | 1986-04-23 | Card-shaped semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62248692A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02107498A (en) * | 1988-10-18 | 1990-04-19 | Seiko Epson Corp | Ic card |
JP2005252236A (en) * | 2004-01-23 | 2005-09-15 | Semiconductor Energy Lab Co Ltd | Film-like commodity and manufacturing method therefor |
US8305213B2 (en) | 2004-01-23 | 2012-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Film-like article and method for manufacturing the same |
-
1986
- 1986-04-23 JP JP61092186A patent/JPS62248692A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02107498A (en) * | 1988-10-18 | 1990-04-19 | Seiko Epson Corp | Ic card |
JP2005252236A (en) * | 2004-01-23 | 2005-09-15 | Semiconductor Energy Lab Co Ltd | Film-like commodity and manufacturing method therefor |
JP4731919B2 (en) * | 2004-01-23 | 2011-07-27 | 株式会社半導体エネルギー研究所 | Film-like article |
US8305213B2 (en) | 2004-01-23 | 2012-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Film-like article and method for manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4996587A (en) | Integrated semiconductor chip package | |
US7329597B2 (en) | Semiconductor chip and tab package having the same | |
JP3581086B2 (en) | Semiconductor device | |
KR100269848B1 (en) | Card-type memory | |
US5245215A (en) | Multichip packaged semiconductor device and method for manufacturing the same | |
US4980802A (en) | Flexible printed circuit | |
KR100477020B1 (en) | Multi chip package | |
US6148509A (en) | Method for supporting an integrated circuit die | |
JP3717937B2 (en) | Package with multiple semiconductor dies | |
US5545920A (en) | Leadframe-over-chip having off-chip conducting leads for increased bond pad connectivity | |
US7855895B2 (en) | Universal PCB and smart card using the same | |
US7605453B2 (en) | Chip module and chip card | |
JP3169965B2 (en) | IC card | |
US9093338B2 (en) | Semiconductor device having chip-on-chip structure | |
JPS62248692A (en) | Card-shaped semiconductor device | |
JPS62109333A (en) | Semiconductor package | |
JP2771104B2 (en) | Lead frame for semiconductor device | |
US7071555B2 (en) | Ball grid array package stack | |
JP3799120B2 (en) | High capacity memory module | |
JPH11185001A (en) | Ic module for ic card | |
KR200251183Y1 (en) | Ultra-Thin Stack Package Device and Ultra-Thin Memory Card Employing Such Package Device | |
JP3558070B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH02293197A (en) | Ic module | |
JPH02188298A (en) | Ic module and ic card | |
JPH0557119B2 (en) |