JPS62183549A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62183549A JPS62183549A JP61026343A JP2634386A JPS62183549A JP S62183549 A JPS62183549 A JP S62183549A JP 61026343 A JP61026343 A JP 61026343A JP 2634386 A JP2634386 A JP 2634386A JP S62183549 A JPS62183549 A JP S62183549A
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- outer casing
- semiconductor device
- resin
- exterior part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 239000008188 pellet Substances 0.000 claims abstract description 16
- 229920005989 resin Polymers 0.000 claims description 10
- 239000011347 resin Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 4
- 230000005611 electricity Effects 0.000 abstract description 9
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052799 carbon Inorganic materials 0.000 abstract description 3
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 19
- 230000002265 prevention Effects 0.000 description 8
- 230000003068 static effect Effects 0.000 description 8
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業↓夏Ｈ里分■
本発明は半導体装置に関し、詳しくは電子機器の小型化
、高性能化に伴って、近年益々、小型化、多機能化、高
密度実装化が要望されているハイブリッドＩＣ等の樹脂
モールドタイプの半導体装置に関するものである。
、高性能化に伴って、近年益々、小型化、多機能化、高
密度実装化が要望されているハイブリッドＩＣ等の樹脂
モールドタイプの半導体装置に関するものである。
従来夏技徽
例えば、樹脂モールドタイプのハイブリッドＩＣの従来
例を第８図及び第９図を参照しながら説明する。第８図
において、（１）は金属製のリードフレーム、（２）は
該リードフレーム（１）に吊りビン（３）（３）で支持
された矩形状のランド部、（４）（４）−はランド部（
２）の周辺部近傍まで延びてくる多数のリード、（５）
（５）−・・は、平行に配列した上記各リード（４）（
４）−・・を連結一体化するタイバーである。（６）は
上記ランド部（２）上に、絶縁ペーストやＡｇペースト
等の接着剤を介して固着した、ランド部（２）と略同−
矩形サイズの配線基板で、この配線基板（６）は、例え
ばプラスチック等の耐熱性且つ絶縁性材料からなり、そ
の表面上に薄膜蒸着やスクリーン印刷法等によって導電
パターン（７）（７）・−を被着形成する。この導電パ
ターン（７）（７）−の所定の位置に、複数の半導体ペ
レット（８）（８） −・等の電子部品を導電性のマウ
ント材を介して固着マウントする。上記半導体ペレット
（８）（８）・−１導電パターン（７）（７）−１及び
リード（４）（４）・−の先端部を、＾Ｕ或いは＾ｌ製
のワイヤ（９）（９）−−−−−を使用して電気的に接
続し、更に第９図に示すように上記半導体ペレッＩ−（
８）（８）−・を含む主要部分を、エポキシ樹脂等の絶
縁性を有する熱硬化性の樹脂材（１０）でモールドして
外装部（１））を形成する。この外装部（１））の表面
には、品名や製造番号等の表示が捺印されて製品化され
る。
例を第８図及び第９図を参照しながら説明する。第８図
において、（１）は金属製のリードフレーム、（２）は
該リードフレーム（１）に吊りビン（３）（３）で支持
された矩形状のランド部、（４）（４）−はランド部（
２）の周辺部近傍まで延びてくる多数のリード、（５）
（５）−・・は、平行に配列した上記各リード（４）（
４）−・・を連結一体化するタイバーである。（６）は
上記ランド部（２）上に、絶縁ペーストやＡｇペースト
等の接着剤を介して固着した、ランド部（２）と略同−
矩形サイズの配線基板で、この配線基板（６）は、例え
ばプラスチック等の耐熱性且つ絶縁性材料からなり、そ
の表面上に薄膜蒸着やスクリーン印刷法等によって導電
パターン（７）（７）・−を被着形成する。この導電パ
ターン（７）（７）−の所定の位置に、複数の半導体ペ
レット（８）（８） −・等の電子部品を導電性のマウ
ント材を介して固着マウントする。上記半導体ペレット
（８）（８）・−１導電パターン（７）（７）−１及び
リード（４）（４）・−の先端部を、＾Ｕ或いは＾ｌ製
のワイヤ（９）（９）−−−−−を使用して電気的に接
続し、更に第９図に示すように上記半導体ペレッＩ−（
８）（８）−・を含む主要部分を、エポキシ樹脂等の絶
縁性を有する熱硬化性の樹脂材（１０）でモールドして
外装部（１））を形成する。この外装部（１））の表面
には、品名や製造番号等の表示が捺印されて製品化され
る。
（′°と る
ところで、上記ハイブリッドＩＣ等の樹脂モールドタイ
プの半導体装置は、不都合であるにもかかわらず、外部
からのノイズや静電気が多い箇所に組付けられる場合が
ある。この場合、上記外来ノイズや静電気の影響により
、配線基板（６）上の半導体ペレット（８）（８）−等
の電子部品で構成された回路が誤動作したり、或いは破
壊されたりすることが多発していた。
プの半導体装置は、不都合であるにもかかわらず、外部
からのノイズや静電気が多い箇所に組付けられる場合が
ある。この場合、上記外来ノイズや静電気の影響により
、配線基板（６）上の半導体ペレット（８）（８）−等
の電子部品で構成された回路が誤動作したり、或いは破
壊されたりすることが多発していた。
そこで、上記樹脂モールドタイプの半導体装置に対して
、静電気を防止する耐電処理やノイズ防止処理を施す必
要性があった。従来の半導体装置では、上記耐電処理や
ノイズ防止処理が ゛装置自体に施されておらず、その
ため、例えば上記半導体装置を絶縁性の箱体内に組込ん
だり、ノイズ防止用コンデンサ等の外付は回路部品を付
加したり、或いは高圧発生箇所から離隔した位置に半導
体装置を組付けてその使用箇所を制限する等、様々な手
段が実行されている。
、静電気を防止する耐電処理やノイズ防止処理を施す必
要性があった。従来の半導体装置では、上記耐電処理や
ノイズ防止処理が ゛装置自体に施されておらず、その
ため、例えば上記半導体装置を絶縁性の箱体内に組込ん
だり、ノイズ防止用コンデンサ等の外付は回路部品を付
加したり、或いは高圧発生箇所から離隔した位置に半導
体装置を組付けてその使用箇所を制限する等、様々な手
段が実行されている。
ところが、上述のような耐電処理やノイズ防止処理手段
では、半導体装置を絶縁性の箱体内に組込んだり、或い
は上記半導体装置の使用箇所が制約されるためその組付
は作業が困難で作業性が大幅に低下する。また半導体装
置に外付は回路部品を付加すると、装置の大型化及びコ
ストアップが免れ得ないという問題点があった。
では、半導体装置を絶縁性の箱体内に組込んだり、或い
は上記半導体装置の使用箇所が制約されるためその組付
は作業が困難で作業性が大幅に低下する。また半導体装
置に外付は回路部品を付加すると、装置の大型化及びコ
ストアップが免れ得ないという問題点があった。
そこで本発明の目的は、樹脂モールドタイプの半導体装
置における耐電処理及びノイズ防止処理対策を簡便な手
段で改善することにある。
置における耐電処理及びノイズ防止処理対策を簡便な手
段で改善することにある。
本発明は前記問題点に鑑みて提案されたもので、上記目
的を達成するための技術的手段は、基板上に半導体ペレ
ットを固着マウントし、その基板周辺部まで延びてくる
リード先端部と半導体ペレットとをワイヤボンディング
で電気的に接続し、上記半導体ペレットを含む主要部分
を樹脂モールドしてなる半導体装置において、樹脂モー
ルドされた外装部表面に導電膜を被着形成し、該導電膜
の一部を延設して外装部端面から導出された接地用リー
ドに電気的に接続したものである。
的を達成するための技術的手段は、基板上に半導体ペレ
ットを固着マウントし、その基板周辺部まで延びてくる
リード先端部と半導体ペレットとをワイヤボンディング
で電気的に接続し、上記半導体ペレットを含む主要部分
を樹脂モールドしてなる半導体装置において、樹脂モー
ルドされた外装部表面に導電膜を被着形成し、該導電膜
の一部を延設して外装部端面から導出された接地用リー
ドに電気的に接続したものである。
止層
本発明に係る半導体装置によれば、樹脂モールドされた
外装部表面の導電膜を介して、上記半導体装置に加わる
静電気や外来ノイズを接地用リードを経由して接地体へ
速やかに流出させることができる。また単に導電膜とい
う簡便な手段で半導体装置の除電及びノイズ除去が速や
かに実行され得る。
外装部表面の導電膜を介して、上記半導体装置に加わる
静電気や外来ノイズを接地用リードを経由して接地体へ
速やかに流出させることができる。また単に導電膜とい
う簡便な手段で半導体装置の除電及びノイズ除去が速や
かに実行され得る。
ｉｕ画
本発明を種々のタイプの半導体装置に適用した実施例を
第１図乃至第７図を参照しながら説明する。第１図乃至
第５図は第８図及び第９図に示すＤＩＰ型のハイブリッ
ドＩＣに本発明を適用した一実施例とその変形例を示し
、また、第６図は本発明をＳＩＰ型の半導体装置に、第
７図は本発明をフラット型の半導体装置に適用した実施
例を示す、尚、第８図及び第９図と同一部分には同一参
照符号を付してその説明は省略する。本発明の特徴は樹
脂モールドされた外装部（１））にある、即ち、第１図
及び第２図に示すように従来と同様に配線基板（６）上
に固着マウントされ、且つ、ワイヤボンディングされた
半導体ペレッ） （８）（８）−を含む主要部分を、エ
ポキシ樹脂等の絶縁性を有する熱硬化性の樹脂材（ｌＯ
）でモールドして外装部（１））を形成する。そしてこ
の外装部（１））の表面（１２）の周縁部に、カーボン
等からなる導電膜（１３）を薄膜形成し、更に該導電１
ｉ１ （１３）の−部を延設することにより外装部（１
））の端面（１４）にも導電膜（１３）の延在部（１３
ａ）を設けて外装部（１））の上記端面（１４）から導
出された接地用リード（４゛）に電気的に接続する。
第１図乃至第７図を参照しながら説明する。第１図乃至
第５図は第８図及び第９図に示すＤＩＰ型のハイブリッ
ドＩＣに本発明を適用した一実施例とその変形例を示し
、また、第６図は本発明をＳＩＰ型の半導体装置に、第
７図は本発明をフラット型の半導体装置に適用した実施
例を示す、尚、第８図及び第９図と同一部分には同一参
照符号を付してその説明は省略する。本発明の特徴は樹
脂モールドされた外装部（１））にある、即ち、第１図
及び第２図に示すように従来と同様に配線基板（６）上
に固着マウントされ、且つ、ワイヤボンディングされた
半導体ペレッ） （８）（８）−を含む主要部分を、エ
ポキシ樹脂等の絶縁性を有する熱硬化性の樹脂材（ｌＯ
）でモールドして外装部（１））を形成する。そしてこ
の外装部（１））の表面（１２）の周縁部に、カーボン
等からなる導電膜（１３）を薄膜形成し、更に該導電１
ｉ１ （１３）の−部を延設することにより外装部（１
））の端面（１４）にも導電膜（１３）の延在部（１３
ａ）を設けて外装部（１））の上記端面（１４）から導
出された接地用リード（４゛）に電気的に接続する。
これにより上記ハイブリッドＩＣを実装した場合、ハイ
ブリッドＩＣの外装部（１））が帯電したり、或いはそ
の外装部（１））に外来ノイズが加わっても、外装部（
１））の内部の半導体ペレット（８）（８）−等にスト
レスが付与されることなく、前記導電１）！ （１３）
（１３ａ）を介して接地用リード（４゛）から除電
及びノイズ除去される。
ブリッドＩＣの外装部（１））が帯電したり、或いはそ
の外装部（１））に外来ノイズが加わっても、外装部（
１））の内部の半導体ペレット（８）（８）−等にスト
レスが付与されることなく、前記導電１）！ （１３）
（１３ａ）を介して接地用リード（４゛）から除電
及びノイズ除去される。
次に本発明の変形例を第３図乃至第５図を参照しながら
説明すると、まず第３図に示すようにハイブリッドＩＣ
の樹脂モールドされた外装部（１））の表面（１２）の
全面に亘って導電膜（１５）を被着形成し、該導電膜（
１５）の一部を外装部（１））の端面（１４）に延設し
てその延在部（１５ａ）を接地用リード（４゛）に電気
的に接続するようにしてもよい。また第４図に示すよう
に樹脂モールドされた外装部（１））の表面（１２）に
おける所望の特定部位のみに導電膜（１６）を被着形成
し、上述と同様に導電膜（１６）の延在部（１６ａ）を
接地用リード（４゛）に電気的に接続するようにしても
よい。更に第５図に示すように樹脂モールドされた外装
部（１）°）の表面（１２’）の周縁部に額縁状の段差
を設け、該周縁部に導電膜（１７）を被着形成し、該導
電膜（１７）の延在部（１７ａ）を接地用リード（４゛
）に電気的に接続するようにしてもよい。
説明すると、まず第３図に示すようにハイブリッドＩＣ
の樹脂モールドされた外装部（１））の表面（１２）の
全面に亘って導電膜（１５）を被着形成し、該導電膜（
１５）の一部を外装部（１））の端面（１４）に延設し
てその延在部（１５ａ）を接地用リード（４゛）に電気
的に接続するようにしてもよい。また第４図に示すよう
に樹脂モールドされた外装部（１））の表面（１２）に
おける所望の特定部位のみに導電膜（１６）を被着形成
し、上述と同様に導電膜（１６）の延在部（１６ａ）を
接地用リード（４゛）に電気的に接続するようにしても
よい。更に第５図に示すように樹脂モールドされた外装
部（１）°）の表面（１２’）の周縁部に額縁状の段差
を設け、該周縁部に導電膜（１７）を被着形成し、該導
電膜（１７）の延在部（１７ａ）を接地用リード（４゛
）に電気的に接続するようにしてもよい。
この場合、外装部（１）’）の表面中央部よりも凹んだ
部位に導電Ｉｍ！ （１７）が形成されているため、該
導電膜（１７）が擦られにくくなり、剥離されないとい
）利点がある。
部位に導電Ｉｍ！ （１７）が形成されているため、該
導電膜（１７）が擦られにくくなり、剥離されないとい
）利点がある。
以上本発明をＤ Ｉ Ｐ型のハイブリッドＩＣに通用し
た実施例及びその変形例について説明したが、本発明は
これに限定されることなく、例えばＳＩＰ型及びフラン
ト型の半導体装置にも適用可能であるのは勿論であり、
第６図及び第７図に示すように外装部（１）” ）
（１）”’）の表面（１２” ） （１２’”）の周
縁部上に導電膜（１Ｂ） （１９）を被着形成し、該
導電膜（１８）（１９）の延在部（１８ａ ） （１
９ａ ）を接地用リード（４°） （４’）に電気的
に接続する。ここで上 □記導電膜（１Ｂ） （１９
）は前述のように表面（１２” ）（１２”’）の周縁
部以外にも表面（１２°゛）（１２”’）の全面或いは
所望の特定部位に被着形成することも可能である。
た実施例及びその変形例について説明したが、本発明は
これに限定されることなく、例えばＳＩＰ型及びフラン
ト型の半導体装置にも適用可能であるのは勿論であり、
第６図及び第７図に示すように外装部（１）” ）
（１）”’）の表面（１２” ） （１２’”）の周
縁部上に導電膜（１Ｂ） （１９）を被着形成し、該
導電膜（１８）（１９）の延在部（１８ａ ） （１
９ａ ）を接地用リード（４°） （４’）に電気的
に接続する。ここで上 □記導電膜（１Ｂ） （１９
）は前述のように表面（１２” ）（１２”’）の周縁
部以外にも表面（１２°゛）（１２”’）の全面或いは
所望の特定部位に被着形成することも可能である。
トコロチ上記導電ＩＩ （１３） （１５） 〜（１
９）は、導電性を有するカーボン系静電気防止用インク
を外装部表面に塗布して被着形成したり、或いは静電気
処理シート、例えば住人スリーエム社製の商品名ｒトラ
ンスペアレント１等を外装部表面に貼着するなど、種々
の方法で行うことができる。
９）は、導電性を有するカーボン系静電気防止用インク
を外装部表面に塗布して被着形成したり、或いは静電気
処理シート、例えば住人スリーエム社製の商品名ｒトラ
ンスペアレント１等を外装部表面に貼着するなど、種々
の方法で行うことができる。
尚、品名や製造番号等の捺印マーキングは、第３図に示
すように上記導電膜（１５）上に行え□ばよく、また静
電気防止処理を施した半導体装置については、上記捺印
マーキングとは別に導電膜によるカラーコード等の静電
気防止処理済の表示も可能である。
すように上記導電膜（１５）上に行え□ばよく、また静
電気防止処理を施した半導体装置については、上記捺印
マーキングとは別に導電膜によるカラーコード等の静電
気防止処理済の表示も可能である。
光皿豊立果
本発明に係る半導体装置によれば、樹脂モールドされた
外装部に耐電処理及びノイズ防止処理手段を簡便に施す
ことが実現可能となり、従来のように半導体装置を絶縁
性の箱体に組込んだり、或いは上記半導体装置の使用箇
所が制約されることなく、その組付は作業性が大幅に向
上する。また半導体装置にノイズ防止用コンデンサ等の
外付は回路部品を付加する必要もないので装置のコンパ
クト化及びコスト低減化が図れる。
外装部に耐電処理及びノイズ防止処理手段を簡便に施す
ことが実現可能となり、従来のように半導体装置を絶縁
性の箱体に組込んだり、或いは上記半導体装置の使用箇
所が制約されることなく、その組付は作業性が大幅に向
上する。また半導体装置にノイズ防止用コンデンサ等の
外付は回路部品を付加する必要もないので装置のコンパ
クト化及びコスト低減化が図れる。
第１図は本発明をＤＩＰ型ハ型ダイブリッドＩＣ用した
一実施例を示す斜視図、第２図は第１図のＡ−Ａ線に沿
う断面図、第３図乃至第５図は第１図及び第２図に示す
実施例の変形例を示す斜視図、第６図は本発明をＳＩＰ
型半導体装置に適用した他の実施例を示す斜視図、第７
図は本発明をフラット型半導体装置に適用した（ｌＯ） 他の実施例を示す斜視図である。 第８図は樹脂モールドタイプの半導体装置に使用される
リードフレームの一例を示す部分斜視図、第９図は樹脂
モールドタイプのハイブリッドＩＣの一例を示す一部断
面を含む斜視図である。 （４） −リード （４°）−接地用リード（６）
・−・−（配線）基板 （８）−半導体ペレット （１））（１）”）（１）°”）（１）°１＋）、−外
装部（１２） （１２’） （１２”’ ） （
１２”’）・−表面（１３） −導電１ｍ！ （
１４）・一端面（１５）〜（１９） −・導電膜。 特 許 出 願 人 関西日本電気株式会社代
理 人 江 原 省 吾第１図ＤＩＰ
型ｌ昔秩１の１「
一実施例を示す斜視図、第２図は第１図のＡ−Ａ線に沿
う断面図、第３図乃至第５図は第１図及び第２図に示す
実施例の変形例を示す斜視図、第６図は本発明をＳＩＰ
型半導体装置に適用した他の実施例を示す斜視図、第７
図は本発明をフラット型半導体装置に適用した（ｌＯ） 他の実施例を示す斜視図である。 第８図は樹脂モールドタイプの半導体装置に使用される
リードフレームの一例を示す部分斜視図、第９図は樹脂
モールドタイプのハイブリッドＩＣの一例を示す一部断
面を含む斜視図である。 （４） −リード （４°）−接地用リード（６）
・−・−（配線）基板 （８）−半導体ペレット （１））（１）”）（１）°”）（１）°１＋）、−外
装部（１２） （１２’） （１２”’ ） （
１２”’）・−表面（１３） −導電１ｍ！ （
１４）・一端面（１５）〜（１９） −・導電膜。 特 許 出 願 人 関西日本電気株式会社代
理 人 江 原 省 吾第１図ＤＩＰ
型ｌ昔秩１の１「
Claims (1)
- （１）基板上に半導体ペレットを固着マウントし、その
基板周辺部まで延びてくるリード先端部と半導体ペレッ
トとをワイヤボンディングで電気的に接続し、上記半導
体ペレットを含む主要部分を樹脂モールドしてなる半導
体装置において、 樹脂モールドされた外装部表面に導電膜を被着形成し、
該導電膜の一部を延設して外装部端面から導出された接
地用リードに電気的に接続したことを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61026343A JPS62183549A (ja) | 1986-02-07 | 1986-02-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61026343A JPS62183549A (ja) | 1986-02-07 | 1986-02-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62183549A true JPS62183549A (ja) | 1987-08-11 |
Family
ID=12190796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61026343A Pending JPS62183549A (ja) | 1986-02-07 | 1986-02-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62183549A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2665818A1 (fr) * | 1990-07-27 | 1992-02-14 | Mitsubishi Electric Corp | Structure d'ecran pour des dispositifs electriques recouverts de matiere isolante. |
-
1986
- 1986-02-07 JP JP61026343A patent/JPS62183549A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2665818A1 (fr) * | 1990-07-27 | 1992-02-14 | Mitsubishi Electric Corp | Structure d'ecran pour des dispositifs electriques recouverts de matiere isolante. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7161252B2 (en) | Module component | |
| US7198987B1 (en) | Overmolded semiconductor package with an integrated EMI and RFI shield | |
| US6693508B2 (en) | Protection of electrical devices with voltage variable materials | |
| CN1302542C (zh) | 模块部件 | |
| SG45101A1 (en) | Electronic part electronic part material and method of mounting the electronic part | |
| CN106328633A (zh) | 电子装置模块及其制造方法 | |
| TW200805615A (en) | Semiconductor package having electromagnetic interference shielding and fabricating method thereof | |
| JPS62183549A (ja) | 半導体装置 | |
| JPH11233531A (ja) | 電子部品の実装構造および実装方法 | |
| JP2734424B2 (ja) | 半導体装置 | |
| KR970024032A (ko) | 인터페이스 조립체를 구비한 유에프비지에이(ufbga) 패키지 | |
| CN221080018U (zh) | 封装后芯片和电子设备 | |
| JPS62235799A (ja) | 混成集積回路装置 | |
| JPH06183189A (ja) | Ｉｃカード用ｉｃモジュール | |
| JPH06112361A (ja) | 混成集積回路 | |
| KR860000239Y1 (ko) | 혼성집적회로의 봉지구조 | |
| JPH08316656A (ja) | 電子部品用パッケージ | |
| JP2583242Y2 (ja) | 半導体装置 | |
| JPH0211834Y2 (ja) | ||
| JPS60235443A (ja) | 半導体装置 | |
| KR19980019661A (ko) | 홈이 형성된 인쇄회로기판을 이용한 COB(Chip On Board)패키지 | |
| JPH04371921A (ja) | 液晶表示装置 | |
| CN111352532A (zh) | 一种gg触控结构、制作方法及触控屏 | |
| CN118433989A (zh) | 一种柔性线路板及其制备方法、显示装置 | |
| JPH0132795Y2 (ja) |