JPS62172749A - Semiconductor device chip 3-dimensional mounting structure, its basic unit and manufacture thereof - Google Patents
Semiconductor device chip 3-dimensional mounting structure, its basic unit and manufacture thereofInfo
- Publication number
- JPS62172749A JPS62172749A JP61012989A JP1298986A JPS62172749A JP S62172749 A JPS62172749 A JP S62172749A JP 61012989 A JP61012989 A JP 61012989A JP 1298986 A JP1298986 A JP 1298986A JP S62172749 A JPS62172749 A JP S62172749A
- Authority
- JP
- Japan
- Prior art keywords
- film carrier
- semiconductor device
- opening
- insulating material
- alignment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 165
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000010408 film Substances 0.000 claims abstract description 256
- 239000010409 thin film Substances 0.000 claims abstract description 72
- 238000010030 laminating Methods 0.000 claims abstract description 9
- 239000004033 plastic Substances 0.000 claims description 122
- 239000011810 insulating material Substances 0.000 claims description 118
- 238000000034 method Methods 0.000 claims description 41
- 239000002184 metal Substances 0.000 claims description 34
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 230000017525 heat dissipation Effects 0.000 claims description 31
- 238000010438 heat treatment Methods 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 18
- 238000003475 lamination Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 7
- 239000002470 thermal conductor Substances 0.000 claims 1
- 229920001169 thermoplastic Polymers 0.000 abstract description 24
- 239000004416 thermosoftening plastic Substances 0.000 abstract description 24
- 239000012212 insulator Substances 0.000 abstract description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 239000011889 copper foil Substances 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 229920002725 thermoplastic elastomer Polymers 0.000 description 5
- 239000000969 carrier Substances 0.000 description 3
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000003507 refrigerant Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 241000272194 Ciconiiformes Species 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000013013 elastic material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920006124 polyolefin elastomer Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06551—Conductive connections on the side of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06579—TAB carriers; beam leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
- H01L2225/06586—Housing with external bump or bump-like connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06589—Thermal management, e.g. cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、複数個のＩＣチップやＬＳＩチップなどの半
導体装置チップをそれらの厚さ方向に重ね合せて３次元
的に実装し、各チップ間を配線接続した半導体装置チッ
プの３次元実装構造、その基本単位およびその製造方法
に関するものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention is directed to three-dimensionally mounting a plurality of semiconductor device chips such as IC chips and LSI chips by stacking them in the thickness direction. The present invention relates to a three-dimensional mounting structure of a semiconductor device chip with wiring connections therebetween, its basic unit, and its manufacturing method.
［従来の技術］
一般に、この種半導体装置チップは、パッケージ内に平
面状に実装されているため、チップ自体の体積に比べて
パッケージの体積が非常に大きなものとなっている。半
導体装置の高集積化および高機能化が進むにつれて、こ
のようなチップを３次元的に高密度に実装することが重
要になってきている。半導体装置チップを重ね合せて３
次元的に実装するためには、次のような種々の方法が提
案されている。[Prior Art] Generally, this type of semiconductor device chip is mounted flat within a package, so the volume of the package is extremely large compared to the volume of the chip itself. As semiconductor devices become more highly integrated and highly functional, it has become important to three-dimensionally and densely package such chips. Three stacked semiconductor device chips
Various methods have been proposed for dimensional implementation, including the following.
その第１番目は、ＩＣチップが搭載され、かつリード端
子とソケットを有するパッケージを重ね合わせて、隣接
するパッケージ間でリード端子とソケットを交互に接続
していく方法である（特開昭５９−７２１５６号）。こ
の方法には、ＩＣチップの交換が容易であるという利点
はあるが、１つのパッケージの厚みがそのままチップ１
つ分の厚みとなるため、重ね合せるチップの個数は、自
ら制限されてしまい、多数チップの実装が難しい欠点が
ある。The first method is to stack packages on which IC chips are mounted and have lead terminals and sockets, and alternately connect the lead terminals and sockets between adjacent packages (Japanese Patent Application Laid-Open No. 59-1979-1). No. 72156). This method has the advantage that IC chips can be easily replaced, but the thickness of one package remains unchanged.
Since the thickness is approximately 1.5 mm, the number of chips that can be stacked is limited, making it difficult to mount a large number of chips.
第２番目は、半導体装置チップを搭載したフィルムキャ
リアを繰り返しＳ字状に折り曲げてチップを重ね合わせ
る方法（ＩＢＭ ＴｅｃｈｎｉｃａｌＤｉｓｃｌｏｓｕ
ｒｅ Ｂｕｌｌｅｔｉｎ、Ｖｏｌ、１７．Ｎｏ、１０．
Ｍａｒｃｈ １９７５゜ｐｐ３０８４〜３０８６、に、
Ｒ，Ｇｒｅｂｅ）である。この方法には、実装が容易で
ある利点はあるが、チップ間を結ぶ配線長を長くせざる
を得す、デバイスの速度が低下するという欠点があった
。さらにまた、チップをフィルムキャリアとの接続部の
みで支えなければならないので、デバイスの強度の点で
問題かあった。The second method is to repeatedly fold a film carrier loaded with semiconductor device chips into an S-shape to overlap the chips (IBM Technical Disclosure).
re Bulletin, Vol. 17. No, 10.
March 1975゜pp3084-3086,
R, Grebe). Although this method has the advantage of being easy to implement, it has the disadvantage that the length of wiring connecting the chips must be increased and the speed of the device decreases. Furthermore, since the chip had to be supported only by the connection to the film carrier, there was a problem in terms of the strength of the device.
第３番目は、裸のチップをチップ形状と相似形の溝をも
つケースにはめこみ、これをボードで受けて配線接続す
る方法である（特願昭５９−１４０１＋５８号）。この
方法は、チップとボードとの間の配線長を短くできるが
、チップ端部の絶縁が難しく、しかもチップ形状と相似
形の枠組の製作に際して精密加工を必要とすることから
、歩留りが低いと共に、得られた３次元構造が高価にな
るという欠点があった。The third method is to fit a bare chip into a case with a groove similar in shape to the chip, receive it with a board, and connect it with wires (Japanese Patent Application No. 1401/1988). This method can shorten the wiring length between the chip and the board, but it is difficult to insulate the chip ends and requires precision machining to create a framework similar to the chip shape, resulting in a low yield and However, the disadvantage is that the resulting three-dimensional structure is expensive.
これに対し、本発明者は、特願昭６０−２５１８０号に
おいて、薄板状のチップ搭載体にチップを搭載して重ね
合わせるか、あるいはフィルムキャリアにチップを搭載
し、このフィルムキャリアと弾性体薄膜によるスペーサ
とを交互に重ね合わせる方法を提案した。この方法は、
上述の第１から第３番目の方法に比べ、その実現の容易
さ、デバイスの性能や強度等をも総合的に判断した場合
、最も優れた方法である。しかし、チップ搭載体を用い
る場合、これをセラミックスあるいは表面を絶縁化した
金属等で形成し、その形状を寸法精度よく製作する必要
かあるため、７Ｈ＋られる３次元構造か高価にならざる
を得なかった。一方、フィルムキャリアと弾性体スペー
サとを交互に積属する方法によれば、前者の方法に比べ
て、３次元構造を安価に製作することが可能であるが、
その重ね合せ方向の厚みを一定に保つことが難しかった
。On the other hand, in Japanese Patent Application No. 60-25180, the present inventor proposed that a chip be mounted on a thin plate-like chip mounting body and stacked on top of each other, or that a chip be mounted on a film carrier, and this film carrier and an elastic thin film be stacked together. We proposed a method of stacking spacers alternately. This method is
Compared to the first to third methods described above, this method is the most excellent method when comprehensively judged in terms of ease of implementation, device performance, strength, etc. However, when using a chip mounting body, it must be made of ceramics or metal with an insulated surface, and its shape must be manufactured with high dimensional accuracy, so it must have a 7H+ three-dimensional structure or be expensive. Ta. On the other hand, according to the method of stacking film carriers and elastic spacers alternately, it is possible to manufacture a three-dimensional structure at a lower cost than with the former method;
It was difficult to keep the thickness constant in the stacking direction.
さらにまた、このような３次元構造においては、層数が
増えるのに伴って、半導体装置チップから発生ずる熱を
いかに放熱させるかということも大きな問題であり、放
熱構造を適切に設けることが要望される。Furthermore, in such three-dimensional structures, as the number of layers increases, how to dissipate the heat generated from the semiconductor device chip is also a big problem, and it is desirable to provide an appropriate heat dissipation structure. be done.
［発明が解決しようとする問題点コ
そこで、本発明の目的は、半導体装置チップを搭載した
フィルムキャリアと弾性体薄膜とを積層した３次元構造
の厚さを可及的薄くなすと共に、その厚さを高精度に定
めることのできる半導体装置チップの３次元構造、その
基本単位およびその製造方法を提供することにある。[Problems to be Solved by the Invention] Therefore, an object of the present invention is to make the thickness of a three-dimensional structure in which a film carrier carrying a semiconductor device chip and an elastic thin film are laminated as thin as possible, and to reduce the thickness. An object of the present invention is to provide a three-dimensional structure of a semiconductor device chip, a basic unit thereof, and a manufacturing method thereof, in which the height can be determined with high precision.
本発明の他の目的は、チップの積層方向のピッチを揃え
ることのできる半導体装置チップの３次元構造、その基
本単位およびその製造方法を提供することにある。Another object of the present invention is to provide a three-dimensional structure of a semiconductor device chip, a basic unit thereof, and a manufacturing method thereof, in which the pitch in the stacking direction of the chips can be made uniform.
本発明のさらに他の目的は、半導体装置チップから発生
する熱を適切に放熱させるように構成した半導体装置チ
ップの３次元構造その基本単位およびその製造方法を提
供することにある。Still another object of the present invention is to provide a basic unit of a three-dimensional structure of a semiconductor device chip, which is configured to appropriately dissipate heat generated from the semiconductor device chip, and a method for manufacturing the same.
［問題点を解決するための手段］
以上の目的を達成するために、本発明の第１形態は、半
導体装置を収容した半導体装置チップと、半導体装置チ
ップを遊嵌させたデバイス開口および位置合せ開口を有
するフィルムキャリアであって、その一方の主面上には
半導体装置チップと接続されたリードを設け、リードに
半導体装置チップを連接、保持したフィルムキャリアと
、位置合せ開口と整列する位置合せ開口を有し、フィル
ムキャリアの他方の主面に固着された可塑性絶縁材料層
とを具えたことを特徴とする。[Means for Solving the Problems] In order to achieve the above object, a first aspect of the present invention provides a semiconductor device chip that accommodates a semiconductor device, a device opening in which the semiconductor device chip is loosely fitted, and alignment. A film carrier having an opening, one main surface of which is provided with a lead connected to a semiconductor device chip, and a film carrier that connects and holds the semiconductor device chip to the lead, and is aligned with the alignment opening. and a plastic insulating material layer having an opening and fixed to the other main surface of the film carrier.
本発明の第２形態は、半導体装置を収容した半導体装Ｍ
チップと、半導体装置チップを遊嵌させたデバイス開口
および位置合せ開口を有するフィルムキャリアであって
、その一方の主面上には半導体装Ｍチップと接続された
リードを設け、リードに半導体装置チップを連接、保持
したフィルムキャリアと、位置合せ開口と整列する位置
合せ開口を有し、フィルムキャリアの他方の主面に固着
された可塑性絶縁材料層と、半導体装置チップと接触し
、かつフィルムキャリアよりも外方に延在した熱伝導層
とを具えたことを特徴とする。A second embodiment of the present invention provides a semiconductor device M that accommodates a semiconductor device.
A film carrier having a chip, a device opening into which a semiconductor device chip is loosely fitted, and an alignment opening, wherein a lead connected to the semiconductor device M chip is provided on one main surface of the film carrier, and a semiconductor device chip is attached to the lead. a plastic insulating material layer having an alignment opening aligned with the alignment opening and fixed to the other main surface of the film carrier; It is also characterized by comprising an outwardly extending thermally conductive layer.
ここで、可塑性絶縁材料層は、半導体装置チップを遊嵌
させた開口を有し、フィルムキャリアの他方の主面に固
着された第１の可塑性絶縁材料層と、第１の可塑性絶縁
材料層と固着された第２の可塑性絶縁材料層とを具える
ことができる。Here, the plastic insulating material layer has an opening into which the semiconductor device chip is loosely fitted, and a first plastic insulating material layer fixed to the other main surface of the film carrier; and a second layer of plastic insulating material affixed thereto.
可塑性絶縁材料層は、半導体装置チップを遊嵌させた開
口を有し、フィルムキャリアの他方の主面に固着された
ものとすることができる。The plastic insulating material layer may have an opening into which the semiconductor device chip is loosely fitted, and may be fixed to the other main surface of the film carrier.
熱伝導層はフィルムキャリアの一方の主面上に配置する
ことができる。A thermally conductive layer can be arranged on one major surface of the film carrier.
第１および第２可塑性絶縁材料層の間に半導体装置チッ
プと接触し、かつフィルムキャリアよりも外方に延在し
た熱伝導層を介挿することができる。A thermally conductive layer can be interposed between the first and second layers of plastic insulating material, in contact with the semiconductor device chip and extending outward from the film carrier.
本発明の第３形態は、半導体装置を収容した半導体装置
チップ、半導体装置チップを遊嵌させたデバイス開口お
よび位置合せ開口を有するフィルムキャリアであって、
その一方の主面上には半導体装置チップと接続されたり
−トを設け、リードに半導体装置チップを連接、保持し
たフィルムキャリア、および位置合せ開口と整列する位
置合せ開口を有し、フィルムキャリアの他方の主面に固
着された可塑性絶縁材料層を具えた基本単位を複数個積
層し、位置合せ開口を貫通じて位置合せ棒を配置して積
層構造となし、積層構造においてフィルムキャリアと可
塑性絶縁材料層とが交互に配置され、およびリードのう
ちの外部接続用リードが積層構造の、その積層方向と直
交する少くとも１つの面に配置されるようになしたこと
を特徴とする。A third aspect of the present invention is a film carrier having a semiconductor device chip housing a semiconductor device, a device opening into which the semiconductor device chip is loosely fitted, and an alignment opening,
On one main surface thereof, there is provided a lead to be connected to the semiconductor device chip, a film carrier that connects and holds the semiconductor device chip to the leads, and an alignment opening that is aligned with the alignment opening. A laminated structure is obtained by laminating a plurality of base units each having a layer of plastic insulating material fixed to the other main surface, and placing an alignment rod through the alignment opening, and in the laminated structure, the film carrier and the plastic insulating material are bonded to each other. The material layers are arranged alternately, and the external connection lead among the leads is arranged on at least one surface of the laminated structure perpendicular to the lamination direction.
本発明の第４形態は、半導体装置を収容した半導体装置
チップ、半導体装置チップを遊嵌させたデバイス開口お
よび位置合せ開口を有するフィルムキャリアであって、
その一方の主面上には半導体装置チップと接続されたリ
ードを設け、リードに半導体装置チップを連接、保持し
たフィルムキャリア、位置合せ開口と整列する位置合せ
開口を有し、フィルムキャリアの他方の主面に固着され
た可塑性絶縁材料層、および半導体装置チップと接触し
、かつフィルムキャリアよりも外方に延在した熱伝導層
を具えた基本単位を複数個積層し、位置合せ開口を貫通
して位置合せ棒を配置して積層構造となし、積層構造に
おいてフィルムキャリアと可塑性絶縁材料層とが交互に
配置され、およびリードのうち外部接続用リードが積層
構造の、その積層方向と直交する面に配置されるように
なし、積層構造の面とは反対側の面には、当該反対側の
面から突出した熱伝導層を埋め込んで当該反対側の面を
覆う放熱板を配置したことを特徴とする。A fourth aspect of the present invention is a film carrier having a semiconductor device chip housing a semiconductor device, a device opening into which the semiconductor device chip is loosely fitted, and an alignment opening,
Leads connected to the semiconductor device chip are provided on one main surface, and the film carrier that connects and holds the semiconductor device chip to the leads has an alignment opening aligned with the alignment opening, and the other main surface of the film carrier has an alignment opening that is aligned with the alignment opening. A plurality of base units having a layer of plastic insulating material affixed to the main surface and a thermally conductive layer in contact with the semiconductor device chip and extending outwardly from the film carrier are stacked and passed through the alignment aperture. Aligning rods are arranged to form a laminated structure, film carriers and plastic insulating material layers are alternately arranged in the laminated structure, and external connection leads among the leads are arranged in a plane perpendicular to the lamination direction of the laminated structure. A heat dissipation plate is arranged on the surface opposite to the surface of the laminated structure, with a heat conductive layer protruding from the surface on the opposite side embedded and covering the surface on the opposite side. shall be.
本発明の第５形態は、半導体装置を収容した半導体装置
チップ、半導体装置チップを遊嵌させたデバイス開口お
よび位置合せ開口を有するフィルムキャリアであって、
その一方の主面上には半導体装置チップと接続されたリ
ードを設け、リードに半導体装置チップを連接、保持し
たフィルムキャリア、および位置合せ開口と整列する位
置合せ開口を有し、フィルムキャリアの他方の主面に固
着された可塑性絶縁材料層を具えた基本単位を複数個積
層し、位置合せ開口を貫通して位置合せ棒を配置して積
層構造となし、積層構造においてフィルムキャリアと可
塑性絶縁材料層とが交互に配置され、およびリードのう
ち外部接続用リードが積層構造の、その積層方向と直交
する少くとも１つの面に配置されるようになし、および
積層構造の面上に配置された絶縁層と、絶縁層上に配置
され、外部接続用リードと接続された配線パターンを有
する配線層とを具えたことを特徴とする。A fifth aspect of the present invention is a film carrier having a semiconductor device chip housing a semiconductor device, a device opening into which the semiconductor device chip is loosely fitted, and an alignment opening,
A lead connected to the semiconductor device chip is provided on one main surface, a film carrier connects and holds the semiconductor device chip to the lead, and an alignment opening aligned with the alignment opening is provided on the other main surface of the film carrier. A laminated structure is obtained by stacking a plurality of basic units each having a plastic insulating material layer fixed to the main surface of the base unit, and placing an alignment rod through the alignment opening to form a laminated structure, in which the film carrier and the plastic insulating material The layers are arranged alternately, and the external connection leads among the leads are arranged on at least one surface of the laminated structure perpendicular to the lamination direction, and the leads are arranged on the surface of the laminated structure. It is characterized by comprising an insulating layer and a wiring layer disposed on the insulating layer and having a wiring pattern connected to an external connection lead.
本発明の第６形態は、半導体装置を収容した半導体装置
チップ、半導体装置チップをＪ嵌させたデバイス開口お
よび位置合せ開口を有するフィルムキャリアであって、
その一方の主面上には半導体装置チップと接続されたリ
ードを設け、リードに半導体装置チップを連接、保持し
たフィルムキャリア、位置合せ開口と整列する位置合せ
開口を有し、フィルムキャリアの他方の主面に固着され
た可塑性絶縁材料層、および半導体装置チップと接触し
、かつフィルムキャリアよりも外方に延在した熱伝導層
を具えた基本単位を複数個積層し、位置合せ開口を貫通
して位置合せ棒を配置して積層構造となし、積層構造に
おいてフィルムキャリアと可塑性絶縁材料層とが交互に
配置され、およびリードのうちの外部接続用リードが積
層構造の、その積層方向と直交する面に配置されるよう
になし、積層構造の面とは反対側の面には、当該反対側
の面から突出した熱伝導層と接触し、および当該反対側
の面を覆う放熱板を配置し、および積層構造の面上に配
置された絶縁層と、絶縁層上に配置され、外部接続用リ
ードと接続された配線パターンを有する配線層とを具え
たことを特徴とする。A sixth aspect of the present invention is a film carrier having a semiconductor device chip housing a semiconductor device, a device opening in which the semiconductor device chip is J-fitted, and an alignment opening,
Leads connected to the semiconductor device chip are provided on one main surface, and the film carrier that connects and holds the semiconductor device chip to the leads has an alignment opening aligned with the alignment opening, and the other main surface of the film carrier has an alignment opening that is aligned with the alignment opening. A plurality of base units having a layer of plastic insulating material affixed to the main surface and a thermally conductive layer in contact with the semiconductor device chip and extending outwardly from the film carrier are stacked and passed through the alignment aperture. Aligning rods are arranged to form a laminated structure, the film carrier and the plastic insulating material layer are alternately arranged in the laminated structure, and the external connection lead of the leads is perpendicular to the lamination direction of the laminated structure. A heat dissipation plate is disposed on the surface opposite to the surface of the laminated structure, in contact with the heat conductive layer protruding from the surface on the opposite side, and covering the surface on the opposite side. , an insulating layer disposed on the surface of the laminated structure, and a wiring layer having a wiring pattern disposed on the insulating layer and connected to an external connection lead.
本発明の第７形態は、フィルムキャリアに、半導体装置
を収容した半導体装ｊ１ｔチップを遊嵌するデバイス開
口および位置合せ開口をあける工程と、フィルムキャリ
アの一方の主面上に金属薄膜を被着する工程と、金属薄
膜からデバイス開口内へ突出するリードおよびリードと
一体に接続され、フィルムキャリアの少なくとも１辺か
ら外方に延在する配線パターンを形成する工程と、位置
合せ開口と整列する位置合せ開口の形成された可塑性絶
縁材料層を、フィルムキャリアおよび可塑性絶縁材料層
の各位置合せ開口が整列するようにして、フィルムキャ
リアの他方の主面と重ね合せる工程と、重ね合されたフ
ィルムキャリアおよび可塑性絶縁材料層を加熱して圧縮
して所定の厚さの積層構造を基本単位として形成する工
程とを具えたことを特徴とする。A seventh aspect of the present invention includes the steps of forming a device opening and an alignment opening in which a semiconductor chip containing a semiconductor device is loosely fitted in a film carrier, and depositing a metal thin film on one main surface of the film carrier. forming a lead protruding from the metal thin film into the device opening and a wiring pattern integrally connected to the lead and extending outward from at least one side of the film carrier; and a position aligned with the alignment opening. a step of overlapping the plastic insulating material layer in which alignment openings are formed with the other main surface of the film carrier such that each alignment opening in the film carrier and the plastic insulating material layer is aligned; and the overlapping film carrier. and a step of heating and compressing the plastic insulating material layer to form a laminated structure of a predetermined thickness as a basic unit.
本発明の第８形態は、フィルムキャリアに、半導体装置
を収容した半導体装置チップを遊嵌するデバイス開口お
よび位置合せ開口をあける工程と、フィルムキャリアの
一方の主面上に金属薄膜を被着する工程と、金属薄膜か
らデバイス開口内へ突出するリード、リードと一体に接
続され、フィルムキャリアの少なくとも１辺から外方に
延在する配線パターンおよびデバイス開口内へ突出する
と共にフィルムキャリアの少なくとも１辺から外方に延
在する放熱用パターンを形成する工程と、位１１を合せ
開口と整列する位置合せ開口の形成された可塑性絶縁材
料層を、フィルムキャリアおよび可塑性絶縁材料層の各
位置合せ開口が整列するようにして、フィルムキャリア
の他方の主面と重ね合せる工程と、重ね合されたフィル
ムキャリアおよび可塑性絶縁材料層を加熱して圧縮して
所定の厚さの積層構造を基本単位として形成する工程と
を具えたことを特徴とする。An eighth aspect of the present invention includes the steps of: opening a device opening and an alignment opening into which a semiconductor device chip containing a semiconductor device is loosely fitted in a film carrier; and depositing a metal thin film on one main surface of the film carrier. a lead protruding from the metal thin film into the device opening; a wiring pattern integrally connected to the lead and extending outward from at least one side of the film carrier; and a wiring pattern protruding into the device opening and at least one side of the film carrier. forming a heat dissipation pattern extending outwardly from the film carrier and the plastic insulating material layer having the alignment apertures aligned with the alignment apertures; A process of overlapping the film carrier with the other main surface of the film carrier so as to be aligned, and heating and compressing the overlapping film carrier and plastic insulating material layer to form a laminate structure of a predetermined thickness as a basic unit. It is characterized by comprising a process.
本発明の第９形態は、フィルムキャリアに、半導体装置
を収容した半導体装置チップを遊嵌するデバイス開口お
よび位置合せ開口をあける工程と、フィルムキャリアの
一方の主面上に金属薄膜を被着する工程と、金属薄膜か
らデバイス開口内へ突出するリード、リードと一体に接
続され、フィルムキャリアの少なくとも１辺から外方に
延在する配線パターンおよびデバイス開口内へ突出する
と共にフィルムキャリアの少なくとも１辺から外方に延
在する放熱用パターンを形成する工程と、位置合せ開口
と整列する位置合せ開口および半導体装置チップを遊嵌
する開口の形成された第１可塑性絶縁材料層と、フィル
ムキャリアの位置合せ開口と整列する位置合せ開口およ
び半導体装置チップを遊嵌する開口の形成された熱伝導
層と、フィルムキャリアの位置合せ開口と整列する位置
合せ開口の形成された第２可塑性絶縁材料層とを、フィ
ルムキャリア、第１可塑性絶縁材料層、熱伝導層および
第２可塑性絶縁材料層の各位置合せ開口が整列するよう
にして、この順序でフィルムキャリアの他方の主面と重
ね合せる工程と、重ね合されたフィルムキャリア、第１
可塑性絶縁材料層、熱伝導層および第２可塑性絶縁材料
層を加熱して圧縮して所定の厚さの積層構造を基本単位
として形成する工程とを具えたことを特徴とする。A ninth aspect of the present invention includes the steps of: opening a device opening and an alignment opening into which a semiconductor device chip containing a semiconductor device is loosely fitted in a film carrier; and depositing a metal thin film on one main surface of the film carrier. a lead protruding from the metal thin film into the device opening; a wiring pattern integrally connected to the lead and extending outward from at least one side of the film carrier; and a wiring pattern protruding into the device opening and at least one side of the film carrier. a first plastic insulating material layer having an alignment opening aligned with the alignment opening and an opening into which a semiconductor device chip is loosely fitted; and a position of the film carrier. a thermally conductive layer formed with an alignment opening aligned with the alignment opening and an opening into which a semiconductor device chip is loosely fitted; and a second plastic insulating material layer formed with an alignment opening aligned with the alignment opening of the film carrier. , overlapping the film carrier, the first plastic insulating material layer, the thermal conductive layer, and the second plastic insulating material layer with the other main surface of the film carrier in this order so that the alignment openings are aligned; Combined film carrier, 1st
The method is characterized by comprising a step of heating and compressing the plastic insulating material layer, the thermally conductive layer, and the second plastic insulating material layer to form a laminated structure of a predetermined thickness as a basic unit.
本発明の第１０形態は、フィルムキャリアに、半導体装
置を収容した半導体装置チップを遊嵌するデバイス開口
および位置合せ開口をあける工程と、フィルムキャリア
の一方の主面上に金属薄膜を被着する工程と、金属薄膜
からデバイス開口内へ突出するリードおよびリードと一
体に接続され、フィルムキャリアの少なくとも１辺から
外方に延在する配線パターンを形成する工程と、位置合
せ開口と整列する位置合せ開口の形成された可塑性絶縁
材料層を、フィルムキャリアおよび可塑性絶縁材料層の
各位置合せ開口が整列するようにして、フィルムキャリ
アの他方の主面と重ね合せる工程と、重ね合されたフィ
ルムキャリアおよび可塑性絶縁材料層を加熱して圧縮し
て所定の厚さの基本単位として形成する工程と、基本単
位を複数個積層し、その積層構造を形成する際に位置合
せ開口に位置合せ棒を貫通させて複数個の基本単位を整
列させ、およびフィルムキャリアと可塑性絶縁材料層と
が交互に配置され、およびリードのうち外部接続用リー
ドが積層構造の、その積層方向と直交する少くとも１つ
の面に配置されるようにする工程とを具えたことを特徴
とする。A tenth aspect of the present invention includes the steps of: opening a device opening and an alignment opening into which a semiconductor device chip containing a semiconductor device is loosely fitted in a film carrier; and depositing a metal thin film on one main surface of the film carrier. forming a lead protruding from the metal thin film into the device opening and a wiring pattern integrally connected to the lead and extending outward from at least one side of the film carrier; and alignment aligned with the alignment opening. overlapping the plastic insulating material layer in which the openings have been formed with the other main surface of the film carrier so that the alignment openings in the film carrier and the plastic insulating material layer are aligned; A process of heating and compressing a plastic insulating material layer to form a basic unit of a predetermined thickness, and a process of stacking a plurality of basic units and passing an alignment rod through an alignment opening when forming the laminated structure. a plurality of basic units are aligned in a laminated structure, the film carrier and the plastic insulating material layer are arranged alternately, and the lead for external connection among the leads is on at least one surface of the laminated structure perpendicular to the lamination direction. The method is characterized by comprising a step of arranging the method.
本発明の第１１形態は、フィルムキャリアに、半導体装
置を収容した半導体装置チップを遊嵌するデバイス開口
および位置合せ開口をあける工程と、フィルムキャリア
の一方の主面上に金属薄膜を被着する工程と、金属薄１
摸からデバイス開口内へ突出するリード、リードと一体
に接続され、フィルムキャリアの少なくとも１辺から外
方に延在する配線パターンおよびデバイス開口内へ突出
すると共にフィルムキャリアの少なくとも１辺から外方
に延在する放熱用パターンを形成する工程と、位置合せ
間口と整列する位置合せ開口の形成された可塑性絶縁材
料層を、フィルムキャリアおよび可塑性絶縁材料層の各
位置合せ開口が整列するようにして、フィルムキャリア
の他方の主面と重ね合せる工程と、重ね合されたフィル
ムキャリアおよび可塑性絶縁材料層を加熱して圧縮して
所定の厚さの基本単位として形成する工程と、基本単位
を複数個積層し、その積層構造を形成する際に位置合せ
開口に位置合せ棒を貫通させて複数個の基本単位を整列
させ、およびフィルムキャリアと可塑性絶縁材料層とが
交互に配置され、およびリードのうち外部接続用リード
が積層構造の、その積層方向と直交する面に配置される
ようにする工程と、積層構造のうち、熱伝導層が突出し
た而を、当該熱伝導層と接触する放熱板によって覆う工
程とを具えたことを特徴とする。An eleventh aspect of the present invention includes the steps of: opening a device opening and an alignment opening into which a semiconductor device chip containing a semiconductor device is loosely fitted in a film carrier; and depositing a metal thin film on one main surface of the film carrier. Process and metal thin 1
A lead protruding from the pattern into the device opening, a wiring pattern integrally connected to the lead and extending outward from at least one side of the film carrier, and a wiring pattern protruding into the device opening and extending outward from at least one side of the film carrier. forming an extending heat dissipation pattern and forming a plastic insulating material layer with alignment openings aligned with the alignment openings such that the alignment openings in the film carrier and the plastic insulating material layer are aligned; A process of overlapping the other main surface of the film carrier, a process of heating and compressing the overlapping film carrier and plastic insulating material layer to form a basic unit of a predetermined thickness, and laminating a plurality of basic units. When forming the laminated structure, an alignment rod is passed through the alignment opening to align the plurality of basic units, and the film carrier and the plastic insulating material layer are alternately arranged, and the outer part of the lead is aligned. A step of arranging the connection lead on a surface of the laminated structure perpendicular to the lamination direction, and covering the portion of the laminated structure where the thermally conductive layer protrudes with a heat sink that is in contact with the thermally conductive layer. It is characterized by comprising a process.
本発明の第１２形態は、フィルムキャリアに、半導体装
置を収容した半導体装置チップを遊嵌するデバイス開口
および位置合せ開口をあける工程と、フィルムキャリア
の一方の主面上に金属薄膜を被着する工程と、金属薄膜
から前記デバイス開口内へ突出するリード、リードと一
体に接続され、フィルムキャリアの少なくとも１辺から
外方に延在する配線パターンおよびデバイス開口内へ突
出すると共にフィルムキャリアの少なくとも１辺から外
方に延在する放熱用パターンを形成する工程と、位置合
せ開口と整列する位置合せ開口および半導体装置チップ
を遊嵌する開口の形成された第１可塑性絶縁材料層と、
フィルムキャリアの位置合せ開口と整列する位置合せ開
口および半導体装置チップを遊嵌する開口の形成された
熱伝導層と、フィルムキャリアの位置合せ開口と整列す
る位置合せ開口の形成された第２可塑性絶縁材料層とを
、フィルムキャリア、第１可塑性絶縁材料層、熱伝導層
および第２可塑性絶縁材料層の各位置合せ間口が整列す
るようにして、この順序でフィルムキャリアの他方の主
面と重ね合せる工程と、重ね合されたフィルムキャリア
、第１可塑性絶縁材料層、熱伝導層および第２可塑性絶
縁材料層を加熱して圧縮して所定の厚さの基本単位とし
て形成する工程と、基本単位を複数個積層し、その積層
構造を形成する際に位置合せ開口に位置合せ棒を貫通さ
せて複数個の基本単位を整列させ、およびフィルムキャ
リアと第２可塑性絶縁材料層とが交互に配置され、およ
びリードのうち外部接続用リードが積層構造の、その積
層方向と直交する面に配置されるようにする工程と、積
層構造のうち、熱伝導層が突出した面を、当該熱伝導層
と接触する放熱板によって覆う工程とを具えたことを特
徴とする。A twelfth aspect of the present invention includes the steps of: opening a device opening and an alignment opening into which a semiconductor device chip containing a semiconductor device is loosely fitted in a film carrier; and depositing a metal thin film on one main surface of the film carrier. a lead protruding from the metal thin film into the device opening; a wiring pattern integrally connected to the lead and extending outward from at least one side of the film carrier; and a wiring pattern protruding into the device opening and at least one side of the film carrier. a step of forming a heat dissipation pattern extending outward from the sides; a first plastic insulating material layer having alignment openings aligned with the alignment openings and openings into which a semiconductor device chip is loosely fitted;
a thermally conductive layer having an alignment opening aligned with the alignment opening of the film carrier and an opening into which a semiconductor device chip is loosely fitted; and a second plastic insulator having an alignment opening aligned with the alignment opening of the film carrier. The film carrier, the first plastic insulating material layer, the thermally conductive layer, and the second plastic insulating material layer are stacked on the other main surface of the film carrier in this order so that their alignment openings are aligned. a step of heating and compressing the superposed film carrier, the first plastic insulating material layer, the thermally conductive layer and the second plastic insulating material layer to form a basic unit of a predetermined thickness; A plurality of basic units are laminated, and when forming the laminated structure, an alignment rod is passed through the alignment opening to align the plurality of basic units, and the film carrier and the second plastic insulating material layer are arranged alternately, and a step of placing the external connection lead among the leads on a surface of the laminated structure perpendicular to the lamination direction, and contacting the surface of the laminated structure from which the thermally conductive layer protrudes with the thermally conductive layer. and a step of covering with a heat dissipation plate.
本発明の第１３形態は、フィルムキャリアに、半導体装
置を収容した半導体装置チップを′ｔＬ１８するデバイ
ス開口および位置合せ開口をあける工程と、フィルムキ
ャリアの一方の主面上に金属薄膜を被着する工程と、金
属薄膜からデバイス開口内へ突出するリードおよびリー
ドと一体に接続され、フィルムキャリアの少なくとも１
辺から外方に延在する配線パターンを形成する工程と、
位置合せ開口と整列する位置合せ開口の形成された可塑
性絶縁材料層を、フィルムキャリアおよび可塑性絶縁材
料層の各位置合せ開口が整列するようにして、フィルム
キャリアの他方の主面と重ね合せる工程と、重ね合され
たフィルムキャリアおよび可塑性絶縁材料層を加熱して
圧縮して所定の厚さの基本単位として形成する工程と、
基本単位を複数個積層し、その積層構造を形成する際に
位置合せ開口に位置合せ棒を貫通させて複数個の基本単
位を整列させ、およびフィルムキャリアと°可塑性絶縁
材料層とが交互に配置され、およびリードのうち外部接
続用リードが積層構造の、その積層方向に直交する少な
くとも１つの面に配置されるようにする工程と、積層構
造のうち、外部接続用リードの突出する面に絶縁層を形
成する工程と、その絶縁層の表面と同一面上に外部接続
用リードの先端を露出させる工程と、外部接続用リード
と接続された配線パターンを絶縁層上に形成する工程と
を具えたことを特徴とする。A thirteenth embodiment of the present invention includes the steps of forming a device opening and an alignment opening in a film carrier for holding a semiconductor device chip containing a semiconductor device, and depositing a metal thin film on one main surface of the film carrier. a lead protruding from the metal thin film into the device opening; and at least one of the film carriers integrally connected to the lead.
forming a wiring pattern extending outward from the sides;
overlapping the plastic insulating material layer with the alignment openings formed therein aligned with the alignment openings on the other main surface of the film carrier such that the alignment openings in the film carrier and the plastic insulating material layer are aligned; , heating and compressing the superimposed film carrier and the plastic insulating material layer to form a basic unit of predetermined thickness;
A plurality of basic units are laminated, and when forming the laminated structure, an alignment rod is passed through the alignment opening to align the plurality of basic units, and the film carrier and the plastic insulating material layer are arranged alternately. and a step of disposing the external connection lead among the leads on at least one surface of the laminated structure perpendicular to the lamination direction, and insulating the surface of the laminated structure from which the external connection lead protrudes. A step of forming a layer, a step of exposing the tip of the lead for external connection on the same surface as the surface of the insulating layer, and a step of forming a wiring pattern connected to the lead for external connection on the insulating layer. It is characterized by:
本発明の第１４形態は、フィルムキャリアに、半導体装
置を収容した半導体装置チップを遊嵌するデバイス開口
および位置合せ開口をあける工程と、フィルムキャリア
の一方の主面上に金属薄膜な被着する工程と、金属薄膜
から前記デバイス開口内へ突出するリード、リードと一
体に接続され、フィルムキャリアの少なくとも１辺から
外方に延在する配線パターンおよびデバイス開口内へ突
出すると共にフィルムキャリアの少なくとも１辺から外
方に延在する放熱用パターンを形成する工程と、位置合
せ開口と整列する位置合せ開口の形成された可塑性絶縁
材料層を、フィルムキャリアおよび可塑性絶縁材料層の
各位置合せ開口が整列するようにして、フィルムキャリ
アの他方の主面と重ね合せる工程と、重ね合されたフィ
ルムキャリアおよび可塑性絶縁材料層を加熱して圧縮し
て所定の厚さの基本単位として形成する工程と、基本単
位を複数個積層し、その積層構造を形成する位置合せ開
口に位置合せ棒を貫通させて複数個の基本単位を整列さ
せ、およびフィルムキャリアと可塑性絶縁材料層とが交
互に配置され、およびリードのうち外部接続用リードが
積層構造のその積層方向と直交する面に配置されるよう
にする工程と、積層構造のうち、熱伝導層が突出した面
を、当該熱伝導層と接触する放熱板によって覆う工程と
、積層構造のうち、外部接続用リードの突出する面に絶
縁層を形成する工程と、その絶縁層の表面と同一面上に
前記外部接続用リードの先端を露出させる工程と、外部
接続用リードと接続された配線パターンを絶縁層上に形
成する工程とを具えたことを特徴とする。A fourteenth aspect of the present invention includes the steps of: forming a device opening and an alignment opening into which a semiconductor device chip containing a semiconductor device is loosely fitted in a film carrier; and depositing a metal thin film on one main surface of the film carrier. a lead protruding from the metal thin film into the device opening; a wiring pattern integrally connected to the lead and extending outward from at least one side of the film carrier; and a wiring pattern protruding into the device opening and at least one side of the film carrier. A step of forming a heat dissipation pattern extending outward from the side, and aligning the alignment openings of the plastic insulating material layer with alignment openings formed thereon, aligning the alignment openings of the film carrier and the plastic insulating material layer. a step of overlapping the film carrier with the other main surface of the film carrier in such a manner, a step of heating and compressing the overlapping film carrier and the plastic insulating material layer to form a basic unit of a predetermined thickness; A plurality of units are stacked, an alignment rod is passed through an alignment opening forming the stacked structure to align the plurality of basic units, and a film carrier and a plastic insulating material layer are arranged alternately, and a lead is formed. A step of arranging the external connection lead on a surface of the laminated structure perpendicular to the lamination direction; and a step of placing the surface of the laminated structure on which the thermally conductive layer protrudes into contact with the thermally conductive layer. a step of forming an insulating layer on the surface of the laminated structure from which the external connection lead protrudes, and a step of exposing the tip of the external connection lead on the same surface as the surface of the insulating layer; The method is characterized by comprising a step of forming a wiring pattern connected to an external connection lead on an insulating layer.
本発明の第１５形態は、フィルムキャリアに、半導体装
置を収容した半導体装置チップを遊嵌するデバイス開口
および位置合せ開口をあける工程と、フィルムキャリア
の一方の主面上に金属薄膜を被着する工程と、金属薄膜
から前記デバイス開口内へ突出するリード、リードと一
体に接続され、フィルムキャリアの少なくとも１辺から
外方に延在する配線パターンおよびデバイス開口内へ突
出すると共にフィルムキャリアの少なくとも１辺から外
方に延在する放熱用パターンを形成する工程と、位置合
せ開口と整列する位置合せ開口および半導体装置チップ
を遊嵌する開口の形成された第１可塑性絶縁材料層と、
フィルムキャリアの位置合せ開口と整列する位置合せ開
口および半導体装置チップを遊嵌する開口の形成された
熱伝導層と、フィルムキャリアの位置合せ開口と整列す
る位置合せ開口の形成された第２可塑性絶縁材料層とを
、フィルムキャリア、第１可塑性絶縁材料層、熱伝導層
および第２可塑性絶縁材料層の各位置合せ開口が整列す
るようにして、この順序でフィルムキャリアの他方の主
面と重ね合せる工程と、重ね合されたフィルムキャリア
、第１可塑性絶縁材料層、熱伝導層および第２可塑性絶
縁材料層を加熱して圧縮して所定の厚さの基本単位とし
て形成する工程と、基本単位を複数個積層し、その積層
構造を形成する際に位置合せ開口に位置合せ棒を貫通さ
せて複数個の基本単位を整列させ、およびフィルムキャ
リアと第２可塑性絶縁材料層とが交互に配置され、およ
びリードのうち外部接続用リードが積層構造の、その積
層方向と直交する面に配置されるようにする工程と、積
層構造のうち、熱伝導層が突出した面を、当該熱伝導層
と接触する放熱板によって覆う工程と、積層構造のうち
、外部接続用リードの突出する面に絶縁層を形成する工
程と、その絶縁層の表面と同一面上に外部接続用リード
の先端を露出させる工程と、外部接続用リードと接続さ
れた配線パターンを絶縁層上に形成する工程とを具えた
ことを特徴とする特
［作用］
本発明によれば、フィルムキャリアと熱可塑性弾性体薄
膜との積層構造を加熱圧縮することによって厚みを一定
となしたチップ搭載構造を構成する。この構造では、厚
さが精度よく一定に定められているので、この構造を基
本単位として積層し、その積層構造の同一面から外部接
続リードを取り出すことにより、その同一面上からはリ
ードが位置精度よく取り出される。したがって、その同
一面上に絶縁層を形成し、その絶縁層上に配線パターン
を配置することにより、３次元的な半導体装置の実装構
造を精度高く、安価にかつ確実に提供できる。しかも、
本発明では、半導体装置チップの発熱を３次元実装置構
造の外部に放熱することができるので、実装密度をチッ
プの厚さに応じて高く定めても、半導体装置チップの温
度が高くなるおそれがない。A fifteenth aspect of the present invention includes the steps of: opening a device opening and an alignment opening into which a semiconductor device chip containing a semiconductor device is loosely fitted in a film carrier; and depositing a metal thin film on one main surface of the film carrier. a lead protruding from the metal thin film into the device opening; a wiring pattern integrally connected to the lead and extending outward from at least one side of the film carrier; and a wiring pattern protruding into the device opening and at least one side of the film carrier. a step of forming a heat dissipation pattern extending outward from the sides; a first plastic insulating material layer having alignment openings aligned with the alignment openings and openings into which a semiconductor device chip is loosely fitted;
a thermally conductive layer having an alignment opening aligned with the alignment opening of the film carrier and an opening into which a semiconductor device chip is loosely fitted; and a second plastic insulator having an alignment opening aligned with the alignment opening of the film carrier. and the other main surface of the film carrier in this order such that the alignment openings of the film carrier, the first plastic insulating material layer, the thermally conductive layer, and the second plastic insulating material layer are aligned. a step of heating and compressing the superposed film carrier, the first plastic insulating material layer, the thermally conductive layer and the second plastic insulating material layer to form a basic unit of a predetermined thickness; A plurality of basic units are laminated, and when forming the laminated structure, an alignment rod is passed through the alignment opening to align the plurality of basic units, and the film carrier and the second plastic insulating material layer are arranged alternately, and a step of placing the external connection lead among the leads on a surface of the laminated structure perpendicular to the lamination direction, and contacting the surface of the laminated structure from which the thermally conductive layer protrudes with the thermally conductive layer. a step of forming an insulating layer on the surface of the laminated structure from which the external connection lead protrudes, and a step of exposing the tip of the external connection lead on the same surface as the surface of the insulating layer. and a step of forming a wiring pattern connected to an external connection lead on an insulating layer [Function] According to the present invention, a lamination of a film carrier and a thermoplastic elastic thin film is performed. A chip mounting structure with a constant thickness is constructed by heating and compressing the structure. In this structure, the thickness is precisely determined to be constant, so by stacking this structure as a basic unit and taking out external connection leads from the same side of the stacked structure, the leads can be positioned from the same side. It is extracted with high precision. Therefore, by forming an insulating layer on the same surface and arranging a wiring pattern on the insulating layer, a three-dimensional semiconductor device mounting structure can be provided with high precision, at low cost, and reliably. Moreover,
In the present invention, the heat generated by the semiconductor device chip can be dissipated to the outside of the three-dimensional actual device structure, so even if the mounting density is set high according to the thickness of the chip, there is no risk of the temperature of the semiconductor device chip becoming high. do not have.
［実施例］ 以下に図面を参照して本発明の詳細な説明する。[Example] The present invention will be described in detail below with reference to the drawings.
未発明の実施例において積層される半導体装置チップ、
たとえばＩＣチップを搭載したフィルムキャリアの一例
を第１Ａ図および第１Ｂ図に示す。Semiconductor device chips stacked in uninvented embodiments;
For example, an example of a film carrier on which an IC chip is mounted is shown in FIGS. 1A and 1B.
第１Ａ図および第１Ｂ図において、■はポリイミドやＢ
Ｔレジンによるたとえば厚さ１３５μｍのフィルムキャ
リア、ｌＯはＩＣチップである。フィルムキャリア１に
は、ＩＣチップ１０を受容するデバイス間口１１および
位置合せ穴１２をあらかじめ形成しておき、さらに外部
接続リード１３およびダミーリード１４をもあらかじめ
パターン形成しておく。これらリード１３および１４は
たとえば厚さ１３５ μｍの銅リードとする。外部接続
リード１３はＩＣチップ１０の１辺にのみ接続するので
はなく、複数辺に接続してもよく、また、リード１３は
フィルムキャリアの１辺から突出させるのみでなく、他
の辺から取り出すようにしてもよい。In Figures 1A and 1B, ■ indicates polyimide or B.
The film carrier is made of T resin and has a thickness of 135 μm, for example, and IO is an IC chip. A device opening 11 for receiving an IC chip 10 and an alignment hole 12 are previously formed in the film carrier 1, and external connection leads 13 and dummy leads 14 are also patterned in advance. These leads 13 and 14 are, for example, copper leads with a thickness of 135 μm. The external connection lead 13 is not connected to only one side of the IC chip 10, but may be connected to multiple sides, and the lead 13 is not only made to protrude from one side of the film carrier, but also taken out from the other side. You can do it like this.
ＩＣチップ１０とフィルムキャリア１上のリード１３お
よび１４とを、ＩＣチップ１０上の金バンプとリード１
３および１４との熱圧着による通常のインナーリードボ
ンディング法で接続し、ＩＣチップ１０を開口１１に入
れたとぎにリード１３および１４によりＩＣチップ１０
をフィルムキャリア１に支持し、および外部接続リード
１３によってチップを重ね合せた後に外部との電気信号
の人出力を行う。ダミーリード１４はＩＣチップ１０と
フィルムキャリア１との間の接続固定用のものである。IC chip 10 and leads 13 and 14 on film carrier 1 are connected to gold bumps on IC chip 10 and leads 1
After the IC chip 10 is inserted into the opening 11, the IC chip 10 is
are supported on a film carrier 1, and after overlapping the chips with external connection leads 13, an electric signal is outputted to the outside. The dummy leads 14 are for fixing the connection between the IC chip 10 and the film carrier 1.
位置合せ穴１２は、後述する弾性体薄膜との重ね合せお
よび最終的に行うＩＣチップＨ）の重ね合わせの位置合
せのために用いる。The alignment holes 12 are used for alignment with an elastic thin film, which will be described later, and for the final stacking of IC chips H).
次に、フィルムキャリアｌと積層する際にＩＣチップ１
０の厚さに対するスペーサおよび厚さ補正用スペーサと
しての第１の可塑性薄膜、たとえば熱可塑性ゴムのよう
な熱可塑性弾性体薄膜の一例を第２Ａ図および第２Ｂ図
に示す。Next, when laminating the IC chip 1 with the film carrier 1,
An example of a first plastic thin film, for example a thermoplastic elastomer thin film such as thermoplastic rubber, as a zero thickness spacer and a thickness correction spacer is shown in FIGS. 2A and 2B.
ここで、２は第１の熱可塑性弾性体薄膜であり、この薄
膜２には、位置合せ穴２１およびデバイス受容開口２２
をあらかじめあけておく。この第１の熱可塑性弾性体薄
膜２の外寸は、後述するフィルムキャリア１との重ね合
せ圧縮時のりぶれを考慮して、フィルムキャリア１に比
較して若干小さめに定めておくものとする。同揉な理由
から、第１の熱可塑性弾性体薄膜２の位置合せ穴２１お
よびデバイス間口２２は、フィルムキャリア１の位置合
せ穴１２およびデバイス間口１１に比して若干大きめに
形成しておくものとする。Here, 2 is a first thermoplastic elastic thin film, and this thin film 2 includes an alignment hole 21 and a device receiving opening 22.
Open it in advance. The outer dimensions of the first thermoplastic elastic thin film 2 are set to be slightly smaller than that of the film carrier 1 in consideration of the deviation during overlapping and compression with the film carrier 1, which will be described later. For the same reason, the alignment hole 21 and device opening 22 of the first thermoplastic elastic thin film 2 are formed to be slightly larger than the alignment hole 12 of the film carrier 1 and the device opening 11. shall be.
第３Ａ図および第３Ｂ図はフィルムキャリア１および第
１の熱可塑性弾性体薄ｆｌｕ ２と重ね合せる際の厚さ
補正用スペーサおよびＩＣチップ１０の底面を絶縁する
ための絶縁層としての第２の可塑性薄膜、たとえば熱可
塑性ゴムのような熱可塑性弾性体薄膜の一例を示す。3A and 3B show a spacer for correcting the thickness when stacking the film carrier 1 and the first thermoplastic elastic thin film 2, and a second insulating layer for insulating the bottom surface of the IC chip 10. An example of a plastic thin film, for example a thermoplastic elastomer thin film such as thermoplastic rubber, is shown.
ここで、３は第２の熱可塑性弾性体薄膜、３１はこの薄
膜３にあけた位置合せ穴である。Here, 3 is a second thermoplastic elastic thin film, and 31 is an alignment hole made in this thin film 3.
以上に示したＩＣチップ付フィルムキャリア１、第１の
熱可塑性弾性体薄膜２および第２の熱可塑性弾性体薄膜
３を重ね合せて圧縮するための冶具の一例を第４Ａ図お
よび第４Ｂ図、および第５Ａ図、第５Ｂ図および第５Ｃ
図に示す。An example of a jig for overlapping and compressing the IC chip-attached film carrier 1, the first thermoplastic elastic thin film 2, and the second thermoplastic elastic thin film 3 shown above is shown in FIGS. 4A and 4B. and Figures 5A, 5B and 5C.
As shown in the figure.
第４八図および第４Ｂ図は蓋部の冶具を示し、ここで、
４は治具としての蓋であり、この蓋４には位置合せ穴４
Ｎをあけておく。Figures 48 and 4B show the jig for the lid, where:
4 is a lid as a jig, and this lid 4 has alignment holes 4.
Leave N open.
第５八図、第５ｎ図および第５Ｃ図はヘース部の冶具を
示し、ここで５は冶具としてのベースであり、このベー
ス５には位置合せのための棒５１を突設すると共に、一
方の対向端部の各々には突起５２を設ける。治具ベース
５の棒５１を蓋治具４の穴４１に挿入できるように、穴
４１の径は棒５１の外扉よりも若干犬とくしておく。Fig. 58, Fig. 5n, and Fig. 5C show a jig for the base portion, where 5 is a base as a jig, and a rod 51 for positioning is protruded from the base 5, and one side A protrusion 52 is provided on each of the opposing ends. The diameter of the hole 41 is made slightly larger than the outer door of the rod 51 so that the rod 51 of the jig base 5 can be inserted into the hole 41 of the lid jig 4.
次に、これら治具４および５を用いて、ＩＣチップ付フ
ィルムキャリア１、第１の熱可塑性弾性体Ｆｉｔｌｌ！
２および第２の熱可塑性弾性体薄膜３を重ね合せて基本
単位を形成する工程について第６図を参照して説明する
。Next, using these jigs 4 and 5, the IC chip-attached film carrier 1 and the first thermoplastic elastic body Fitll!
The process of forming a basic unit by overlapping the thermoplastic elastic thin film 2 and the second thermoplastic elastic thin film 3 will be described with reference to FIG.
これら部材３．２および１をそれぞれの位置合せ穴３１
．２１および１２にベース治具５の棒５１をこの順序で
挿入してこれら穴１２．２１および３１を一致させて部
材１．２および３を重ね合せ、ざらに蓋治具４の穴４１
を棒５１に挿入した状態を第６図に示す。この状態では
、フィルムキャリア１と第１および第２の熱可塑性弾性
体薄膜２および３とを重ね合せた厚み（以下、総厚と称
する）に比べて、ベース冶！！−５の突起５２の高さを
、若干低く設定しておき、後述するように積層した部材
１〜３を突起５２の高さまで圧縮できるようにしておく
。These parts 3.2 and 1 are aligned through their respective alignment holes 3.
．． Insert the rods 51 of the base jig 5 into 21 and 12 in this order, align these holes 12.21 and 31, overlap the members 1.2 and 3, and roughly fit the holes 41 of the lid jig 4.
FIG. 6 shows the state in which the rod is inserted into the rod 51. In this state, compared to the thickness of the film carrier 1 and the first and second thermoplastic elastic thin films 2 and 3 stacked together (hereinafter referred to as the total thickness), the thickness of the base layer is smaller than the thickness of the film carrier 1 and the first and second thermoplastic elastic thin films 2 and 3 (hereinafter referred to as the total thickness). ! The height of the protrusion 52 of -5 is set slightly low so that the laminated members 1 to 3 can be compressed to the height of the protrusion 52 as described later.
このようにして第６図の配置を形成した後、この配置全
体を加熱し、その加熱状態の下で治具４と５との間に圧
力を加えることによって、第１および第２の熱可塑性弾
性体薄膜２および３をつぶすことによりその膜厚を縮少
させて総厚を突起５２の高さに等しくする。After forming the arrangement of FIG. 6 in this way, the first and second thermoplastics are heated by heating the entire arrangement and applying pressure between the jigs 4 and 5 under the heated conditions. By crushing the elastic thin films 2 and 3, their thickness is reduced to make the total thickness equal to the height of the protrusion 52.
この圧縮工程の後、圧縮された配置全体を室温まで冷却
し、ついで治具４および５を取り除くことによって、第
７図に示すように、総厚が突起５２の高さに等しいＩＣ
チップ搭載構造をＩＣチップの重ね合せの基本単位とし
て得る。本例では、弾性体薄１１ｊＪ２および３により
総厚を補正することができ、これら薄膜２および３の厚
さをそれぞれ５００μｍおよび３ＱＯｕｌｌとしたとき
に総厚を８５０μｍとすることができた。After this compression step, the entire compressed arrangement is cooled to room temperature and then the jigs 4 and 5 are removed to form an IC with a total thickness equal to the height of the protrusion 52, as shown in FIG.
A chip mounting structure is obtained as a basic unit for stacking IC chips. In this example, the total thickness could be corrected by the elastic thin films 11jJ2 and 3, and when the thicknesses of these thin films 2 and 3 were set to 500 μm and 3QOull, respectively, the total thickness could be set to 850 μm.
なお、上述した実施例において説明した第１の熱可塑性
弾性体薄［２は、第８図に示すように、ＩＣチップ１０
の厚さとフィルムキャリアｌの厚さとがほぼ等しい場合
には、省略することが可能である。Note that the first thermoplastic elastic thin film [2 described in the above-mentioned embodiments] is the IC chip 10 as shown in FIG.
If the thickness of the film carrier l is approximately equal to the thickness of the film carrier l, it can be omitted.
ＩＣチップ１０をフィルムキャリアｌ上のリード１３お
よび１４のみで充分に固定でき、かつＩＣチップ１０の
裏面の絶縁が空間的な絶縁のみで十分な場合には、第９
図に示すように、ＩＣチップｌＯに比べて充分厚い第１
の熱可塑性弾性体薄膜２を用いるのみで、第２の熱可塑
性弾性体薄膜３を省略することができる。If the IC chip 10 can be sufficiently fixed only with the leads 13 and 14 on the film carrier l, and if the insulation on the back side of the IC chip 10 is sufficient only by spatial insulation, the ninth
As shown in the figure, the first layer is sufficiently thick compared to the IC chip lO.
The second thermoplastic elastic thin film 3 can be omitted by only using the thermoplastic elastic thin film 2.
なお、上述の各種位置合せ穴１２．２１および３１の代
わりに切欠きを設けてもよく、要は位置合せ棒を挿通で
きる位置合せ開口であればその形態は問わない。Note that notches may be provided in place of the above-mentioned various alignment holes 12, 21 and 31, and the shape of the alignment opening is not limited as long as it is an alignment opening through which an alignment rod can be inserted.
以上の第８図または第９図に示したＩＣチップ搭載構造
では、上述したようにその総厚をＩＣチップｌＯの厚み
（０，５ｍｍ程度）と同程度の０．８ｍｍ程度にするこ
とが可能であるが、ＩＣチップの厚さをさらに薄くする
ことにより、この構造の厚さを０．５ｍｍ程度にまで薄
くすることができる。In the IC chip mounting structure shown in FIG. 8 or 9 above, the total thickness can be made to be about 0.8 mm, which is about the same as the thickness of the IC chip IO (about 0.5 mm), as described above. However, by further reducing the thickness of the IC chip, the thickness of this structure can be reduced to about 0.5 mm.
なお、上述した可塑性薄膜２および３は、熱や圧力を加
えることによって変形する絶縁材料であって、必ずしも
弾性材料である必要はないが、フィルムキャリアｌとは
接着しやすく、かつ圧縮治具４および５とは圧縮後に離
れやすい性質の絶縁材料であることが必要であり、たと
えばポリオレフィン系エラストマーのような熱可塑性弾
性体が好適である。しかし、かかる薄膜２および３の材
料はこれのみに限定されない。The above-mentioned plastic thin films 2 and 3 are insulating materials that deform by applying heat or pressure, and do not necessarily have to be elastic materials, but they are easy to adhere to the film carrier 1 and can be easily bonded to the compression jig 4. and 5 must be an insulating material that easily separates after being compressed; for example, a thermoplastic elastomer such as a polyolefin elastomer is suitable. However, the materials for the thin films 2 and 3 are not limited to these.
以上のようにして得たＩＣチップ搭載構造を重ね合せて
３次元的に配線接続した構造の一例を第１０図〜第１２
図に示す。Figures 10 to 12 show an example of a structure in which the IC chip mounting structures obtained as described above are stacked and three-dimensionally connected with wiring.
As shown in the figure.
ここで、６は端部固定板、６１はこの板６に取り付けた
位置合せ棒である。７は側部固定板、７１は側部固定板
７の側面に設けたポンディングパッド、７２は側部固定
板７に埋め込んだ外部接続用のソケット、８は基本単位
の積層方向、すなわちフィルムキャリア１の主面と直交
する面に沿って配置された絶縁層、８１は絶縁層８の表
面に設けたポンディングパッド、８２は絶縁層８の表面
にフォトリソゲラフやマスク蒸着を用いて設けた配線層
、９はポンディングパッド７１と８１とを接続するボン
ディングワイヤである。Here, 6 is an end fixing plate, and 61 is an alignment rod attached to this plate 6. 7 is a side fixing plate, 71 is a bonding pad provided on the side surface of the side fixing plate 7, 72 is a socket for external connection embedded in the side fixing plate 7, and 8 is the stacking direction of the basic unit, that is, a film carrier. Insulating layer 81 is a bonding pad provided on the surface of insulating layer 8, and 82 is an insulating layer disposed along a plane perpendicular to the main surface of insulating layer 8. The wiring layer 9 is a bonding wire that connects the bonding pads 71 and 81.
この構造を得るためには、まず、第１０図に示すように
、ＩＣチップ搭載構造を、フィルムキャリア１および薄
膜２および３の各位置合せ穴１２．２１および３１に位
置合せ棒６１を通すことによってフィルムキャリア１の
外部接続リード１３が、基本単位の積層方向、すなわち
フィルムキャリア１の主面と直交する面、すなわち絶縁
層８の側に配置されるようにして重ね合せ、得られた積
層構造の両端を端部固定板６で固定する。In order to obtain this structure, first, as shown in FIG. The external connection leads 13 of the film carrier 1 are stacked so that they are arranged in the stacking direction of the basic unit, that is, the plane perpendicular to the main surface of the film carrier 1, that is, on the side of the insulating layer 8, and the obtained laminate structure is obtained. Both ends are fixed with end fixing plates 6.
ここで、１６個の基本単位を積層した拮果、フィルムキ
ャリア１の位置合せ穴によるリード位置合せ精度として
±２０μｍ１積層ピッチ精度として±３０μｍが得られ
た。Here, as a result of laminating 16 basic units, the lead positioning accuracy using the positioning holes of the film carrier 1 was ±20 μm, and the stacking pitch accuracy was ±30 μm.
さらに、第１１図に示すように、側部固定板７を端部固
定板６に固定し、ついで端部固定板６と側部固定板７と
で囲まれたくぼみ部分に外部接続リード１３を含むよう
にポリイミド系樹脂などの絶縁体を流し込む。この絶縁
体か硬化してから、その絶縁体をリード１３と共に研磨
することにより、リード１３の端面と同一平面上にある
ような平坦な絶縁層８を得る。Furthermore, as shown in FIG. 11, the side fixing plate 7 is fixed to the end fixing plate 6, and then the external connection lead 13 is inserted into the recessed part surrounded by the end fixing plate 6 and the side fixing plate 7. Pour an insulator such as polyimide resin to contain the material. After this insulator is cured, it is polished together with the leads 13 to obtain a flat insulating layer 8 that is flush with the end surface of the leads 13.
なお、絶縁層８として樹脂より硬い材料が必要な場合に
は、シリコン酸化物などの無機絶縁物の膜を、ＣＶＤ法
や真空蒸着法で形成したり、あるいはシリコン酸化物を
含む流動体を流し込み、ついでベーキングを行って硬化
させることで形成させることができる。If a material harder than resin is required for the insulating layer 8, a film of an inorganic insulator such as silicon oxide may be formed by CVD or vacuum evaporation, or a fluid containing silicon oxide may be poured. , followed by baking and curing.
つぎにリード１３の端面の接続のための配線層８２およ
びポンディングパッド８１を絶縁層８の上にホトリソグ
ラフィおよびエツチングにより形成する。Next, a wiring layer 82 and a bonding pad 81 for connecting the end faces of the leads 13 are formed on the insulating layer 8 by photolithography and etching.
一方、ポンディングパッド７１と８１との間をボンディ
ングワイヤ９により接続することにより、側部固定板７
の外部接続用のソケット７２をポンディングパッド８１
と接続する。これによって積層されたＩＣチップと外部
接続用のソケット７２どの間の電気接続がすべて完了す
る。On the other hand, by connecting bonding pads 71 and 81 with bonding wire 9, side fixing plate 7
The socket 72 for external connection of the bonding pad 81
Connect with. This completes all electrical connections between the stacked IC chips and the external connection sockets 72.
以上のようにして得た配線接続構造に内部保護のための
カバーを取り付けて完成した３次元実装構造の外観例を
第１２図に示す。FIG. 12 shows an example of the external appearance of a three-dimensional mounting structure completed by attaching a cover for internal protection to the wiring connection structure obtained as described above.
ここで、９０は底板、９１は上蓋であり、これらカバ一
部材９０および９１により３次元実装構造の露出面、す
なわち絶縁層８およびこの層８とは反対側の面を覆う。Here, 90 is a bottom plate, and 91 is a top lid, and these cover members 90 and 91 cover the exposed surface of the three-dimensional mounting structure, that is, the insulating layer 8 and the surface opposite to this layer 8.
なお、上蓋９１は、その取り付は時にポンディングパッ
ド７１および８１とボンディングワイヤ９を傷つけぬよ
うに、内部に空間が設けられている。Note that a space is provided inside the upper lid 91 so as not to damage the bonding pads 71 and 81 and the bonding wire 9 when the upper lid 91 is attached.
以上に示した構造において、たとえば２５６キロビツト
のメモリチップを６４個積層することによって、２Ｍバ
イトの固体メモリをわずか４０ｍｍ程度の厚さのデバイ
スとして実現することができる。このことは、通常は磁
気ディスクや磁気テープなどの記録媒体で行われている
ファイル記憶装置を固体メモリで構成できることを意味
する。In the structure shown above, for example, by stacking 64 256 kilobit memory chips, a 2 Mbyte solid-state memory can be realized as a device with a thickness of only about 40 mm. This means that file storage devices, which are normally implemented with recording media such as magnetic disks or magnetic tape, can be implemented with solid-state memory.
次に、上述した本発明のｔＣチップ搭載構造においてチ
ップからの発熱を放熱することができるように構成した
本発明の実施例について説明する。Next, an embodiment of the present invention will be described in which the tC chip mounting structure of the present invention described above is configured so that heat generated from the chip can be dissipated.
第１３八図および第１３［１図はメモリチップのように
ＩＣチップの４辺に外部接続のバンプを設けた場合に本
発明を適用した実施例を示し、これら４辺のバンブに外
部接続リード１３を接続した例である。ここで、フィル
ムキャリア１には、外部接続リード１３に加えて、チッ
プ１０を配置するデバイス開口！ｌの位置するに対応し
て、チップ１０よりも小さい面積のたとえばほぼ四角形
状の熱伝導部１００と、この熱伝導部１００をデバイス
開口１１に対して支持するよう熱伝導部１００の各辺か
ら突出する脚１０１１ フィルムキャリア１の縁部を越
えて延在する放熱部１０２および熱伝導部１００と放熱
部１０２とを接続する熱伝導部１０３をも、外部接続リ
ード１３のパターン形成と同時に銅箔より形成する。す
なわち、フィルムキャリア１上にデバイス開口１１およ
び穴１２をあけてから銅箔を被着させ、その銅箔に対し
て、リード１３および上述した部分１００〜１０３につ
いてのパターンを形成する。Figures 138 and 13[Figure 1] show an embodiment in which the present invention is applied when bumps for external connection are provided on four sides of an IC chip like a memory chip, and external connection leads are provided on the bumps on these four sides. This is an example in which 13 are connected. Here, in addition to the external connection leads 13, the film carrier 1 has a device opening for arranging the chip 10! Corresponding to the position of l, there is a heat conductive part 100 having an area smaller than that of the chip 10, for example, a substantially rectangular shape. The protruding leg 1011, the heat dissipation part 102 extending beyond the edge of the film carrier 1, and the heat conduction part 103 connecting the heat conduction part 100 and the heat dissipation part 102 are also formed using copper foil at the same time as patterning the external connection leads 13. Form more. That is, a device opening 11 and a hole 12 are made on the film carrier 1, and then a copper foil is deposited on the film carrier 1, and a pattern for the leads 13 and the above-mentioned portions 100 to 103 is formed on the copper foil.
ＩＣチップＩＯとフィルムキャリア１のリード１３との
接続は上述したようにインナーリードポンディング法で
行うことができる。ＩＣチップｌＯと熱伝導部１００と
は、ＩＣチップｌＯにさらに付加したバンブと熱伝導部
１００の銅箔とをインナーリードボンディング法による
熱圧着で接続したり、熱伝導率の高い接着剤で接続する
ことができる。なお、 ＩＣチップｌＯと熱伝導部１０
０とは、積層された状態では圧接されており、上述のよ
うに接続しなくても熱は伝達される。次に上述した治具
４および５を用いて、第１３Ａ図に示した放熱用銅箔パ
ターンを有するフィルムキャリア１を、第１３８図に示
すように、熱可塑性弾性体薄膜２および３と共に一体化
してＩＣチップ搭載構造を形成する。このＩＣチップ搭
載構造を、第１Ｏ図に示したように積層し、第１４図に
示すように、端部固定板６と熱伝導率の高い金属などに
よる側部固定板１０７とにより固定する。この側部固定
板１０７は上述した放熱部１０２を嵌合する細い溝１０
８を有し、放熱部１０２からの熱を受けて外部に放熱す
る放熱板としても作用する。The IC chip IO and the leads 13 of the film carrier 1 can be connected by the inner lead bonding method as described above. The IC chip IO and the thermally conductive part 100 are connected by thermocompression bonding using an inner lead bonding method, or by connecting a bump added to the IC chip IO and the copper foil of the thermally conductive part 100, or by using an adhesive with high thermal conductivity. can do. In addition, the IC chip lO and the heat conduction part 10
0 means that they are pressed together in a stacked state, and heat is transferred even if they are not connected as described above. Next, using the jigs 4 and 5 described above, the film carrier 1 having the heat dissipating copper foil pattern shown in FIG. 13A is integrated with the thermoplastic elastic thin films 2 and 3 as shown in FIG. 138. to form an IC chip mounting structure. This IC chip mounting structure is stacked as shown in FIG. 1O, and fixed by end fixing plates 6 and side fixing plates 107 made of metal or the like with high thermal conductivity, as shown in FIG. 14. This side fixing plate 107 has a narrow groove 10 into which the heat dissipation part 102 described above is fitted.
8, and also acts as a heat sink that receives heat from the heat sink 102 and radiates the heat to the outside.
第１５図は第１Ａ図に示したようにＩＣチップｌＯの１
辺のみに外部接続リード１３を接続する場合の冷却構造
を示す。この実施例では、フィルムキャリア１上にデバ
イス開口１１および位置合せ穴１２をあけてから、リー
ド１３と共に、ＩＣチップｌＯおよびデバイス開口１１
の大部分を覆い、かつフィルムキャリア１の縁部を越え
て延在する放熱用パターン１１０をも銅箔から形成する
。FIG. 15 shows 1 of the IC chip lO as shown in FIG. 1A.
A cooling structure in the case where external connection leads 13 are connected only to the sides is shown. In this embodiment, the device opening 11 and alignment hole 12 are formed on the film carrier 1, and then the IC chip lO and the device opening 11 are opened together with the leads 13.
A heat dissipation pattern 110 covering a large part of the film carrier 1 and extending beyond the edges of the film carrier 1 is also formed from copper foil.
なお、このパターン１１０のうち、穴１２に対応する個
所は穴パターンとしておく。Note that the portions of this pattern 110 that correspond to the holes 12 are set as hole patterns.
第１６図は金属板による放熱構造の実施例を示し、本例
では、第１および第２熱可塑性弾性体薄膜２と３との間
に放熱用金属板１２０を介挿する。FIG. 16 shows an embodiment of a heat dissipation structure using a metal plate, and in this example, a heat dissipation metal plate 120 is inserted between the first and second thermoplastic elastic thin films 2 and 3.
第１６図に示したように構成されたＩＣチップ搭載構造
を、第１７図に示すように積層し、端部固定板６と、冷
媒通路１２１を有する側部固定板１２２とにより固定す
る。この側部固定板１２２は熱伝導率の高い材料で形成
し、上述した放熱板１２０の端部を嵌合する細い溝１２
３を有し、金属板１２０からの熱を受けて通路１２１を
流れる冷媒と熱交換する。The IC chip mounting structures configured as shown in FIG. 16 are stacked as shown in FIG. 17 and fixed by end fixing plates 6 and side fixing plates 122 having coolant passages 121. This side fixing plate 122 is made of a material with high thermal conductivity, and has a narrow groove 12 into which the end of the heat dissipation plate 120 described above is fitted.
3, which receives heat from the metal plate 120 and exchanges heat with the refrigerant flowing through the passage 121.
［発明の効果］
以上説明したように、本発明によれば、半導体装置チッ
プ搭載構造において、精密加工を施したセラミック等の
高価なチップ搭載体を必要とせず、フィルムキャリアと
熱可塑性弾性体薄膜との積層構造を加熱圧縮することに
よって厚みを一定となしたチップ搭載構造を構成するこ
とができるため、この構造を基本単位として重ね合せた
構造においては、電気信号の人出力用のリードの取出し
位置を揃えることが容易である。その結果、リード間の
配線接続によって３次元的な半導体装置の実装構造を精
度高く、安価にかつ確実に提供できる。[Effects of the Invention] As explained above, according to the present invention, in a semiconductor device chip mounting structure, an expensive chip mounting body such as a precision-processed ceramic is not required, and a film carrier and a thermoplastic elastic thin film are used. A chip mounting structure with a constant thickness can be constructed by heating and compressing the laminated structure with It is easy to align the positions. As a result, a three-dimensional semiconductor device mounting structure can be provided accurately, inexpensively, and reliably by wiring connections between leads.
しかも、本発明では、半導体装置チップの発熱を３次元
実装置構造の外部に放熱することができるので、実装密
度をチップの厚さに応じて高く定めても、半導体装置チ
ップの温度が高くなるおそれがない。Moreover, in the present invention, the heat generated by the semiconductor device chip can be dissipated to the outside of the three-dimensional actual device structure, so even if the packaging density is set high according to the thickness of the chip, the temperature of the semiconductor device chip remains high. There is no fear.
本発明でＩｎいる可塑性薄膜によるスペーサは半導体装
置チップ間の絶縁と半導体装置チップの厚み補正のため
に用いられるので、その厚みは、チップ厚に比べて充分
薄くすることができる。したがって、基本単位の積層ピ
ッチをチップの厚みより僅かに厚い程度にすることがで
きるため、高密度の実装が可能である。In the present invention, the spacer made of a plastic thin film containing In is used for insulation between semiconductor device chips and for correcting the thickness of the semiconductor device chip, so its thickness can be made sufficiently thinner than the chip thickness. Therefore, since the stacking pitch of the basic unit can be made slightly thicker than the thickness of the chip, high-density packaging is possible.
さらにまた、積層構造形成の際に、基本単位の特殊な位
置合せは必要とせず、単なる機械的位置合せで行えるの
で、自動化による量産が可能である。Furthermore, when forming the laminated structure, there is no need for special alignment of the basic units, and the process can be performed simply by mechanical alignment, so mass production by automation is possible.
なお、可塑性絶縁材料が弾性体であるときには、たとえ
各基本単位の厚さにばらつきがあっても、基本単位を積
層した積層構造において、その厚さ方向に力を加えて固
定することにより、積層構造全体の厚さを所定の厚さに
調整することもできる。Note that when the plastic insulating material is an elastic body, even if the thickness of each basic unit varies, in a laminated structure in which basic units are laminated, the laminated layers can be fixed by applying force in the thickness direction. The thickness of the entire structure can also be adjusted to a predetermined thickness.
しかもまた、積層構造の配線接続を一括して行うことが
でき、しかも特殊な精密加工を必要としない廉価な材料
を用いることができるので、実装が低コストで行える。Furthermore, since wiring connections in a laminated structure can be made all at once, and inexpensive materials that do not require special precision processing can be used, mounting can be performed at low cost.
特に、多数チップを収容したときにチップあたりの実装
コストか著しく低下する。In particular, when a large number of chips are accommodated, the mounting cost per chip is significantly reduced.
このように、本発明によって、多数の半導体装置チップ
を１つのパッケージ内に収められる低コストな高密度実
装が可能となるため、たとえばメガバイト級のメモリを
わずか４０ｍｍ程度の厚みのパッケージ内に収容するこ
とができ、今まで磁気ディスクや磁気テープなどの記憶
媒体を用いていた各種の記憶装置をかかる固体メモリで
置き換えることができる。また、ＲＡＭ、 ＲＯＭ、Ｃ
Ｐｔ１．周辺ＩＣチップを複合して１つのパッケージ内
に収容することによって、これまでボード上に搭載され
ていた計算機を１パツケージ化することができる。As described above, the present invention enables low-cost, high-density packaging in which a large number of semiconductor device chips can be housed in one package. For example, a megabyte of memory can be housed in a package with a thickness of only about 40 mm. This solid-state memory can replace various storage devices that have hitherto used storage media such as magnetic disks and magnetic tapes. Also, RAM, ROM, C
Pt1. By combining peripheral IC chips and accommodating them in one package, a computer that has been mounted on a board can be integrated into one package.
第１Ａ図は本発明で用いるチップ搭載フィルムキャリア
の一例を示す平面図、
第１Ｂ図はその八−Ａ′線断面図、
第２Ａ図は本発明で用いる第１熱可塑性弾性体薄膜の一
例を示す平面図、
第２Ｂ図はそのＢ−８’線断面図、
第桿図は本発明て用いる第２熱可塑性弾性体薄膜の一例
を示す平面図、
第３Ｂ図はそのｃ−ｃ’線断面図、
第４Ａ図は本発明で用いる一方の冶具の一例を示す平面
図、
第４Ｂ図はそのＤ−Ｄ’線断面図、
第５Ａ図は本発明で用いる他方の治具の一例を示す平面
図、
第５Ｂ図および第５Ｃ図は、それぞれ、第５Ａ図示の治
具をＥ−Ｅ’線およびＦ−Ｆ’線で切って示す断面図、
第６図は本発明における基本単位の積層体を形成するプ
ロセスを説明するための断面図、第７図は本発明により
形成された基本単位としてのチップ搭載構造を示す断面
図、
第８図および第９図は本発明による基本単位の他の２例
を示す断面図、
第１Ｏ図は基本単位を積層した状態を示す斜視図、
第１１図は積層して得た３次元実装構造の一例を示す斜
視図、
第１２図はパッケージングを施した３次元実装構造の一
例を示す斜視図、
第１３八図は本発明による放熱構造をもつ基本単位の一
実施例を示す平面図、
第１３Ｂ図はそのＧ−Ｇ錦断面図、
第１４図は放熱構造をもつ本発明３次元実装構造の一実
施例を示す断面図、
第１５図は放熱のためのフィルムキャリアの他の実施例
を示す平面図、
第１６図は本発明における放熱構造のさらに他の実施例
を示す断面図、
第１７図は第１６図示の放熱構造を用いた場合の本発明
３次元実装構造の一実施例を示す断面図である。
ｌ・・・フィルムキャリア、
２．３・・・熱可塑性弾性体薄膜、
４・・・蓋、
５・・・ベース（治具）、
６・・・端部固定板、
７・・・側部固定板、
８・・・絶縁層、
９・・・ボンディングワイヤ、
１０・・・Ｉｃチップ、
１１・・・デバイス開口、
工２・・・位置合せ穴、
１３、 １４・・・ダミーリード、
２１．３１・・・位置合せ穴、
２２・・・デバイス受容開口、
４１・・・穴、
５１・・・棒、
５２・・・突起、
６１・・・位置合せ棒、
７１・・・ホンディングパッド、
７２・・・ソケット、
８１・・・ボンディングバット、
８２・・・配線層、
１００・・・熱伝導部、
１０１・・・脚、
１０２・・・放熱部、
１０３・・・熱伝導部、
１０７・・・放熱板、
１０８・・・溝、
１１０・・・放熱用パターン、
１２０・・・放熱用金属板、
１２１・・・冷媒通路、
１２２・・・放熱板、
１２３・・・溝。FIG. 1A is a plan view showing an example of a chip-mounted film carrier used in the present invention, FIG. 1B is a sectional view taken along line 8-A', and FIG. 2A is an example of the first thermoplastic elastic thin film used in the present invention. FIG. 2B is a cross-sectional view taken along the line B-8', FIG. 2B is a plan view showing an example of the second thermoplastic elastic thin film used in the present invention, and FIG. Figure 4A is a plan view showing an example of one jig used in the present invention, Figure 4B is a sectional view taken along the line DD', and Figure 5A is a plan view showing an example of the other jig used in the present invention. Figures 5B and 5C are cross-sectional views of the jig shown in Figure 5A taken along lines EE' and FF', respectively; Figure 6 is a laminate of basic units in the present invention; FIG. 7 is a cross-sectional view showing a chip mounting structure as a basic unit formed according to the present invention, and FIGS. 8 and 9 are cross-sectional views showing other basic units according to the present invention. Fig. 10 is a perspective view showing a state in which the basic units are stacked, Fig. 11 is a perspective view showing an example of a three-dimensional mounting structure obtained by stacking, and Fig. 12 is a sectional view showing two examples. FIG. 138 is a plan view showing an example of a basic unit having a heat dissipation structure according to the present invention; FIG. 13B is a cross-sectional view taken along line GG of the same; FIG. 14 15 is a plan view showing another embodiment of the film carrier for heat radiation, and FIG. 16 is a cross-sectional view showing an embodiment of the three-dimensional mounting structure of the present invention having a heat radiation structure. Cross-sectional view showing yet another embodiment. FIG. 17 is a cross-sectional view showing an embodiment of the three-dimensional mounting structure of the present invention when the heat dissipation structure shown in FIG. 16 is used. l... Film carrier, 2.3... Thermoplastic elastic thin film, 4... Lid, 5... Base (jig), 6... End fixing plate, 7... Side part Fixed plate, 8... Insulating layer, 9... Bonding wire, 10... Ic chip, 11... Device opening, Process 2... Alignment hole, 13, 14... Dummy lead, 21 .31... Alignment hole, 22... Device receiving opening, 41... Hole, 51... Rod, 52... Protrusion, 61... Alignment rod, 71... Honding pad , 72... Socket, 81... Bonding butt, 82... Wiring layer, 100... Heat conduction part, 101... Leg, 102... Heat radiation part, 103... Heat conduction part, 107... Heat dissipation plate, 108... Groove, 110... Heat dissipation pattern, 120... Heat dissipation metal plate, 121... Refrigerant passage, 122... Heat dissipation plate, 123... Groove.
Claims (1)
位置合せ開口を有するフィルムキャリアであつて、その
一方の主面上には前記半導体装置チップと接続されたリ
ードを設け、該リードに前記半導体装置チップを連接、
保持したフィルムキャリアと、 前記位置合せ開口と整列する位置合せ開口を有し、該フ
ィルムキャリアの他方の主面に固着された可塑性絶縁材
料層と を具えたことを特徴とする半導体装置チップ３次元実装
構造用基本単位。 ２）半導体装置を収容した半導体装置チップと、 前記半導体装置チップを遊嵌させたデバイス開口および
位置合せ開口を有するフィルムキャリアであって、その
一方の主面上には前記半導体装置チップと接続されたリ
ードを設け、該リードに前記半導体装置チップを連接、
保持したフィルムキャリアと、 前記位置合せ開口と整列する位置合せ開口を有し、該フ
ィルムキャリアの他方の主面に固着された可塑性絶縁材
料層と、 前記半導体装置チップと接触し、かつ前記フィルムキャ
リアよりも外方に延在した熱伝導層とを具えたことを特
徴とする半導体装置チップ３次元実装構造用基本単位。 ３）特許請求の範囲第１項または第２項に記載の基本単
位において、 前記可塑性絶縁材料層は、前記半導体装置チップを遊嵌
させた開口を有し、前記フィルムキャリアの前記他方の
主面に固着された第１の可塑性絶縁材料層と、該第１の
可塑性絶縁材料層と固着された第２の可塑性絶縁材料層
と を具えたことを特徴とする半導体装置チップ３次元実装
構造用基本単位。 ４）特許請求の範囲第１項または第２項に記載の基本単
位において、 前記可塑性絶縁材料層は、前記半導体装置チップを遊嵌
させた開口を有し、前記フィルムキャリアの前記他方の
主面に固着されたことを特徴とする半導体装置チップ３
次元実装構造用基本単位。 ５）特許請求の範囲第２項記載の基本単位において、 前記熱伝導層は前記フィルムキャリアの前記一方の主面
上に配置されていることを特徴とする半導体装置チップ
３次元実装構造用基本単位。 ６）特許請求の範囲第３項記載の基本単位において、 前記第１および第２可塑性絶縁材料層の間に前記半導体
装置チップと接触し、かつ前記フィルムキャリアよりも
外方に延在した熱伝導層を介挿したことを特徴とする半
導体装置チップ３次元実装構造用基本単位。 ７）半導体装置を収容した半導体装置チップ、前記半導
体装置チップを遊嵌させたデバイス開口および位置合せ
開口を有するフィルムキャリアであって、その一方の主
面上には前記半導体装置チップと接続されたリードを設
け、該リードに前記半導体装置チップを連接、保持した
フィルムキャリア、および 前記位置合せ開口と整列する位置合せ開口を有し、該フ
ィルムキャリアの他方の主面に固着された可塑性絶縁材
料層 を具えた基本単位を複数個積層し、前記位置合せ開口を
貫通して位置合せ棒を配置して積層構造となし、 該積層構造において前記フィルムキャリアと前記可塑性
絶縁材料層とが交互に配置され、および前記リードのう
ちの外部接続用リードが前記積層構造の、その積層方向
と直交する少くとも１つの面に配置されるようになした
ことを特徴とする半導体装置チップ３次元実装構造。 ８）半導体装置を収容した半導体装置チップ、前記半導
体装置チップを遊嵌させたデバイス開口および位置合せ
開口を有するフィルムキャリアであって、その一方の主
面上には前記半導体装置チップと接続されたリードを設
け、該リードに前記半導体装置チップを連接、保持した
フィルムキャリア、 前記位置合せ開口と整列する位置合せ開口を有し、該フ
ィルムキャリアの他方の主面に固着された可塑性絶縁材
料層、および 前記半導体装置チップと接触し、かつ前記 フィルムキャリアよりも外方に延在した熱伝導層 を具えた基本単位を複数個積層し、前記位置合せ開口を
貫通して位置合せ棒を配置して積層構造となし、 該積層構造において前記フィルムキャリアと前記可塑性
絶縁材料層とが交互に配置され、および前記リードのう
ち外部接続用リードが前記積層構造の、その積層方向と
直交する面に配置されるようになし、前記積層構造の前
記面とは反対側の面には、当該反対側の面から突出した
熱伝導層を埋め込んで当該反対側の面を覆う放熱板を配
置したことを特徴とする半導体装置チップ３次元実装構
造。 ９）半導体装置を収容した半導体装置チップ、前記半導
体装置チップを遊嵌させたデバイス開口および位置合せ
開口を有するフィルムキャリアであって、その一方の主
面上には前記半導体装置チップと接続されたリードを設
け、該リードに前記半導体装置チップを連接、保持した
フィルムキャリア、および 前記位置合せ開口と整列する位置合せ開口を有し、該フ
ィルムキャリアの他方の主面に固着された可塑性絶縁材
料層 を具えた基本単位を複数個積層し、前記位置合せ間口を
貫通して位置合せ棒を配置して積層構造となし、 該積層構造において前記フィルムキャリアと前記可塑性
絶縁材料層とが交互に配置され、および前記リードのう
ち外部接続用リードが前記積層構造の、その積層方向と
直交する少くとも１つの面に配置されるようになし、お
よび 前記積層構造の前記面上に配置された絶縁層と、 該絶縁層上に配置され、前記外部接続用リードと接続さ
れた配線パターンを有する配線層とを具えたことを特徴
とする半導体装置チップ３次元実装構造。 １０）半導体装置を収容した半導体装置チップ、前記半
導体装置チップを遊嵌させたデバイス開口および位置合
せ開口を有するフィルムキャリアであって、その一方の
主面上には前記半導体装置チップと接続されたリードを
設け、該リードに前記半導体装置チップを連接、保持し
たフィルムキャリア、 前記位置合せ開口と整列する位置合せ開口を有し、該フ
ィルムキャリアの他方の主面に固着された可塑性絶縁材
料層、および 前記半導体装置チップと接触し、かつ前記フィルムキャ
リアよりも外方に延在した熱伝導層を具えた基本単位を
複数個積層し、前記位置合せ開口を貫通して位置合せ棒
を配置して積層構造となし、 該積層構造において前記フィルムキャリアと前記可塑性
絶縁材料層とが交互に配置され、および前記リードのう
ちの外部接続用リードが前記積層構造の、その積層方向
と直交する面に配置されるようになし、前記積層構造の
前記面とは反対側の面には、当該反対側の面から突出し
た熱伝導層と接触し、および当該反対側の面を覆う放熱
板を配置し、および 前記積層構造の前記面上に配置された絶縁層と、 該絶縁層上に配置され、前記外部接続用リードと接続さ
れた配線パターンを有する配線層とを具えたことを特徴
とする半導体装置チップ３次元実装構造。 １１）フィルムキャリアに、半導体装置を収容した半導
体装置チップを遊嵌するデバイス開口および位置合せ開
口をあける工程と、 前記フィルムキャリアの一方の主面上に金属薄膜を被着
する工程と、 前記金属薄膜から前記デバイス開口内へ突出するリード
および該リードと一体に接続され、前記フィルムキャリ
アの少なくとも１辺から外方に延在する配線パターンを
形成する工程と、 前記位置合せ開口と整列する位置合せ開口の形成された
可塑性絶縁材料層を、前記フィルムキャリアおよび前記
可塑性絶縁材料層の各位置合せ開口が整列するようにし
て、前記フィルムキャリアの他方の主面と重ね合せる工
程と、 重ね合された前記フィルムキャリアおよび前記可塑性絶
縁材料層を加熱して圧縮して所定の厚さの積層構造を基
本単位として形成する工程とを具えたことを特徴とする
半導体装置チップ３次元構造基本単位の製造方法。 １２）フィルムキャリアに、半導体装置を収容した半導
体装置チップを遊嵌するデバイス開口および位置合せ開
口をあける工程と、 前記フィルムキャリアの一方の主面上に金属薄膜を被着
する工程と、 前記金属薄膜から前記デバイス開口内へ突出するリード
、該リードと一体に接続され、前記フィルムキャリアの
少なくとも１辺から外方に延在する配線パターンおよび
前記デバイス開口内へ突出すると共に前記フィルムキャ
リアの少なくとも１辺から外方に延在する放熱用パター
ンを形成する工程と、 前記位置合せ開口と整列する位置合せ開口の形成された
可塑性絶縁材料層を、前記フィルムキャリアおよび前記
可塑性絶縁材料層の各位置合せ開口が整列するようにし
て、前記フィルムキャリアの他方の主面と重ね合せる工
程と、 重ね合された前記フィルムキャリアおよび前記可塑性絶
縁材料層を加熱して圧縮して所定の厚さの積層構造を基
本単位として形成する工程とを共えたことを特徴とする
半導体装置チップ３次元構造基本単位の製造方法。 １３）フィルムキャリアに、半導体装置を収容した半導
体装置チップを遊嵌するデバイス開口および位置合せ開
口をあける工程と、 前記フィルムキャリアの一方の主面上に金属薄膜を被着
する工程と、 前記金属薄膜から前記デバイス開口内へ突出するリード
、該リードと一体に接続され、前記フィルムキャリアの
少なくとも１辺から外方に延在する配線パターンおよび
前記デバイス開口内へ突出すると共に前記フィルムキャ
リアの少なくとも１辺から外方に延在する放熱用パター
ンを形成する工程と、 前記位置合せ開口と整列する位置合せ開口および前記半
導体装置チップを遊嵌する開口の形成された第１可塑性
絶縁材料層と、前記フィルムキャリアの前記位置合せ開
口と整列する位置合せ開口および前記半導体装置チップ
を遊嵌する開口の形成された熱伝導層と、前記フィルム
キャリアの前記位置合せ開口と整列する位置合せ開口の
形成された第２可塑性絶縁材料層とを、前記フィルムキ
ャリア、前記第１可塑性絶縁材料層、前記熱伝導層およ
び前記第２可塑性絶縁材料層の各位置合せ開口が整列す
るようにして、この順序で前記フィルムキャリアの他方
の主面と重ね合せる工程と、 重ね合された前記フィルムキャリア、前記第１可塑性絶
縁材料層、前記熱伝導層および前記第２可塑性絶縁材料
層を加熱して圧縮して所定の厚さの積層構造を基本単位
として形成する工程とを具えたことを特徴とする半導体
装置チップ３次元構造基本単位の製造方法。 １４）フィルムキャリアに、半導体装置を収容した半導
体装置チップを遊嵌するデバイス開口および位置合せ開
口をあける工程と、 前記フィルムキャリアの一方の主面上に金属薄膜を被着
する工程と、 前記金属薄膜から前記デバイス開口内へ突出するリード
および該リードと一体に接続され、前記フィルムキャリ
アの少なくとも１辺から外方に延前記位置合せ開口と整
列する位置合せ開口の形成された可塑性絶縁材料層を、
前記フィルムキャリアおよび前記可塑性絶縁材料層の各
位置合せ開口が整列するようにして、前記フィルムキャ
リアの他方の主面と重ね合せる工程と、 重ね合された前記フィルムキャリアおよび前記可塑性絶
縁材料層を加熱して圧縮して所定の厚さの基本単位とし
て形成する工程と、 前記基本単位を複数個積層し、その積層構造を形成する
際に前記位置合せ開口に位置合せ棒を貫通させて前記複
数個の基本単位を整列させ、および前記フィルムキャリ
アと前記可塑性絶縁材料層とが交互に配置され、および
前記リードのうち外部接続用リードが前記積層構造の、
その積層方向と直交する少くとも１つの面に配置される
ようにする工程と を具えたことを特徴とする半導体装置チップ３次元実装
置構造の製造方法。 １５）フィルムキャリアに、半導体装置を収容した半導
体装置チップを遊嵌するデバイス間口および在する配線
パターンを形成する工程と、 位置合せ開口をあける工程と、 前記フィルムキャリアの一方の主面上に金属薄膜を被着
する工程と、 前記金属薄膜から前記デバイス開口内へ突出するリード
、該リードと一体に接続され、前記フィルムキャリアの
少なくとも１辺から外方に延在する配線パターンおよび
前記デバイス開口内へ突出すると共に前記フィルムキャ
リアの少なくとも１辺から外方に延在する放熱用パター
ンを形成する工程と、 前記位置合せ開口と整列する位置合せ開口の形成された
可塑性絶縁材料層を、前記フィルムキャリアおよび前記
可塑性絶縁材料層の各位置合せ開口が整列するようにし
て、前記フィルムキャリアの他方の主面と重ね合せる工
程と、 重ね合された前記フィルムキャリアおよび前記可塑性絶
縁材料層を加熱して圧縮して所定の厚さの基本単位とし
て形成する工程と、 前記基本単位を複数個積層し、その積層構造を形成する
際に前記位置合せ開口に位置合せ棒を貫通させて前記複
数個の基本単位を整列させ、および前記フィルムキャリ
アと前記可塑性絶縁材料層とが交互に配置され、および
前記リードのうち外部接続用リードが前記積層構造の、
その積層方向と直交する面に配置されるようにする工程
と、前記積層構造のうち、前記熱伝導層が突出した面を
、当該熱伝導層と接触する放熱板によって覆う工程と を具えたことを特徴とする半導体装置チップ３次元実装
置構造の製造方法。 １６）フィルムキャリアに、半導体装置を収容した半導
体装置チップを遊嵌するデバイス開口および位置合せ開
口をあける工程と、 前記フィルムキャリアの一方の主面上に金属薄膜を被着
する工程と、 前記金属薄膜から前記デバイス開口内へ突出するリード
、該リードと一体に接続され、前記フィルムキャリアの
少なくとも１辺から外方に延在する配線パターンおよび
前記デバイス開口内へ突出すると共に前記フィルムキャ
リアの少なくとも１辺から外方に延在する放熱用パター
ンを形成する工程と、 前記位置合せ開口と整列する位置合せ開口および前記半
導体装置チップを遊嵌する開口の形成された第１可塑性
絶縁材料層と、前記フィルムキャリアの前記位置合せ開
口と整列する位置合せ開口および前記半導体装置チップ
を遊嵌する開口の形成された熱伝導層と、前記フィルム
キャリアの前記位置合せ開口と整列する位置合せ開口の
形成された第２可塑性絶縁材料層とを、前記フィルムキ
ャリア、前記第１可塑性絶縁材料層、前記熱伝導層およ
び前記第２可塑性絶縁材料層の各位置合せ開口が整列す
るようにして、この順序で前記フィルムキャリアの他方
の主面と重ね合せる工程と、 重ね合された前記フィルムキャリア、前記第１可塑性絶
縁材料層、前記熱伝導層および前記第２可塑性絶縁材料
層を加熱して圧縮して所定の厚さの基本単位として形成
する工程と、 前記基本単位を複数個積層し、その積層構造を形成する
際に前記位置合せ開口に位置合せ棒を貫通させて前記複
数個の基本単位を整列させ、および前記フィルムキャリ
アと前記第２可塑性絶縁材料層とが交互に配置され、お
よび前記リードのうち外部接続用リードが前記積層構造
の、その積層方向と直交する面に配置されるようにする
工程と、 前記積層構造のうち、前記熱伝導層が突出した面を、当
該熱伝導層と接触する放熱板によって覆う工程と を具えたことを特徴とする半導体装置チップ３次元実装
置構造の製造方法。 １７）フィルムキャリアに、半導体装置を収容した半導
体装置チップを遊嵌するデバイス開口および位置合せ開
口をあける工程と、 前記フィルムキャリアの一方の主面上に金属薄膜を被着
する工程と、 前記金属薄膜から前記デバイス開口内へ突出するリード
および該リードと一体に接続され、前記フィルムキャリ
アの少なくとも１辺から外方に延在する配線パターンを
形成する工程と、 前記位置合せ開口と整列する位置合せ開口の形成された
可塑性絶縁材料層を、前記フィルムキャリアおよび前記
可塑性絶縁材料層の各位置合せ開口が整列するようにし
て、前記フィルムキャリアの他方の主面と重ね合せる工
程と、 重ね合された前記フィルムキャリアおよび前記可塑性絶
縁材料層を加熱して圧縮して所定の厚さの基本単位とし
て形成する工程と、 前記基本単位を複数個積層し、その積層構造を形成する
際に前記位置合せ開口に位置合せ棒を貫通させて前記複
数個の基本単位を整列させ、および前記フィルムキャリ
アと前記可塑性絶縁材料層とが交互に配置され、および
前記リードのうち外部接続用リードが前記積層構造の、
その積層方向と直交する少なくとも１つの面に配置され
るようにする工程と、 前記積層構造のうち、前記外部接続用リードの突出する
面に絶縁層を形成する工程と、 その絶縁層の表面と同一面上に前記外部接続用リードの
先端を露出させる工程と、 前記外部接続用リードと接続された配線パターンを前記
絶縁層上に形成する工程と を具えたことを特徴とする半導体装置チップ３次元実装
置構造の製造方法。 １８）フィルムキャリアに、半導体装置を収容した半導
体装置チップを遊嵌するデバイス開口および位置合せ開
口をあける工程と、 前記フィルムキャリアの一方の主面上に金属薄膜を被着
する工程と、 前記金属薄膜から前記デバイス開口内へ突出するリード
、該リードと一体に接続され、前記フィルムキャリアの
少なくとも１辺から外方に延在する配線パターンおよび
前記デバイス開口内へ突出すると共に前記フィルムキャ
リアの少なくとも１辺から外方に延在する放熱用パター
ンを形成する工程と、 前記位置合せ開口と整列する位置合せ開口の形成された
可塑性絶縁材料層を、前記フィルムキャリアおよび前記
可塑性絶縁材料層の各位置合せ開口が整列するようにし
て、前記フィルムキャリアの他方の主面と重ね合せる工
程と、 重ね合された前記フィルムキャリアおよび前記可塑性絶
縁材料層を加熱して圧縮して所定の厚さの基本単位とし
て形成する工程と、 前記基本単位を複数個積層し、その積層構造を形成する
前記位置合せ開口に位置合せ棒を貫通させて前記複数個
の基本単位を整列させ、および前記フィルムキャリアと
前記可塑性絶縁材料層とが交互に配置され、および前記
リードのうち外部接続用リードが前記積層構造の、その
積層方向と直交する面に配置されるようにする工程と、 前記積層構造のうち、前記熱伝導層が突出した面を、当
該熱伝導層と接触する放熱板によって覆う工程と、 前記積層構造のうち、前記外部接続用リードの突出する
面に絶縁層を形成する工程と、 その絶縁層の表面と同一面上に前記外部接続用リードの
先端を露出させる工程と、 前記外部接続用リードと接続された配線パターンを前記
絶縁層上に形成する工程と を具えたことを特徴とする半導体装置チップ３次元実装
置構造の製造方法。 １９）フィルムキャリアに、半導体装置を収容した半導
体装置チップを遊嵌するデバイス開口および位置合せ開
口をあける工程と、 前記フィルムキャリアの一方の主面上に金属薄膜を被着
する工程と、 前記金属薄膜から前記デバイス開口内へ突出するリード
、該リードと一体に接続され、前記フィルムキャリアの
少なくとも１辺から外方に延在する配線パターンおよび
前記デバイス開口内へ突出すると共に前記フィルムキャ
リアの少なくとも１辺から外方に延在する放熱用パター
ンを形成する工程と、 前記位置合せ開口と整列する位置合せ開口および前記半
導体装置チップを遊嵌する開口の形成された第１可塑性
絶縁材料層と、前記フィルムキャリアの前記位置合せ開
口と整列する位置合せ開口および前記半導体装置チップ
を遊嵌する開口の形成された熱伝導層と、前記フィルム
キャリアの前記位置合せ開口と整列する位置合せ開口の
形成された第２可塑性絶縁材料層とを、前記フィルムキ
ャリア、前記第１可塑性絶縁材料層、前記熱伝導層およ
び第２可塑性絶縁材料層の各位置合せ開口が整列するよ
うにして、この順序で前記フィルムキャリアの他方の主
面と重ね合せる工程と、重ね合された前記フィルムキャ
リア、前記第１可塑性絶縁材料層、前記熱伝導層および
前記第２可塑性絶縁材料層を加熱して圧縮して所定の厚
さの基本単位として形成する工程と、 前記基本単位を複数個積層し、その積層構造を形成する
際に前記位置合せ開口に位置合せ棒を貫通させて前記複
数個の基本単位を整列させ、および前記フィルムキャリ
アと前記第２可塑性絶縁材料層とが交互に配置され、お
よび前記リードのうち外部接続用リードが前記積層構造
の、その積層方向と直交する面に配置されるようにする
工程と、 前記積層構造のうち、前記熱伝導層が突出した面を、当
該熱伝導層と接触する放熱板によって覆う工程と、 前記積層構造のうち、前記外部接続用リードの突出する
面に絶縁層を形成する工程と、 その絶縁層の表面と同一面上に前記外部接続用リードの
先端を露出させる工程と、 前記外部接続用リードと接続された配線パターンを前記
絶縁層上に形成する工程と を具えたことを特徴とする半導体装置チップ３次元実装
置構造の製造方法。[Scope of Claims] 1) A film carrier having a semiconductor device chip accommodating a semiconductor device, and a device opening and an alignment opening into which the semiconductor device chip is loosely fitted, the film carrier having a semiconductor device chip accommodating the semiconductor device chip on one main surface thereof. providing a lead connected to a semiconductor device chip, and connecting the semiconductor device chip to the lead;
A three-dimensional semiconductor device chip, comprising: a held film carrier; and a plastic insulating material layer having an alignment opening aligned with the alignment opening and fixed to the other main surface of the film carrier. Basic unit for mounting structure. 2) A film carrier having a semiconductor device chip housing a semiconductor device, and a device opening and an alignment opening into which the semiconductor device chip is loosely fitted, the film carrier having a film carrier connected to the semiconductor device chip on one main surface thereof. providing a lead, and connecting the semiconductor device chip to the lead;
a plastic insulating material layer having an alignment aperture aligned with the alignment aperture and fixed to the other main surface of the film carrier; A basic unit for a three-dimensional mounting structure of a semiconductor device chip, characterized by comprising a thermally conductive layer extending outward from the base of the semiconductor device chip. 3) In the basic unit according to claim 1 or 2, the plastic insulating material layer has an opening into which the semiconductor device chip is loosely fitted, and the other main surface of the film carrier A base for a three-dimensional mounting structure for a semiconductor device chip, comprising: a first plastic insulating material layer fixed to the base; and a second plastic insulating material layer fixed to the first plastic insulating material layer. unit. 4) In the basic unit according to claim 1 or 2, the plastic insulating material layer has an opening into which the semiconductor device chip is loosely fitted, and the other main surface of the film carrier A semiconductor device chip 3 characterized in that it is fixed to
Basic unit for dimensional mounting structures. 5) The basic unit for three-dimensional mounting structure of a semiconductor device chip according to claim 2, wherein the thermally conductive layer is disposed on the one main surface of the film carrier. . 6) In the basic unit according to claim 3, there is provided a thermal conductor between the first and second plastic insulating material layers that is in contact with the semiconductor device chip and extends outward from the film carrier. A basic unit for a three-dimensional mounting structure of a semiconductor device chip, characterized by intervening layers. 7) A film carrier having a semiconductor device chip accommodating a semiconductor device, a device opening into which the semiconductor device chip is loosely fitted, and an alignment opening, the film carrier having one main surface connected to the semiconductor device chip. A film carrier provided with a lead, the semiconductor device chip connected to and held by the lead, and a plastic insulating material layer having an alignment opening aligned with the alignment opening and fixed to the other main surface of the film carrier. A plurality of basic units comprising a plurality of basic units are stacked, and alignment rods are arranged through the alignment openings to form a stacked structure, and in the stacked structure, the film carrier and the plastic insulating material layer are alternately arranged. , and a three-dimensional semiconductor device chip mounting structure, characterized in that an external connection lead of the leads is arranged on at least one surface of the laminated structure perpendicular to the lamination direction thereof. 8) A film carrier having a semiconductor device chip accommodating a semiconductor device, a device opening into which the semiconductor device chip is loosely fitted, and an alignment opening, the film carrier having one main surface connected to the semiconductor device chip. a film carrier provided with a lead and having the semiconductor device chip connected to and held by the lead; a plastic insulating material layer having an alignment opening aligned with the alignment opening and fixed to the other main surface of the film carrier; and laminating a plurality of basic units each having a thermally conductive layer contacting the semiconductor device chip and extending outward from the film carrier, and disposing an alignment rod through the alignment opening. A laminated structure, in which the film carrier and the plastic insulating material layer are arranged alternately, and an external connection lead among the leads is arranged on a surface of the laminated structure perpendicular to the lamination direction. A heat dissipation plate is disposed on a surface of the laminated structure opposite to the surface, with a heat conductive layer protruding from the opposite surface buried therein to cover the opposite surface. Three-dimensional mounting structure of semiconductor device chip. 9) A film carrier having a semiconductor device chip accommodating a semiconductor device, a device opening into which the semiconductor device chip is loosely fitted, and an alignment opening, the film carrier having one main surface connected to the semiconductor device chip. A film carrier provided with a lead, the semiconductor device chip connected to and held by the lead, and a plastic insulating material layer having an alignment opening aligned with the alignment opening and fixed to the other main surface of the film carrier. A plurality of basic units comprising: are laminated, and an alignment rod is placed through the alignment opening to form a laminated structure, and in the laminated structure, the film carrier and the plastic insulating material layer are alternately arranged. , and an external connection lead among the leads is disposed on at least one surface of the laminated structure perpendicular to the lamination direction thereof, and an insulating layer disposed on the surface of the laminated structure. A three-dimensional semiconductor device chip mounting structure comprising: a wiring layer disposed on the insulating layer and having a wiring pattern connected to the external connection lead. 10) A film carrier having a semiconductor device chip accommodating a semiconductor device, a device opening into which the semiconductor device chip is loosely fitted, and an alignment opening, the film carrier having one main surface connected to the semiconductor device chip. a film carrier provided with a lead and having the semiconductor device chip connected to and held by the lead; a plastic insulating material layer having an alignment opening aligned with the alignment opening and fixed to the other main surface of the film carrier; and laminating a plurality of basic units each having a thermally conductive layer contacting the semiconductor device chip and extending outward from the film carrier, and disposing an alignment rod through the alignment opening. A laminated structure, in which the film carrier and the plastic insulating material layer are alternately arranged, and one of the leads for external connection is arranged on a surface of the laminated structure perpendicular to the lamination direction. A heat dissipation plate is disposed on a surface of the laminated structure opposite to the surface, in contact with a heat conductive layer protruding from the surface on the opposite side, and covering the surface on the opposite side, and an insulating layer disposed on the surface of the laminated structure; and a wiring layer disposed on the insulating layer and having a wiring pattern connected to the external connection lead. Chip 3D mounting structure. 11) forming a device opening and an alignment opening into which a semiconductor device chip containing a semiconductor device is loosely fitted in a film carrier; depositing a metal thin film on one main surface of the film carrier; forming a lead projecting from the thin film into the device opening and a wiring pattern integrally connected to the lead and extending outward from at least one side of the film carrier; and aligning with the alignment opening. overlapping the plastic insulating material layer with openings formed on the other main surface of the film carrier such that the alignment openings in the film carrier and the plastic insulating material layer are aligned; A method for manufacturing a basic unit of a three-dimensional structure of a semiconductor device chip, comprising the step of heating and compressing the film carrier and the plastic insulating material layer to form a laminated structure of a predetermined thickness as a basic unit. . 12) forming a device opening and an alignment opening into which a semiconductor device chip containing a semiconductor device is loosely fitted in the film carrier; depositing a metal thin film on one main surface of the film carrier; A lead protruding from the thin film into the device opening; a wiring pattern integrally connected to the lead and extending outward from at least one side of the film carrier; and a wiring pattern protruding into the device opening and at least one side of the film carrier. forming a heat dissipation pattern extending outward from the sides; and aligning the plastic insulating material layer with alignment openings aligned with the alignment openings of the film carrier and the plastic insulating material layer. overlapping the other main surface of the film carrier so that the openings are aligned; and heating and compressing the overlapping film carrier and the plastic insulating material layer to form a laminated structure with a predetermined thickness. A method for manufacturing a basic unit of a three-dimensional structure of a semiconductor device chip, characterized in that it includes the step of forming the basic unit as a basic unit. 13) forming a device opening and an alignment opening into which a semiconductor device chip containing a semiconductor device is loosely fitted in the film carrier; and depositing a metal thin film on one main surface of the film carrier; A lead protruding from the thin film into the device opening; a wiring pattern integrally connected to the lead and extending outward from at least one side of the film carrier; and a wiring pattern protruding into the device opening and at least one side of the film carrier. forming a heat dissipation pattern extending outward from a side; a first plastic insulating material layer having an alignment opening aligned with the alignment opening and an opening into which the semiconductor device chip is loosely fitted; a thermally conductive layer formed with an alignment opening aligned with the alignment opening of the film carrier and an opening into which the semiconductor device chip is loosely fitted; and an alignment opening aligned with the alignment opening of the film carrier. the second plastic insulating material layer, and the film carrier, the first plastic insulating material layer, the thermally conductive layer, and the second plastic insulating material layer in such a manner that alignment openings of the film carrier, the first plastic insulating material layer, and the second plastic insulating material layer are aligned. overlapping the other main surface of the carrier; and heating and compressing the overlapping film carrier, first plastic insulating material layer, thermally conductive layer, and second plastic insulating material layer to a predetermined thickness. 1. A method for manufacturing a basic unit of a three-dimensional structure of a semiconductor device chip, comprising the step of forming a stacked structure as a basic unit. 14) forming a device opening and an alignment opening into which a semiconductor device chip containing a semiconductor device is loosely fitted in the film carrier; depositing a metal thin film on one main surface of the film carrier; a layer of plastic insulating material having a lead projecting from the thin film into the device opening and an alignment aperture integrally connected to the lead and extending outwardly from at least one side of the film carrier and aligned with the alignment aperture; ,
superimposing the film carrier and the plastic insulating material layer on the other main surface of the film carrier so that the alignment openings of the film carrier and the plastic insulating material layer are aligned; and heating the superimposed film carrier and the plastic insulating material layer. a step of stacking a plurality of the basic units and compressing them to form a basic unit with a predetermined thickness; the basic units of are aligned, the film carrier and the plastic insulating material layer are arranged alternately, and the external connection lead among the leads has the laminated structure,
A method for manufacturing a three-dimensional actual device structure of a semiconductor device chip, comprising the step of arranging the semiconductor device chip on at least one surface perpendicular to the stacking direction. 15) Forming a device opening into which a semiconductor device chip containing a semiconductor device is loosely fitted and an existing wiring pattern in the film carrier, and forming an alignment opening, and forming a metal on one main surface of the film carrier. a step of depositing a thin film; a lead protruding from the metal thin film into the device opening; a wiring pattern integrally connected to the lead and extending outward from at least one side of the film carrier; and a wiring pattern extending outward from at least one side of the film carrier; forming a heat dissipation pattern that protrudes toward the film carrier and extends outward from at least one side of the film carrier; and superimposing the plastic insulating material layer on the other main surface of the film carrier so that the alignment openings are aligned, and heating and compressing the superimposed film carrier and the plastic insulating material layer. laminating a plurality of the basic units, and when forming the laminated structure, passing an alignment rod through the alignment opening to form the plurality of basic units with a predetermined thickness; the film carrier and the plastic insulating material layer are arranged alternately, and the external connection lead among the leads has the laminated structure.
and a step of covering the surface of the laminated structure from which the thermally conductive layer protrudes with a heat dissipation plate in contact with the thermally conductive layer. A method for manufacturing a three-dimensional actual device structure of a semiconductor device chip, characterized by: 16) forming a device opening and an alignment opening into which a semiconductor device chip containing a semiconductor device is loosely fitted in the film carrier; and depositing a metal thin film on one main surface of the film carrier; A lead protruding from the thin film into the device opening; a wiring pattern integrally connected to the lead and extending outward from at least one side of the film carrier; and a wiring pattern protruding into the device opening and at least one side of the film carrier. forming a heat dissipation pattern extending outward from a side; a first plastic insulating material layer having an alignment opening aligned with the alignment opening and an opening into which the semiconductor device chip is loosely fitted; a thermally conductive layer formed with an alignment opening aligned with the alignment opening of the film carrier and an opening into which the semiconductor device chip is loosely fitted; and an alignment opening aligned with the alignment opening of the film carrier. the second plastic insulating material layer, and the film carrier, the first plastic insulating material layer, the thermally conductive layer, and the second plastic insulating material layer in such a manner that alignment openings of the film carrier, the first plastic insulating material layer, and the second plastic insulating material layer are aligned. overlapping the other main surface of the carrier; and heating and compressing the overlapping film carrier, first plastic insulating material layer, thermally conductive layer, and second plastic insulating material layer to a predetermined thickness. laminating a plurality of the basic units, and aligning the plurality of basic units by passing an alignment rod through the alignment opening when forming the laminated structure; The film carrier and the second plastic insulating material layer are arranged alternately, and the external connection lead among the leads is arranged on a surface of the laminated structure perpendicular to the lamination direction; A method for manufacturing a three-dimensional actual device structure of a semiconductor device chip, comprising the step of covering a surface of the laminated structure from which the thermally conductive layer protrudes with a heat sink that is in contact with the thermally conductive layer. 17) forming a device opening and an alignment opening into which a semiconductor device chip containing a semiconductor device is loosely fitted in a film carrier; and depositing a metal thin film on one main surface of the film carrier; forming a lead projecting from the thin film into the device opening and a wiring pattern integrally connected to the lead and extending outward from at least one side of the film carrier; and aligning with the alignment opening. overlapping the plastic insulating material layer with openings formed on the other main surface of the film carrier such that the alignment openings in the film carrier and the plastic insulating material layer are aligned; heating and compressing the film carrier and the plastic insulating material layer to form a basic unit with a predetermined thickness; stacking a plurality of the basic units and forming the alignment opening when forming the laminated structure; an alignment rod is passed through the base unit to align the plurality of basic units, the film carrier and the plastic insulating material layer are alternately arranged, and the external connection lead among the leads has the laminated structure.
forming an insulating layer on the surface of the multilayer structure from which the external connection lead protrudes; A semiconductor device chip 3 characterized by comprising the steps of: exposing the tips of the external connection leads on the same surface; and forming a wiring pattern connected to the external connection leads on the insulating layer. A method for manufacturing a dimensional real device structure. 18) A step of opening a device opening and an alignment opening into which a semiconductor device chip containing a semiconductor device is loosely fitted in a film carrier; and a step of depositing a metal thin film on one main surface of the film carrier; A lead protruding from the thin film into the device opening; a wiring pattern integrally connected to the lead and extending outward from at least one side of the film carrier; and a wiring pattern protruding into the device opening and at least one side of the film carrier. forming a heat dissipation pattern extending outward from the sides; and aligning the plastic insulating material layer with alignment openings aligned with the alignment openings of the film carrier and the plastic insulating material layer. overlapping the other main surface of the film carrier so that the openings are aligned; heating and compressing the overlapping film carrier and the plastic insulating material layer to form a basic unit of a predetermined thickness; a step of stacking a plurality of the basic units, aligning the plurality of basic units by passing an alignment rod through the alignment opening forming the stacked structure, and aligning the plurality of basic units with the film carrier; the material layers are arranged alternately, and the external connection leads among the leads are arranged on a surface of the laminated structure perpendicular to the lamination direction; a step of covering the protruding surface of the layer with a heat sink in contact with the thermally conductive layer; a step of forming an insulating layer on the surface of the laminated structure from which the external connection lead protrudes; and a surface of the insulating layer. A semiconductor device chip comprising the steps of: exposing the tips of the external connection leads on the same surface as the external connection leads; and forming a wiring pattern connected to the external connection leads on the insulating layer. A method for manufacturing a three-dimensional actual device structure. 19) A step of opening a device opening and an alignment opening into which a semiconductor device chip containing a semiconductor device is loosely fitted in a film carrier; and a step of depositing a metal thin film on one main surface of the film carrier; A lead protruding from the thin film into the device opening; a wiring pattern integrally connected to the lead and extending outward from at least one side of the film carrier; and a wiring pattern protruding into the device opening and at least one side of the film carrier. forming a heat dissipation pattern extending outward from a side; a first plastic insulating material layer having an alignment opening aligned with the alignment opening and an opening into which the semiconductor device chip is loosely fitted; a thermally conductive layer formed with an alignment opening aligned with the alignment opening of the film carrier and an opening into which the semiconductor device chip is loosely fitted; and an alignment opening aligned with the alignment opening of the film carrier. the second plastic insulating material layer, and the film carrier in this order such that the alignment openings of the film carrier, the first plastic insulating material layer, the thermally conductive layer, and the second plastic insulating material layer are aligned. and heating and compressing the overlapping film carrier, first plastic insulating material layer, thermally conductive layer, and second plastic insulating material layer to a predetermined thickness. a step of stacking a plurality of the basic units, and aligning the plurality of basic units by passing an alignment rod through the alignment opening when forming the laminated structure; The film carrier and the second plastic insulating material layer are arranged alternately, and the external connection lead among the leads is arranged on a surface of the laminated structure perpendicular to the lamination direction; A step of covering the surface of the laminated structure from which the thermally conductive layer protrudes with a heat sink in contact with the thermally conductive layer; and forming an insulating layer on the surface of the laminated structure from which the external connection lead protrudes. a step of exposing a tip of the external connection lead on the same surface as the surface of the insulating layer; and a step of forming a wiring pattern connected to the external connection lead on the insulating layer. A method for manufacturing a three-dimensional actual device structure of a semiconductor device chip, characterized in that:
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61012989A JPS62172749A (en) | 1986-01-25 | 1986-01-25 | Semiconductor device chip 3-dimensional mounting structure, its basic unit and manufacture thereof |
| PCT/JP1986/000065 WO1993013557A1 (en) | 1985-02-14 | 1986-02-14 | Structure for mounting the semiconductor chips in a three-dimensional manner |
| US06/919,001 US4894706A (en) | 1985-02-14 | 1986-02-14 | Three-dimensional packaging of semiconductor device chips |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61012989A JPS62172749A (en) | 1986-01-25 | 1986-01-25 | Semiconductor device chip 3-dimensional mounting structure, its basic unit and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62172749A true JPS62172749A (en) | 1987-07-29 |
Family
ID=11820614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61012989A Pending JPS62172749A (en) | 1985-02-14 | 1986-01-25 | Semiconductor device chip 3-dimensional mounting structure, its basic unit and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62172749A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01173742A (en) * | 1987-12-28 | 1989-07-10 | Hitachi Ltd | Semiconductor device |
| JPH01309362A (en) * | 1988-06-08 | 1989-12-13 | Hitachi Ltd | Multichip semiconductor device |
| JP2010251504A (en) * | 2009-04-15 | 2010-11-04 | Seiko Instruments Inc | Electronic component package and method of manufacturing electronic component package |
-
1986
- 1986-01-25 JP JP61012989A patent/JPS62172749A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01173742A (en) * | 1987-12-28 | 1989-07-10 | Hitachi Ltd | Semiconductor device |
| JPH01309362A (en) * | 1988-06-08 | 1989-12-13 | Hitachi Ltd | Multichip semiconductor device |
| JP2010251504A (en) * | 2009-04-15 | 2010-11-04 | Seiko Instruments Inc | Electronic component package and method of manufacturing electronic component package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4894706A (en) | Three-dimensional packaging of semiconductor device chips | |
| KR100907232B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP5491802B2 (en) | Multilayer chip package with heat sink | |
| JP5461077B2 (en) | Multilayer chip package | |
| US5943213A (en) | Three-dimensional electronic module | |
| KR101237669B1 (en) | Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element | |
| US7053485B2 (en) | Microelectronic packages with self-aligning features | |
| US5654877A (en) | Lead-on-chip integrated circuit apparatus | |
| JP2909704B2 (en) | Vertical IC chip stack with discrete chip carriers formed from dielectric tape | |
| US7196418B2 (en) | Semiconductor device and stacked semiconductor device that can increase flexibility in designing a stacked semiconductor device | |
| JP4501279B2 (en) | Integrated electronic component and method for integrating the same | |
| US8399977B2 (en) | Resin-sealed package and method of producing the same | |
| JPH04233264A (en) | Compact high-density connection structure | |
| US20070193027A1 (en) | Method of manufacturing circuit device | |
| JPH07240496A (en) | Semiconductor device, its manufacture method and board for testing semiconductor and manufacture of test board | |
| JPS6184854A (en) | Manufacture of semiconductor device and semiconductor package | |
| US5457071A (en) | Stackable vertical thin package/plastic molded lead-on-chip memory cube | |
| JPH06244360A (en) | Semiconductor device | |
| US20220199502A1 (en) | Multiple substrate package systems and related methods | |
| JPS62172749A (en) | Semiconductor device chip 3-dimensional mounting structure, its basic unit and manufacture thereof | |
| US6602739B1 (en) | Method for making multichip module substrates by encapsulating electrical conductors and filling gaps | |
| JP2006525660A (en) | Case-type thermal management element and manufacturing method thereof | |
| JPS59194460A (en) | Semiconductor device | |
| JP2001135779A (en) | Method for manufacturing semiconductor device | |
| KR19980070675A (en) | Semiconductor package having offset die pad and manufacturing method thereof |