JPS62166767A - Power supply circuit - Google Patents

Power supply circuit

Info

Publication number
JPS62166767A
JPS62166767A JP503586A JP503586A JPS62166767A JP S62166767 A JPS62166767 A JP S62166767A JP 503586 A JP503586 A JP 503586A JP 503586 A JP503586 A JP 503586A JP S62166767 A JPS62166767 A JP S62166767A
Authority
JP
Japan
Prior art keywords
switch
load
voltage
power supply
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP503586A
Other languages
Japanese (ja)
Other versions
JPH0687652B2 (en
Inventor
Hirobumi Hino
博文 日野
Hideki Uemura
植村 秀記
Kazuo Kaneko
一男 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Healthcare Manufacturing Ltd
Original Assignee
Hitachi Medical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Medical Corp filed Critical Hitachi Medical Corp
Priority to JP61005035A priority Critical patent/JPH0687652B2/en
Priority to DE19863612524 priority patent/DE3612524A1/en
Publication of JPS62166767A publication Critical patent/JPS62166767A/en
Priority to US07/125,746 priority patent/US4794505A/en
Publication of JPH0687652B2 publication Critical patent/JPH0687652B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To prevent load voltage oscillation from being generated, by connecting a condenser and a load in parallel with each other, to a reactor in series, and by breaking and making a first switch for feeding DC form a battery and a second switch for short-circuiting the reactor and the load side, in the alternately reverse directions. CONSTITUTION:A first switch 2 is made, and current is made to flow from a battery 1 to a reactor 3 and to a wiring resistance R and to the parallel circuit of a condenser 4 and a load 5. Voltage applied to the load 5 is increased higher than steady-state voltage due to transient phenomenon. When the voltage of the load 5 comes to the steady-state voltage, then the first switch 2 is turned OFF, and at the same time, a second switch 8 is turned ON. The current of the reactor 3 is increased after the first switch 2 is turned ON, but the current is reduced at the same time when the first switch 2 is turned OFF. Current for magnetic energy due to the current change flows to the reactor 3 and to the resistance R and to the condenser (4//5) and to the switch 8, and is reduced. So far as the voltage of the condenser 5 is concerned, the quantity of discharge is almost equal to the quantity of charge, and the voltage is not changed. As a result, the first switch 2 is repeated to be turned ON, and the second switch 8 is repeated to be turned OFF, and electric oscillation is prevented from being generated.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、適宜の直流電源からインダクタンスをもつ回
路素子を介してコンデンサが並列接続された適宜の負荷
に電力を供給する電力供給回路に関し、特に電力供給の
開始時に負荷への印加電圧が所定電圧に達する時間が遅
延することがないと共に上記負荷へ印加する電圧の振動
を抑制できる電力供給回路に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a power supply circuit that supplies power from a suitable DC power source to a suitable load in which capacitors are connected in parallel through a circuit element having an inductance, and in particular to a power supply circuit that supplies power from a suitable DC power source to a suitable load in which capacitors are connected in parallel. The present invention relates to a power supply circuit that does not delay the time for the voltage applied to a load to reach a predetermined voltage at the start of supply, and can suppress vibrations in the voltage applied to the load.

従来の技術 従来のこの種の電力供給回路としては、第10図に示す
ように、起電力Eの直流電源1と、スイッチ2と、イン
ダクタンスLをもつ回路素子例えばコイル3と、キャパ
シタンスCのコンデンサ4カ< Mt、列に接続された
負荷5(コンダクタンスGをもつ)とを直列に接続した
ものが知られている。
BACKGROUND OF THE INVENTION A conventional power supply circuit of this type, as shown in FIG. 4 < Mt and a load 5 (having a conductance G) connected in series is known.

なお、第10図において、符号Rは配線の抵抗分である
。このような回路構成において、負荷5に電力を供給す
るために第12図(a)に示すように時刻し。でスイッ
チ2を閉じると、電流iは1→2→3→R→(4/15
)→1のように流れ、上記負荷5への電力供給が開始さ
れる。このときの負荷5への印加電圧Vは、第12図(
b)に実線6で示すように上昇し、上記電流iが定常値
に達するまでの過渡期における過渡応答は振動的となる
ことが多い。ここで、第10図に示す回路の応答は、そ
のインダクタンスL、抵抗■く、キャパシタンスC及び
コンダクタンスGの値によって三つの場合に分かれ、 となる。そして、第10図に示す電力供給回路において
は、その電力伝達の効率を良くするため、一般的に抵抗
Rはなるべく小さく選定する。従って、上記の式におい
て左辺の値が右辺の値よりも小さくなるので、(3)の
振動的になるのである。
Note that in FIG. 10, the symbol R represents the resistance of the wiring. In such a circuit configuration, in order to supply power to the load 5, the timing is set as shown in FIG. 12(a). When switch 2 is closed, the current i changes from 1 → 2 → 3 → R → (4/15
) → 1, and power supply to the load 5 is started. The voltage V applied to the load 5 at this time is shown in FIG.
As shown by the solid line 6 in b), the transient response during the transition period from when the current i reaches the steady-state value is often oscillatory. Here, the response of the circuit shown in FIG. 10 is divided into three cases depending on the values of its inductance L, resistance, capacitance C, and conductance G, and becomes as follows. In the power supply circuit shown in FIG. 10, the resistance R is generally selected to be as small as possible in order to improve the efficiency of power transmission. Therefore, in the above equation, the value on the left side is smaller than the value on the right side, resulting in the oscillation of (3).

このような負荷5への印加電圧の振動を抑制するため、
従来の電力供給回路は、第11図に示すように、抵抗R
と直列に」二記の印加電圧の振動を抑制するのに十分な
抵抗R′を接続し、この状態でスイッチ2を閉じて電力
供給を開始し、振動を抑制した後に上記抵抗R′を短絡
することが行われていた。
In order to suppress such vibrations in the voltage applied to the load 5,
The conventional power supply circuit has a resistor R as shown in FIG.
Connect a resistor R' sufficient to suppress the vibration of the applied voltage in series with "2", and in this state close switch 2 to start power supply, and after suppressing the vibration, short-circuit the resistor R'. things were being done.

発明が解決しようとする問題点 しかし、このような電力供給回路においては、」二記抵
抗R′の作用によって、第12図(b)に鎖線7で示す
ように電力供給の開始時に負荷5への印加電圧■の振動
を抑制できるが、該負荷5への印加電圧が所定電圧たと
えば直流′1ケ源1の起電力Eと等しくなるまでの立ち
上がり時間tが遅延するものであった。従って、特に負
荷5のf−P、類によって上4L時間りに制限がある場
合は、適用できないものであった。そこで、本発明は、
特に電力供給の開始時に負荷への印加電圧が所定電圧に
達する時間が遅延することなく、上記負荷へ印加する電
圧の振動を抑制できる電力供給回路を提供することを目
的とする。
Problems to be Solved by the Invention However, in such a power supply circuit, due to the action of the resistor R', as shown by the chain line 7 in FIG. However, the rise time t until the voltage applied to the load 5 becomes equal to a predetermined voltage, for example, the electromotive force E of the DC source 1, is delayed. Therefore, especially when there is a limit to the upper 4L time depending on the f-P of load 5, it cannot be applied. Therefore, the present invention
In particular, it is an object of the present invention to provide a power supply circuit that can suppress vibrations in the voltage applied to the load without delaying the time when the voltage applied to the load reaches a predetermined voltage at the start of power supply.

問題点を解決するための手段 上記の問題点を解決する本発明の手段を図面に基づいて
説明する。
Means for Solving the Problems The means of the present invention for solving the above problems will be explained based on the drawings.

第1図は本発明による電力供給回路の原理を示す回路図
である。この電力供給回路は、起電力Eの直流電源1と
、第一のスイッチ2と、インダクタンスLをもつ回路素
子たとえばコイル3と、キャパシタンスCのコンデンサ
4が並列に接続された負荷5(コンダクタンスGをもつ
)とが直列に接続されると共に、上記コイル3と上記コ
ンデンサ4が並列に接続された負荷5とに並列に第二の
スイッチ8を設けて成る。なお、第1図において、符号
Rは配線の抵抗分である。
FIG. 1 is a circuit diagram showing the principle of a power supply circuit according to the present invention. This power supply circuit consists of a DC power supply 1 with an electromotive force E, a first switch 2, a circuit element such as a coil 3 with an inductance L, and a load 5 (with a conductance G) connected in parallel to a capacitor 4 with a capacitance C. A second switch 8 is provided in parallel with a load 5 in which the coil 3 and the capacitor 4 are connected in parallel. Note that in FIG. 1, the symbol R represents the resistance of the wiring.

このような回路構成において、負荷5に直流電源1から
電力を供給するには、まず、第2図(a)に示すように
時刻t。で第一のスイッチ2を閉じてオンとする。する
と、第1図において1→2→3→1く→(4,/15)
→1の回路に電流が流れ、負荷Sへの電力供給が開始さ
れる。このとき、上記負荷5への印加電圧Vは、第2図
(c)に実線9で示すように上昇し、そのままでは破線
1oで示すように第12図(b)の実線6と同様にオー
バーシュートして振動を生ずる。
In such a circuit configuration, in order to supply power from the DC power source 1 to the load 5, first, as shown in FIG. 2(a), time t is reached. Close the first switch 2 and turn it on. Then, in Figure 1, 1→2→3→1ku→(4,/15)
→A current flows through the circuit No. 1, and power supply to the load S starts. At this time, the voltage V applied to the load 5 rises as shown by the solid line 9 in FIG. It shoots and produces vibration.

そこで、負荷5への印加電圧Vが所定電圧たとえば直流
電源1の起電力Eと等しくなった時刻し、において、第
2図(n)に示すように上記第一のスイッチ2を開いて
オフとすると同時に、第2図(b)に示すように第二の
スイッチ8を閉じてオンとする。また、上記時刻t0か
らt工の間に、第1図のコイル3すなわちインダクタン
スLを流れる電流iは、第2図(d)に実線12で示す
ように上B L 、過渡期を経過した後の定常値i=E
/ R= E Gよりも大きな値となっている。そして
、この電流変化による磁気エネルギのために、今度は′
上流iは、第1図において3→R→(4/15)→8→
3の回路で流れる。しかし、第一のスイッチ2がオフと
なっていることから直流電源1よりの電力供給は停止し
ており、負荷5への電力供給はインダクタンス乙の有す
る磁気エネルギのみとなり、第2図(d)に実線13で
示すように上記電流iは急激に減少する。このとき、コ
ンデンサ4の電圧は、負荷5への放電量とインダクタン
スLの磁気エネルギによる充電量とが略等しくなるので
、あまり変化しない。
Therefore, at the time when the voltage V applied to the load 5 becomes equal to a predetermined voltage, for example, the electromotive force E of the DC power supply 1, the first switch 2 is opened and turned off as shown in FIG. 2(n). At the same time, the second switch 8 is closed and turned on as shown in FIG. 2(b). Furthermore, during the period from time t0 to time t, the current i flowing through the coil 3, that is, the inductance L in FIG. Steady value i=E
/R=EG is a larger value. And, due to the magnetic energy caused by this current change, ′
Upstream i is 3→R→(4/15)→8→ in FIG.
It flows through the 3rd circuit. However, since the first switch 2 is turned off, the power supply from the DC power supply 1 is stopped, and the power supply to the load 5 is only the magnetic energy possessed by the inductance B, as shown in Fig. 2(d). As shown by a solid line 13, the current i decreases rapidly. At this time, the voltage of the capacitor 4 does not change much because the amount of discharge to the load 5 and the amount of charge of the inductance L due to magnetic energy are approximately equal.

このような状態で、第2図(d)に示すように。In this state, as shown in FIG. 2(d).

上記インダクタンスLを流れる電流iが定常値EGと等
しくなった時刻t2において、第2図(b)に示すよう
に第二のスイッチ8を開いてオフとすると同時に、第2
図(a)に示すように第一のスイッチ2を閉じてオンと
する。すると、電流iは、第1図において再び1→2→
3→R→(4/15)→1の回路で流れる。このとき、
上述のようにコンデンサ4の電圧はあまり変化せず第2
図(c)に実線11で示すEと略等しい値であり、また
インダクタンスLの電流iは第2図(d)に実線14で
示す定常値EGとなっているので、インダクタンスLの
コイル3とキャパシタンスCのコンデンサ4との間のエ
ネルギの移動がなく、負荷5への印加電圧Vは第2図(
C)のように振動を生じない。従って、第1図に示す本
発明の電力供給回路によれば、第2図(c)に実線9で
示すように電力供給の開始時に負荷5への印加電圧■が
所定電圧Eに達する時間が遅延することがないと共に、
上記負荷5へ印加する:a圧の振動を抑制することがで
きる。
At time t2 when the current i flowing through the inductance L becomes equal to the steady-state value EG, the second switch 8 is opened and turned off as shown in FIG.
As shown in Figure (a), the first switch 2 is closed and turned on. Then, the current i changes again from 1→2→
It flows in the circuit of 3→R→(4/15)→1. At this time,
As mentioned above, the voltage of capacitor 4 does not change much and the voltage of capacitor 4 does not change much.
The current i in the inductance L has a steady value EG shown in the solid line 11 in FIG. 2(d), so the coil 3 with the inductance L There is no energy transfer between the capacitor 4 of capacitance C and the voltage V applied to the load 5 as shown in Fig. 2 (
It does not cause vibration like C). Therefore, according to the power supply circuit of the present invention shown in FIG. 1, as shown by the solid line 9 in FIG. There will be no delay, and
Applied to the load 5: vibration of the a pressure can be suppressed.

実施例 以下、本発明の実施例を添付図面に基づいて詳細に説明
する。
Embodiments Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

第3図は本発明による電力供給回路の第一の実施例を示
す回路図である。この実施例は、起電力Eの直流電源1
と、フルブリッジ形インバータ15と、インダクタンス
Lをもつ回路崇子たとえば変圧器16と、全波整流器を
構成するダイオード17〜20と、キャパシタンスCの
コンデンサ4が並列に接続された負荷5(コンダクタン
スGをもつ)とからなる。なお、上記コンデンサ4は、
ダイオード17〜20からなる全波整流器の出力電圧を
平滑するものである。
FIG. 3 is a circuit diagram showing a first embodiment of the power supply circuit according to the present invention. In this embodiment, a DC power source 1 with an electromotive force E
, a full-bridge inverter 15, a circuit with an inductance L, and a load 5 (with a conductance G) in which a transformer 16, diodes 17 to 20 forming a full-wave rectifier, and a capacitor 4 with a capacitance C are connected in parallel. It consists of Note that the capacitor 4 is
This is for smoothing the output voltage of a full-wave rectifier made up of diodes 17-20.

上記フルブリッジ形インバータ15は、直流電源1の直
流を交流に逆変換して負荷5に交流電力を供給するもの
で、それぞれベース電流a、b。
The full-bridge inverter 15 converts the direct current of the direct current power supply 1 into alternating current and supplies alternating current power to the load 5, with base currents a and b, respectively.

c、dを流すことによってオンするトランジスタ21.
22,23.24と、これらのトランジスタ21〜24
にそれぞれ逆並列に接続され各々の1〜ランジスタ21
〜24を保護するフライホイールダイオード25.2G
、27.28とからなる。
Transistor 21.c and d are turned on by flowing them.
22, 23, 24 and these transistors 21 to 24
are connected in antiparallel to each of transistors 1 to 21.
Flywheel diode protecting ~24 25.2G
, 27.28.

そして、1−ランジスタ21と22とでこのフルブリッ
ジ形インバータ15の一方の電流路Aを形成し、他のト
ランジスタ23と24とで他方の電流路Bを形成してお
り、一方の電流路へのトランジスタ21と22が同時に
オンする動作と、他方の電流路I3のトランジスタ23
と24とが同時にオンする動作とを交互に繰り返すこと
により、上記負荷5に交流電力を供給するようになって
いる。
The 1-transistors 21 and 22 form one current path A of this full-bridge inverter 15, and the other transistors 23 and 24 form the other current path B. The operation in which transistors 21 and 22 are turned on simultaneously, and the transistor 23 in the other current path I3
AC power is supplied to the load 5 by alternately repeating the operation of turning on and 24 at the same time.

なお、上記一方の電流路Aと他方の電流路Bとが交互に
オンする動作の間には、休止時間が設けられており、一
方の電流路Aのトランジスタ21゜22と他方の電流路
Bのトランジスタ23.24とが同時にオンすることが
ないようにされている。
Note that a rest time is provided between the operations in which one current path A and the other current path B are turned on alternately, and the transistors 21 and 22 of one current path A and the other current path B are turned on. The transistors 23 and 24 are prevented from turning on at the same time.

ここで、上記フルブリッジ形インバータ15は、第1図
に示す回路の第一のスイッチ2及び第二のスイッチ8の
働きをするものである。つまり、一方の電流路へを形成
するトランジスタ21と22がオンすると、例えば第4
図に実線で示すように、直流電源1から21.L、17
を介してコンデンサ4と負荷5の並列接続に電力を供給
し、20゜22を介して直流電源1に戻る。これは、第
1図に示す回路図において電流iが1→2→3→l<(
1/15)→1の回路で流れる場合と同等であり、第3
図のトランジスタ21が第1図の第一のスイッチ2に相
当し、第3図のダイオード28が第1図の第二のスイッ
チ8に相当する。また、他方の電流路Bを形成するトラ
ンジスタ23と24がオンする場合は、例えば第4図に
破線で示すように、直流電源1から23.18を介して
コンデンサ4と負荷5の並列接続に電力を供給し、19
.L。
Here, the full bridge type inverter 15 functions as the first switch 2 and the second switch 8 in the circuit shown in FIG. In other words, when transistors 21 and 22 forming one current path are turned on, for example, the fourth
As shown by solid lines in the figure, DC power supplies 1 to 21. L, 17
It supplies power to the parallel connection of capacitor 4 and load 5 through 20° 22 and returns to the DC power supply 1 through 20°22. This means that in the circuit diagram shown in Figure 1, the current i is 1→2→3→l<(
1/15)→Equivalent to the case where it flows in the 1st circuit, and the 3rd
The transistor 21 in the figure corresponds to the first switch 2 in FIG. 1, and the diode 28 in FIG. 3 corresponds to the second switch 8 in FIG. In addition, when the transistors 23 and 24 forming the other current path B are turned on, for example, as shown by the broken line in FIG. supply electricity, 19
.. L.

24を介して直流電源1に戻る。これは、第1図に示す
回路図において電流iが1→2→3→R→(4/15)
→1の回路で流れる場合と同等であり、第3図のトラン
ジスタ23が第1図の第一のスイッチ2に相当し、第3
図のダイオード2Gが第1図の第二のスイッチ8に相当
する。なお、上記一方のffE ’dtl路Aについて
は、第3図のトランジスタ22を第1図の第一のスイッ
チ2とし、第3図のダイオード27を第1図の第二のス
イッチ8とすることも可能である。また、他方の電流路
13については、第3図のトランジスタ24を第1図の
第一のスイッチ2とし、第3図のダイオード25を第1
図の第二のスイッチ8とすることも可能である。
It returns to the DC power supply 1 via 24. This means that in the circuit diagram shown in Figure 1, the current i is 1 → 2 → 3 → R → (4/15)
→It is equivalent to the case where the current flows in circuit 1, and the transistor 23 in FIG. 3 corresponds to the first switch 2 in FIG.
The diode 2G in the figure corresponds to the second switch 8 in FIG. Note that for one of the above ffE 'dtl paths A, the transistor 22 in FIG. 3 is the first switch 2 in FIG. 1, and the diode 27 in FIG. 3 is the second switch 8 in FIG. is also possible. Regarding the other current path 13, the transistor 24 in FIG. 3 is the first switch 2 in FIG. 1, and the diode 25 in FIG. 3 is the first switch 2 in FIG.
It is also possible to use the second switch 8 shown in the figure.

次に、このような回路構成における動作を、フルブリッ
ジ形インバータ15の逆変換動作の一部の電流の流れを
示す第4図及びそのタイミングを示す第5図を参照して
説明する。ここで、第4図中の符号りは、第3図におけ
る変圧器16の漏れインダクタンスを示す。また、上記
変圧:!) l 13の二次側の定数は、該変圧器16
の巻数比nにしたがって一次側に換算するものである。
Next, the operation of such a circuit configuration will be described with reference to FIG. 4, which shows the flow of current in part of the inverse conversion operation of the full-bridge inverter 15, and FIG. 5, which shows the timing thereof. Here, the reference numerals in FIG. 4 indicate the leakage inductance of the transformer 16 in FIG. 3. Also, the above transformation:! ) l The constant on the secondary side of 13 is the constant of the transformer 16
It is converted to the primary side according to the turns ratio n of .

まず、第5図(a)、(b)に示すように、時刻し。で
ベース電流a及びbをそれぞれトランジスタ21,22
に入力して該トランジスタ21.22をオンする。これ
により、第3図に示すフルブリッジ形インバータ15の
一方の電流路Aに電流が流れ、第1図に示す第一のスイ
ッチ2がオンした状態となる。すると、第4図に実線で
表したように、1→21→L→17(4/15)→20
→22→1の回路(以下「ループ1」という)に電流が
流わ、負荷5への電力供給が開始される。このとき負荷
電流i、は、第5図(e)に示すように、変圧器16の
漏れインダクタンスし及びコンデンサ4のキャパシタン
スCによって急激に上昇し、また、変圧器1 Gの出力
電力■は、第5図(1)に示すように5時刻り。よりも
前の状態に対して逆(セ性へ変化する。
First, as shown in FIGS. 5(a) and 5(b), the time is set. The base currents a and b are connected to transistors 21 and 22, respectively.
is input to turn on the transistors 21 and 22. As a result, current flows through one current path A of the full-bridge inverter 15 shown in FIG. 3, and the first switch 2 shown in FIG. 1 is turned on. Then, as shown by the solid line in Figure 4, 1 → 21 → L → 17 (4/15) → 20
A current flows through the →22→1 circuit (hereinafter referred to as "loop 1"), and power supply to the load 5 is started. At this time, the load current i, as shown in FIG. 5(e), rises rapidly due to the leakage inductance of the transformer 16 and the capacitance C of the capacitor 4, and the output power of the transformer 1G is 5 o'clock as shown in Figure 5 (1). Changes to the opposite (changes to sex) with respect to the previous state.

一方、上記時刻し。よりも前のシ=、がらし。までは、
第5図(a)〜(d)に示すように、休止時間とされて
おり、1−ランジスタ21,22と23゜24とが同時
にオンすることによる短絡電流によって上記各1−ラン
ジスタ21〜24を破損しないようになっている。従っ
て、この時刻t−□からし。までは、直流電源1から負
荷5への電力供給は停止し、コンデンサ4の放電だけで
負荷5に電力供給をするので、該コンデンサ4の電圧(
Vxと略等しい)は低下する。しかし、上記時刻1.の
後に変圧器16の出力電圧Vが逆極性となって電圧が大
きくなり、第4図に示す出力電圧V′ (=v / n
 )が上記低下したコンデンサ4の′Iト圧と等しくな
った時点から、再びコンデンサ4を充電する。
Meanwhile, at the above time. The previous shi =, Garashi. Until,
As shown in FIGS. 5(a) to 5(d), there is a rest time, and each of the 1-transistors 21 to 24 is caused by a short circuit current caused by the 1-transistors 21, 22 and 23°24 being turned on simultaneously. so as not to damage it. Therefore, at this time t-□ mustard. Until then, the power supply from the DC power source 1 to the load 5 is stopped, and power is supplied to the load 5 only by discharging the capacitor 4, so the voltage of the capacitor 4 (
(approximately equal to Vx) decreases. However, the above time 1. After that, the output voltage V of the transformer 16 becomes reverse polarity and increases, and the output voltage V' (=v/n
) becomes equal to the reduced pressure of the capacitor 4, the capacitor 4 is charged again.

次に、負荷5への印加電圧Vxが所定電圧たとえば直流
電源1の起電力Eと等しくなった時刻し□において、第
5図(a)に示すように、ベース電流aを停止して一方
の電流路A中の一方のトランジスタ21をオフとする。
Next, at the time □ when the voltage Vx applied to the load 5 becomes equal to a predetermined voltage, for example, the electromotive force E of the DC power supply 1, the base current a is stopped and one side is turned off, as shown in FIG. 5(a). One transistor 21 in current path A is turned off.

このとき、1〜ランジスタ24に逆並列に接続されたダ
イオ−1〜28は順バイアスされてオン状態となる。こ
れにより、第1図に示す第一のスイッチ2がオフとなり
、第二のスイッチ8がオンした状態となる。すると、今
までループ■で流れていた電流は、L→17→(4/1
5)→20→22→28→Lの回路(以下「ループ■」
という)でdされる。この回路では。
At this time, diodes 1 to 28 connected in antiparallel to transistors 1 to 24 are forward biased and turned on. As a result, the first switch 2 shown in FIG. 1 is turned off, and the second switch 8 is turned on. Then, the current that was flowing in loop ■ until now becomes L → 17 → (4/1
5)→20→22→28→L circuit (hereinafter referred to as “loop ■”)
) is d. In this circuit.

直流電源1からの電力供給は停止しており、負荷5への
電力供給はインダクタンスLの有する磁気エネルギとコ
ンデンサ4からの放電のみとなり、第5図(e)に示す
ように、漏れインダクタンスLに流れる負荷電流i、は
急激に減少する。
The power supply from the DC power supply 1 has been stopped, and the power supply to the load 5 is limited to the magnetic energy of the inductance L and the discharge from the capacitor 4, and as shown in FIG. 5(e), the leakage inductance L The flowing load current i, decreases rapidly.

このような状態で、第5図(e)に示すように、上記負
荷電流ILが直流電源1の起電力Eを負荷5の抵抗値で
除した値と等しくなった時刻t2において、第5図(a
)に示すように、ベース電流aをトランジスタ21に入
力して該トランジスタ21を再びオンする。すると、今
までループ■で流れていた電流は、再びループ■で流れ
る。このとき、負荷′電流iLは、直流電源1の起電力
Eを負荷5の抵抗値で除した値(iL=E/R=EG)
で流れ、すなわち過度現象が終了して、定常的に負荷5
へ電力を供給する値となっている。また、コンデンサ4
の電圧は、時刻LiからL2の間では、負荷5に電力を
供給する一方で、漏れインダクタンスLの磁気エネルギ
によって充電されるので。
In such a state, as shown in FIG. 5(e), at time t2 when the load current IL becomes equal to the value obtained by dividing the electromotive force E of the DC power source 1 by the resistance value of the load 5, as shown in FIG. (a
), the base current a is input to the transistor 21 to turn the transistor 21 on again. Then, the current that was flowing in loop ■ until now flows in loop ■ again. At this time, the load' current iL is the value obtained by dividing the electromotive force E of the DC power supply 1 by the resistance value of the load 5 (iL=E/R=EG)
The flow, that is, the transient phenomenon ends, and the load becomes steady at 5.
This is the value that supplies power to. Also, capacitor 4
The voltage is charged by the magnetic energy of the leakage inductance L while supplying power to the load 5 between time Li and L2.

はとんど変化なく直流電源1の起電力Eと等しくなる。becomes equal to the electromotive force E of the DC power supply 1 without any change.

すなわち、負荷5への印加電圧Vx+J電圧Eと等しく
なる。そして、この時刻し2においては、上記ループI
中の電圧及び電流は全て定常値となっており、過度現象
は生じない。従って、次に上記フルブリッジ形インバー
タ15の極性が反転するために、一方の電流路Aのトラ
ンジスタ21.22がオフする時刻ta (第S図(a
)、(b)参照)までの間は、第5図(g)に示すよう
に負荷5への印加電圧Vxは振動を生ずることなく、定
常的に負荷に電力を供給できる。
That is, the voltage applied to the load 5 is equal to the voltage Vx+J voltage E. Then, at this time point 2, the above loop I
The voltages and currents inside are all steady values, and no transient phenomena occur. Therefore, in order to reverse the polarity of the full-bridge inverter 15, the transistors 21 and 22 of one current path A are turned off at time ta (Fig.
) and (b)), the voltage Vx applied to the load 5 does not oscillate as shown in FIG. 5(g), and power can be steadily supplied to the load.

次に、時刻t、からt、4までのfiilは休止時間と
されており、第5図(a)〜(d)に示すように。
Next, fiil from time t to t,4 is considered as a pause time, as shown in FIGS. 5(a) to 5(d).

ベース電流a、b、c、dはすべて停止して、一方の電
流路Aのトランジスタ21.22も他方の電流路Bのト
ランジスタ23.24もオフとなり、直流電源1から負
荷5への電力供給は停止する。
The base currents a, b, c, and d all stop, and the transistors 21.22 in one current path A and the transistors 23.24 in the other current path B are turned off, and power is supplied from the DC power source 1 to the load 5. stops.

その後1時刻t4で第5図(c)、(d)に示すように
、ベース′准流C及びdをそれぞれトランジスタ23.
24に入力して該トランジスタ23゜24をオンする。
Thereafter, at one time t4, as shown in FIGS. 5(c) and 5(d), the base currents C and d are respectively connected to the transistors 23.
24 to turn on the transistors 23 and 24.

これにより、第3図に示すフルブリッジ形インバータ1
5の他方の″屯流路Bに電流が流れる。すると、このフ
ルブリッジ形インバータISからは、第5図(f)に示
すように、上記時刻t。からt、までとは連棒性の電圧
が出力される。以後、時刻tsからt、までの間は他方
の−B流路B中の一方の1〜ランジスタ23が一時的に
オフし、時刻t6で再びオンして上記時刻し。からし、
までと同様の動作をし、負荷5への印加電圧VXの振動
が抑制される。
As a result, the full bridge type inverter 1 shown in FIG.
5. Current flows through the other flow path B of the full bridge type inverter IS.As shown in FIG. A voltage is output.Thereafter, from time ts to time t, one of the transistors 1 to 23 in the other -B flow path B is temporarily turned off, and at time t6, it is turned on again at the above-mentioned time. mustard,
The same operation as before is performed, and the vibration of the voltage VX applied to the load 5 is suppressed.

以上の動作を繰り返すことにより、負荷5への印加電圧
Vxは、第5図(g)に示すように、フルブリッジ形イ
ンバータ15の出力の全波整流波形となる。そして、上
記フルブリッジ形インバータ15の極性が反転するとき
には、一時的に直dε電源1から負荷5への電力供給が
停止し、該負荷5への印加電圧Vxはやや低下するが、
上記極性反転時に生ずる電圧の振動は抑制することがで
きる。
By repeating the above operations, the voltage Vx applied to the load 5 becomes a full-wave rectified waveform of the output of the full-bridge inverter 15, as shown in FIG. 5(g). When the polarity of the full-bridge inverter 15 is reversed, the power supply from the direct dε power source 1 to the load 5 is temporarily stopped, and the voltage Vx applied to the load 5 is slightly reduced.
Voltage oscillations that occur when the polarity is reversed can be suppressed.

なお、この第一の実施例においては、上記フルブリッジ
形インバータ15の動作を開始する第一周期とその後の
第二周期1]以降とでは、該フルブリッジ形インバータ
15をオンして一時的にオフするまでの時間(たとえば
時刻L0からし、まで。
In this first embodiment, in the first cycle in which the full-bridge inverter 15 starts operating and in the subsequent second cycle 1], the full-bridge inverter 15 is turned on and temporarily turned on. The time until it turns off (for example, from time L0 until...).

或いは時刻t4からt5まで)及びその一時的なオフ時
間(たとえば時刻L□からt2まで、或いは時刻t、か
ら1Gまで)を変化させる必要がある。すなわち、動作
を開始する第一周期[」においては、一時的にオフする
までのa、9間(toから1′、、)及びその一時的な
オフ時間(シ、からtz)を第二周期11以降のそれら
よりも長くする。これは、コンデンサ4の電圧の違いに
よるもので、上記フルブリッジ形インバータ15の動作
を開始するときは上記コンデンサ4の電圧は零であり、
第一周期[1の動作を開始した後は該コンデンサ11の
゛電圧は定常値Eに略等しい値に充電されているためで
ある。
or from time t4 to t5) and its temporary off time (for example, from time L□ to t2, or from time t to 1G). That is, in the first period ['' where the operation starts, the period a, 9 (from to to 1', , ) until the operation is temporarily turned off, and the temporary off time (from shi to tz) in the second period. Make it longer than those after 11. This is due to the difference in voltage across the capacitor 4; when the full-bridge inverter 15 starts operating, the voltage across the capacitor 4 is zero;
This is because the voltage of the capacitor 11 is charged to a value substantially equal to the steady-state value E after the operation of the first period [1 is started.

第6図は本発明の第二の実施例を示す回路図である。こ
の実施例は、第3図に示す実施例のフルブリッジ形イン
バータ15をプッシュプル形インバータ29に変え、変
圧器16をセンタタップ30aを有する高圧変圧器30
としたものである。
FIG. 6 is a circuit diagram showing a second embodiment of the present invention. In this embodiment, the full bridge inverter 15 of the embodiment shown in FIG.
That is.

上記プッシュプル形インバータ29は、直流電源1の直
流を交流に逆変換して負荷5に交流電力を供給するもの
で、それぞれベース電流e+f+g+hを流すことによ
ってオンするトランジスタ31゜32.33.34と、
上記トランジスタ31,33にそれぞれ逆並列に接続さ
才し各トランジスタ31.33を保護するダイオード3
5.37と、上記トランジスタ32.34に逆耐圧をも
たせるためのダイオード36.38とからなる。そして
、トランジスタ31と32とでこのプッシュプル形イン
バータ29の一方の電流路を形成し、他のトランジスタ
33と34とで他方の電流路を形成しており、一方の電
流路の1−ランジスタ31と他方の電流路のトランジス
タ33とは交互にオンし、この動作を繰り返すことによ
り高圧変圧器30に交流を印加して、上記負荷5に交流
電力を供給するようになっている。ここで、上記プッシ
ュプル形インバータ29は、第1図に示す回路の第一の
スイッチ2及び第二のスイッチ8の動きをするもので、
トランジスタ31が第一のスイッチ2に相当し、上記高
圧変圧器30の一次巻線のセンタタップ30aと該一次
巻線の他方の端?30bとの間に接続されたトランジス
タ32が第二のスイッチ8に相当するものである。
The push-pull inverter 29 reversely converts the DC of the DC power source 1 into AC to supply AC power to the load 5, and the transistors 31, 32, 33, and 34 are turned on by flowing base current e+f+g+h, respectively. ,
A diode 3 is connected in antiparallel to the transistors 31 and 33 and protects each transistor 31 and 33.
5.37, and diodes 36.38 for providing reverse breakdown voltage to the transistors 32.34. The transistors 31 and 32 form one current path of this push-pull inverter 29, and the other transistors 33 and 34 form the other current path. and the transistor 33 in the other current path are turned on alternately, and by repeating this operation, alternating current is applied to the high voltage transformer 30, and alternating current power is supplied to the load 5. Here, the push-pull type inverter 29 operates as the first switch 2 and the second switch 8 in the circuit shown in FIG.
The transistor 31 corresponds to the first switch 2, and connects the center tap 30a of the primary winding of the high voltage transformer 30 to the other end of the primary winding. 30b corresponds to the second switch 8.

次に、このような回路構成における動作を、プッシュプ
ル形インバータ29の各トランジスタ31〜34に入力
するベース電流e = hのタイミングを示す第7図を
参照して説明する。まず、第7図(a)に示すように、
時刻し。でベース’4流Cを一方の電流路のトランジス
タ31に入力して該トランジスタ31をオンする。これ
により、第1図に示す第一のスイッチ2がオンした状態
となる。
Next, the operation of such a circuit configuration will be described with reference to FIG. 7, which shows the timing of base current e=h input to each transistor 31 to 34 of push-pull type inverter 29. First, as shown in Figure 7(a),
Time. Then, the base '4 current C is input to the transistor 31 on one current path to turn on the transistor 31. As a result, the first switch 2 shown in FIG. 1 is turned on.

すると、第6図において、1→30a→17→(4//
 5 ) −+ 20430 b −+ 31 →i 
(7) 回路ニ電流が流れ、コンデンサ4を充電すると
共に負荷5への電力供給が開始される。
Then, in Fig. 6, 1→30a→17→(4//
5) −+ 20430 b −+ 31 →i
(7) Current flows through the circuit, charging the capacitor 4 and starting to supply power to the load 5.

このようにして、コンデンサ4及び負荷5への印加電圧
が直流電源1を高圧変圧器30の巻数比で昇圧あるいは
降圧した所定電圧に等しくなった時刻し□において、第
7図(a)に示すように、ベース電流Cを停止してトラ
ンジスタ31をオフとすると同時に、第7図(b)に示
すように、ベース電流fを1−ランジスタ32に人力し
て該トランジスタ32をオンする。これにより、第1図
に示す第一のスイッチ2がオフとなり、第二のスイッチ
8がオンした状態となる。すると、電流は。
In this way, at the time □ when the voltage applied to the capacitor 4 and the load 5 becomes equal to the predetermined voltage obtained by boosting or stepping down the DC power supply 1 by the turns ratio of the high voltage transformer 30, the voltage applied to the capacitor 4 and the load 5 becomes equal to the predetermined voltage as shown in FIG. 7(a). As shown in FIG. 7(b), at the same time as the base current C is stopped and the transistor 31 is turned off, the base current f is manually applied to the 1-transistor 32 to turn on the transistor 32. As a result, the first switch 2 shown in FIG. 1 is turned off, and the second switch 8 is turned on. Then, the current is.

30−+ 17−+ (4/15) →20→3O−)
32−)36→30の回路で流れ、上記直流′Iヒ源1
からの電力供給は停止する。ここで、時刻し。がらt□
に至る間では、上記1〜ランジスタ;31を流れる負荷
電流は第5図(e)に示すと同様に定常値を大きく超え
ているが、上記時刻t□においては直流電源1からの電
力供給が停止するので、I・ランジスタ32を流れる負
荷電流は第5図(c)に示すと同様に急激に減少する。
30-+ 17-+ (4/15) →20→3O-)
32-) Flows in the circuit from 36 to 30, and the above DC 'I' source 1
The power supply from will be stopped. Here, set the time. Gara t□
The load current flowing through transistors 1 to 31 greatly exceeds the steady value as shown in FIG. 5(e), but at time t□, the power supply from DC power supply 1 Since it stops, the load current flowing through the I transistor 32 rapidly decreases as shown in FIG. 5(c).

次に、上記トランジスタ32を流れる負荷電流が、直流
電源1の起電力Eを高圧変圧器30の一次側に換算した
負荷抵抗の値で除した値と等しくなった時刻し2におい
て、第7図(a)に示すように、ベース゛+t 流eを
1−ランジスタ31に入力して該トランジスタ31を再
びオンする。すると、ダイオード36は逆バイアスされ
トランジスタ32及びダイオード36を流れていた負荷
電流は、上記トランジスタ31へ転流する。従って、第
7図(b)に示すように、ベースff1M5fが停止し
てトランジスタ32はオフする。このとき、直流電源1
から流れる負荷電流は第5図((シ)に示すと同様に定
常値に達すると共に、負荷5へ印加する′重圧も第5図
(g)に示すと同様に所定゛重圧に達しており、過渡現
象は生じない。従って5次に上記プッシュプル形インバ
ータ29の極性が反転する時刻し、までは、負荷5への
印加゛r「圧は振動を生ずることなく、定常的に負荷に
電力を供給できる。
Next, at time 2 when the load current flowing through the transistor 32 becomes equal to the value obtained by dividing the electromotive force E of the DC power source 1 by the value of the load resistance converted to the primary side of the high voltage transformer 30, as shown in FIG. As shown in (a), the base +t current e is input to the 1-transistor 31 and the transistor 31 is turned on again. Then, the diode 36 is reverse biased, and the load current flowing through the transistor 32 and the diode 36 is commutated to the transistor 31. Therefore, as shown in FIG. 7(b), the base ff1M5f is stopped and the transistor 32 is turned off. At this time, DC power supply 1
The load current flowing from the load reaches a steady value as shown in FIG. 5(b), and the heavy pressure applied to the load 5 also reaches a predetermined heavy pressure as shown in FIG. 5(g). No transient phenomenon occurs.Therefore, until the time when the polarity of the push-pull type inverter 29 is reversed, the pressure applied to the load 5 is steadily applied to the load without causing vibration. Can be supplied.

次に、時刻t、からt4までの間は、プッシュプル形イ
ンバータ29の極性反転のための休止時間とされており
、第7図(a)〜(d)に示すように、ベース′賀流e
 = hはすべて停止してトランジスタ31〜34はす
べてオフし、直流電源1から負荷5への電力供給は停止
する6その後、時刻t、において、第7図(C)に示す
ように、ベース電流gを他方の電流路のトランジスタ3
3に入力して該トランジスタ33をオンする。これによ
り、第6図に示すプッシュプル形インバータ29の極性
が反転する。以後、時刻t、からt、、までの1fll
は他方の電流路のトランジスタ33が一時的にオフし、
時刻t、で再びオンして上記時刻tl、からt。
Next, the period from time t to t4 is a rest time for reversing the polarity of the push-pull inverter 29, and as shown in FIGS. e
= h is stopped, all transistors 31 to 34 are turned off, and the power supply from the DC power supply 1 to the load 5 is stopped.6 Then, at time t, as shown in FIG. 7(C), the base current g is the transistor 3 in the other current path.
3 to turn on the transistor 33. As a result, the polarity of the push-pull type inverter 29 shown in FIG. 6 is reversed. After that, 1 full from time t, to t,
The transistor 33 on the other current path is temporarily turned off,
It is turned on again at time t, and from time tl to t.

までと同様の動作をし、負荷5への印加電圧の振動が抑
制される。
The same operation as before is performed, and the vibration of the voltage applied to the load 5 is suppressed.

以上の動作を繰り返すことにより、負荷5への印加電圧
は、第5図(g)に示すと同様に、プッシュプル形イン
バータ29の出力の全波整流波形となる。
By repeating the above operations, the voltage applied to the load 5 becomes a full-wave rectified waveform of the output of the push-pull inverter 29, as shown in FIG. 5(g).

なお、この第二の実施例においては、上記一方の電流路
のトランジスタ32のベース電流fまたは他方の電流路
のトランジスタ34のベース電流りは、第7図(b)及
び(d)において破線で示すように、それぞれ一方の電
流路のトランジスタ31のベース電流Cまたは他方の電
流路のトランジスタ33のベース電流gと同じ期間で人
力してもよい。これは、上記トランジスタ;31または
:33がオンしているときは、ダイオード36または3
8がそれぞれ逆バイアスされるので、トランジスタ32
または34にベース電流fまたはhが流れていてもオン
することはないからである。
In this second embodiment, the base current f of the transistor 32 in one current path or the base current f of the transistor 34 in the other current path is indicated by a broken line in FIGS. 7(b) and 7(d). As shown, it may be manually applied in the same period as the base current C of the transistor 31 in one current path or the base current g of the transistor 33 in the other current path. This means that when the transistor 31 or 33 is on, the diode 36 or 3
8 are each reverse biased, so transistor 32
Or, even if base current f or h flows through 34, it will not turn on.

第8図は本発明の第三の実施例を示す回路図である。こ
の実施例は、第3図に示す実施例において負荷5をX線
管39としたものであり、その動作は、第5図に示すタ
イミング線図と全く同様となる。そして、その動作によ
って上記X線管39に印加される電圧(管電圧)の波形
は、第9rf!!Jに示すようになる。すなわち、従来
は、破線40で示すように、X線管39の管電圧の立ち
上がり時に大きなオーバーシュートを生じ、その後も交
流電力の(セ性が反転するごとに振動を生ずるものであ
ったが、本発明を適用すると、実線41で示すように、
管電圧の立ち上がり時にオーバーシューI〜を生ずるこ
となく、またフルブリッジ形インバータ15の極性が反
転しても電圧の振動を抑制することができる。このよう
な作用効果を例えば定量的に示すために、管電圧の最大
値に対する管電圧最大値と管電圧最小値との差の比で管
電圧脈動・ぐ4を比較すると、管電圧100KVで管電
流100mAの場合において、従来は約28%であった
のに対し1本発明を適用すると約10%に低;戚するこ
とがてきる。
FIG. 8 is a circuit diagram showing a third embodiment of the present invention. In this embodiment, the load 5 in the embodiment shown in FIG. 3 is an X-ray tube 39, and its operation is exactly the same as the timing chart shown in FIG. The waveform of the voltage (tube voltage) applied to the X-ray tube 39 by this operation is the 9th rf! ! It becomes as shown in J. That is, in the past, as shown by the broken line 40, a large overshoot occurred at the rise of the tube voltage of the X-ray tube 39, and oscillations continued to occur every time the AC power was reversed. When the present invention is applied, as shown by the solid line 41,
Overshoot I~ does not occur when the tube voltage rises, and voltage oscillations can be suppressed even if the polarity of the full bridge inverter 15 is reversed. For example, in order to quantitatively demonstrate such effects, we compare the tube voltage pulsation by the ratio of the difference between the maximum tube voltage value and the minimum tube voltage value to the maximum tube voltage value. In the case of a current of 100 mA, it was about 28% in the conventional case, but when the present invention is applied, it can be reduced to about 10%.

発明の効果 本発明は以」二説明したように、直流電源1に直列に接
続されたスイッチを第一のスイッチ2とすると共に、イ
ンダクタンスL、をもつ回路素子(:3)とコンデンサ
4が並列に接続された負荷5とに並列に第二のスイッチ
8を設けたので、上記第一のスイッチ2を閉じて負荷5
に印加する電圧が所定″1’a )U:と!113等し
くなったところで該第一のスイッチ2を開くと同時に第
二のスイッチ8を閉じ、上記インダクタンスLをもつ回
路素子(3)を流れる電流iが所定の値と略等しくなっ
たところで該第二のスイッチ8を開くと同時に第一のス
イッチ2を閉じることにより、負荷5への電力供給の開
始時にオーバーシュートを生ずるエネルギを該負荷5に
供給しながら印加電圧の振動を抑制できる。
Effects of the Invention As explained below, the present invention uses a switch connected in series to a DC power source 1 as the first switch 2, and a circuit element (:3) having an inductance L and a capacitor 4 in parallel. Since a second switch 8 is provided in parallel with the load 5 connected to the load 5, the first switch 2 is closed and the load 5 is connected to the
When the voltage applied to becomes equal to the predetermined value 1'a) U: and !113, the first switch 2 is opened and at the same time the second switch 8 is closed, causing the current to flow through the circuit element (3) having the inductance L. By opening the second switch 8 and simultaneously closing the first switch 2 when the current i becomes approximately equal to a predetermined value, the energy that causes an overshoot at the start of power supply to the load 5 is transferred to the load 5. It is possible to suppress vibrations in the applied voltage while supplying the voltage.

従って、電力供給の開始時に負荷5への印加電圧が所定
電圧に達する時間が通常の立ち上がり時間より遅延する
ことなく、かつ負荷Sへの印加電圧の振動を抑制するこ
とができる。このことから、負荷5の種類によってその
印加電圧が所定電圧に達する立上り時間に制限がある場
合において1本発明の効果は顕著である。
Therefore, the time for the voltage applied to the load 5 to reach the predetermined voltage at the start of power supply is not delayed from the normal rise time, and it is possible to suppress vibrations in the voltage applied to the load S. From this, the effects of the present invention are remarkable when the rise time for the applied voltage to reach a predetermined voltage is limited depending on the type of load 5.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明による電力供給回路の原理を示す回路図
、第2図はその動作を示すタイミング線図、第3図は本
発明の第一の実施例を示す回路図、第4図は第3図に示
すフルブリッジ形インバータの逆変換動作の一部の′1
E流の流九を示す回路[イ1、第5図は第3図に示す回
路の動作を示すタイミング線図、第6図は本発明の第二
の実施例を示す回路図、第7図はその動作を示すタイミ
ング線図、第8図は本発明の第三の実施例を示す回路図
、第9図は第8図のX線管に印加される電圧の波形を示
すグラフ、第10図及び第11図は従来の電力供給回路
を示す回路図、第12図はそれらの動作を示すタイミン
グ線図である。 1・・・直流電源 2・・・第一のスイッチ 3・・・コイル(インダクタンスLをもつ回路素子) 4・・・コンデンサ 5・・・負 荷 8・・第二のスイッチ 15・・・フルブリッジ形インバータ 16・・・変圧器 21〜24・・・トランジスタ 25〜28・・・ダイオード 29・・・プッシュプル形インバータ 3o・・高圧変圧器 30a・・・高圧変圧器の一次巻線のセンタタップ 30b、30c・・・高圧変圧器の一次巻線の他方の端
子 31〜34・・・トランジスタ 35〜38・・・ダイオード 39・・・X線管
Fig. 1 is a circuit diagram showing the principle of the power supply circuit according to the present invention, Fig. 2 is a timing diagram showing its operation, Fig. 3 is a circuit diagram showing the first embodiment of the invention, and Fig. 4 is a circuit diagram showing the principle of the power supply circuit according to the present invention. Part of the inverse conversion operation of the full-bridge inverter shown in Figure 3'1
A circuit showing the flow of E style [A1, Fig. 5 is a timing diagram showing the operation of the circuit shown in Fig. 3, Fig. 6 is a circuit diagram showing the second embodiment of the present invention, Fig. 7 8 is a timing diagram showing its operation, FIG. 8 is a circuit diagram showing the third embodiment of the present invention, FIG. 9 is a graph showing the waveform of the voltage applied to the X-ray tube in FIG. 8, and FIG. 1 and 11 are circuit diagrams showing conventional power supply circuits, and FIG. 12 is a timing diagram showing their operation. 1... DC power supply 2... First switch 3... Coil (circuit element with inductance L) 4... Capacitor 5... Load 8... Second switch 15... Full Bridge type inverter 16...Transformers 21-24...Transistors 25-28...Diode 29...Push-pull type inverter 3o...High voltage transformer 30a...Center of the primary winding of the high voltage transformer Taps 30b, 30c...The other terminals of the primary winding of the high voltage transformer 31-34...Transistors 35-38...Diode 39...X-ray tube

Claims (4)

【特許請求の範囲】[Claims] (1)直流電源と、スイッチと、インダクタンスをもつ
回路素子と、コンデンサが並列に接続された負荷とを直
列に接続し、上記スイッチを閉じることにより上記イン
ダクタンスをもつ回路素子を介して負荷に電力を供給す
る電力供給回路において、上記直流電源に直列に接続さ
れたスイッチを第一のスイッチとすると共に、上記イン
ダクタンスをもつ回路素子と上記コンデンサが並列に接
続された負荷とに並列に第二のスイッチを設け、上記第
一のスイッチを閉じて負荷に印加する電圧が上記直流電
源の電圧または該負荷に印加すべき所定電圧と略等しく
なったところで該第一のスイッチを開くと同時に第二の
スイッチを閉じ、上記インダクタンスをもつ回路素子を
流れる電流が負荷に供給すべき値と略等しくなったとこ
ろで該第二のスイッチを開くと同時に第一のスイッチを
閉じるようにしたことを特徴とする電力供給回路。
(1) A DC power source, a switch, a circuit element with inductance, and a load connected in parallel are connected in series, and by closing the switch, power is supplied to the load via the circuit element with inductance. In a power supply circuit that supplies a power supply, a switch connected in series to the DC power source is a first switch, and a second switch is connected in parallel to a load in which a circuit element having the inductance and the capacitor are connected in parallel. A switch is provided, and when the first switch is closed and the voltage applied to the load becomes approximately equal to the voltage of the DC power supply or the predetermined voltage to be applied to the load, the first switch is opened and at the same time the second switch is opened. When the switch is closed and the current flowing through the circuit element having the inductance becomes approximately equal to the value to be supplied to the load, the second switch is opened and at the same time the first switch is closed. supply circuit.
(2)上記第一及び第二のスイッチはフルブリッジ形イ
ンバータに構成されたものであり、第一のスイッチは上
記フルブリッジ形インバータの逆変換動作における負荷
と直列に接続する二つの電流路のうちいずれか一方の電
流路のスイッチであり、かつ第二のスイッチは上記第一
のスイッチとなる電流路と直列に接続した他方の電流路
のスイッチに逆並列に接続したダイオードであることを
特徴とする特許請求の範囲第1項記載の電力供給回路。
(2) The first and second switches are configured in a full-bridge inverter, and the first switch connects two current paths connected in series with the load in the reverse conversion operation of the full-bridge inverter. A switch for one of the current paths, and the second switch is a diode connected in antiparallel to a switch for the other current path connected in series with the first switch. A power supply circuit according to claim 1.
(3)上記第一及び第二のスイッチはプッシュプル形イ
ンバータに構成されたものであり、インダクタンスをも
つ回路素子はセンタタップを有する変圧器であり、かつ
第二のスイッチが上記変圧器の一次巻線のセンタタップ
と該一次巻線の他方の端子との間に接続されたものであ
ることを特徴とする特許請求の範囲第1項または第2項
記載の電力供給回路。
(3) The first and second switches are configured in a push-pull type inverter, the circuit element having an inductance is a transformer having a center tap, and the second switch is configured in a push-pull type inverter, and the second switch is a transformer having a center tap. 3. The power supply circuit according to claim 1, wherein the power supply circuit is connected between a center tap of a winding and the other terminal of the primary winding.
(4)負荷はX線管であることを特徴とする特許請求の
範囲第1項から第3項のいずれかに記載の電力供給回路
(4) The power supply circuit according to any one of claims 1 to 3, wherein the load is an X-ray tube.
JP61005035A 1985-04-15 1986-01-16 Method for suppressing voltage oscillation in power supply circuit Expired - Fee Related JPH0687652B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP61005035A JPH0687652B2 (en) 1986-01-16 1986-01-16 Method for suppressing voltage oscillation in power supply circuit
DE19863612524 DE3612524A1 (en) 1985-04-15 1986-04-14 POWER SUPPLY DEVICE WITH INVERTER LEVEL
US07/125,746 US4794505A (en) 1985-04-15 1987-11-19 A method of operating a power supply system including inverter stage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61005035A JPH0687652B2 (en) 1986-01-16 1986-01-16 Method for suppressing voltage oscillation in power supply circuit

Publications (2)

Publication Number Publication Date
JPS62166767A true JPS62166767A (en) 1987-07-23
JPH0687652B2 JPH0687652B2 (en) 1994-11-02

Family

ID=11600205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61005035A Expired - Fee Related JPH0687652B2 (en) 1985-04-15 1986-01-16 Method for suppressing voltage oscillation in power supply circuit

Country Status (1)

Country Link
JP (1) JPH0687652B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6485570A (en) * 1987-09-25 1989-03-30 Fuji Electric Co Ltd Parallel connection circuit for switching transistor
JP2016005364A (en) * 2014-06-17 2016-01-12 株式会社デンソー Electric circuit device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58172973A (en) * 1982-04-01 1983-10-11 Mitsubishi Electric Corp DC high voltage power supply
JPS58212366A (en) * 1982-06-01 1983-12-10 Nippon Chemicon Corp Switching circuit
JPS6014681U (en) * 1983-07-08 1985-01-31 三菱電機株式会社 Chiyotupa type switching regulator
JPS60214023A (en) * 1984-04-09 1985-10-26 Nippon Haazen Kk Solid transformer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58172973A (en) * 1982-04-01 1983-10-11 Mitsubishi Electric Corp DC high voltage power supply
JPS58212366A (en) * 1982-06-01 1983-12-10 Nippon Chemicon Corp Switching circuit
JPS6014681U (en) * 1983-07-08 1985-01-31 三菱電機株式会社 Chiyotupa type switching regulator
JPS60214023A (en) * 1984-04-09 1985-10-26 Nippon Haazen Kk Solid transformer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6485570A (en) * 1987-09-25 1989-03-30 Fuji Electric Co Ltd Parallel connection circuit for switching transistor
JP2016005364A (en) * 2014-06-17 2016-01-12 株式会社デンソー Electric circuit device

Also Published As

Publication number Publication date
JPH0687652B2 (en) 1994-11-02

Similar Documents

Publication Publication Date Title
US10833594B2 (en) System and method of controlling a power converter having an LC tank coupled between a switching network and a transformer winding
US5930122A (en) Inverter and DC power supply apparatus with inverter used therein
US4063306A (en) Actively switched damping circuit
CN110323955B (en) An off-grid phase splitter and inverter system
US9509221B2 (en) Forward boost power converters with tapped transformers and related methods
CN111656661A (en) Constant Frequency DC/DC Power Converters
US5075838A (en) Energy efficient voltage snubber circuit
US11843320B2 (en) Method of operating isolated resonant converter with synchronous rectifier
US20030021130A1 (en) Switching power converter apparatus and methods using switching cycle with energy holding state
JP4682482B2 (en) Switching power supply circuit
US7535733B2 (en) Method of controlling DC-to-DC converter whereby switching control sequence applied to switching elements suppresses voltage surges at timings of switch-off of switching elements
US6252782B1 (en) Switching power supply utilizing magnetically coupled series inductors
CN113632363A (en) Insulated DC/DC converter with full bridge diode rectifier on secondary side and asymmetric auxiliary capacitor
US11356029B2 (en) Rectifying circuit and switched-mode power supply incorporating rectifying circuit
US4401902A (en) High frequency switching circuit
CN109995264B (en) Bidirectional DC-AC converter and control method thereof
JPS62166767A (en) Power supply circuit
CN110045174A (en) A kind of current sampling circuit
JPH06165486A (en) DC-DC converter
JP2003348834A (en) Single-phase buck-boost converter
JPH01122329A (en) power converter
JPH114578A (en) Voltage converter device
JPH07107743A (en) Converter device
JP2001119934A (en) Switching power supply
JPS626871Y2 (en)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees