JPS62166731A - 通信用保安器 - Google Patents

通信用保安器

Info

Publication number
JPS62166731A
JPS62166731A JP721286A JP721286A JPS62166731A JP S62166731 A JPS62166731 A JP S62166731A JP 721286 A JP721286 A JP 721286A JP 721286 A JP721286 A JP 721286A JP S62166731 A JPS62166731 A JP S62166731A
Authority
JP
Japan
Prior art keywords
diode
voltage
circuit
wiring board
bidirectional trigger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP721286A
Other languages
English (en)
Inventor
俊二 小林
圭二 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP721286A priority Critical patent/JPS62166731A/ja
Publication of JPS62166731A publication Critical patent/JPS62166731A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電話交換機の加入者回路・ぐソケージに設置さ
れ1通信線に誘起される雷サージから電話交換機を保護
する通信用保安器に関する。
〔従来の技術〕
従来、この種の通信用保安器は第6図の回路構成に示す
如く、′線路と対地間に電圧非直線抵抗素子である金属
酸化物バリスタZl、Z2と、線路間に単相整流ブリッ
ジ回路Diとの各防護素子により構成されている。尚、
バリスタZl、Z2と7”リッツ回路Di間に挿入され
る抵抗は加入者回路パッケーゾに配設されており、別実
装となっている。
これらの実装手段については、第7図に示す如く、配線
基板1にディスク’J −ト型バリスタ2と。
SIP型ダイオードブリッジ3とを搭載する。これらの
防護素子が組込まれた基板組立には、更に電気的絶縁お
よび機械的保護を兼ねて、プラスチック材料から成るケ
ース4を装着していた。
〔発明が解決しようとする問題点〕
上述した従来の通信用保安器の防護素子であるバリスタ
2は、所定の雷サージエネルギー(例えばサージ波形1
msの指数関数波形、サージ電流100A)を吸収する
ためには、直径19wn程度の面積が必要である。しだ
がってこのバリスタ2を2ケ使用すると、その構造寸法
は、外装コートした状態で直径21閣、厚さ5順のディ
スクリート構造と、かなり大きなものとなる。
一方ダイオードブリッジ3は、このバリスタ2と構造を
合わせるためSIP型構造を使用している。
したがってこれらの素子を組み合せて2通信用保安器を
構成すると、加入者回路ノやツケーノの搭載スに一スが
相当大きくなり、加入者回路/’Pツケージの高密度化
を疎外するという欠点がある。
又、バリスタの電圧−電流特性は、電流の増加に伴ない
端子電圧が上昇することを示す。例えば100Aのサー
ジ電流が流れた場合の制限電圧は。
1mA通電時の端子電圧の2倍程度となる。したがって
半導体技術を全面的に取り入れた電子化。
LSI化された加入者回路を充分に防護できないという
欠点がある。
〔問題点を解決するための手段〕
本発明の通信用保安器は、線路と対地間に接続され、電
圧−電流特性がブレークオーバー後に負特性に移行する
双方向性トリガダイオードチップと、#!絡路間接続さ
れ、単相ブリッジ整流回路を構成する複数個の整流ダイ
オードチップとを、配線基板に配設したことを特徴とす
る。
〔実施例〕
第1図は本発明の一実施例を示す斜視図である。
図において、10は96%アルミナからなる配線基板を
示す。配線基板10にはダイノクツド10a。
導体および外部接続用ノクツド10bが被着形成されて
いる。これらの・ぐラド10a 、10bは2通常の厚
膜混成集積回路の製造プロセスと同様な手段で形成され
ている。
この基板10には、先づNPNPNの5層から成るチッ
プ状双方向性トリガダイオードlla、1lb(以下記
号11で表わす)と4個の整流ダイオード12a、12
b、12c、12d(以下記号12で表わす)とが、銀
ペーストを介して、ダイボンダによシダイデンデインダ
されている。この様にトリガダイオード群11と整流ダ
イオード群12とがダイデンディングされた基板組立に
おいて、このトリガダイオード群11と整流ダイオード
群12の各チップの内部電極は、銅板から成るリード片
群13a、b、c、dを介して、外部接続パッド10b
とりフロー炉を用いて接続されている。
第2図は第1図の実施例に嘔らに、加入者回路に使用さ
れる2つの給電抵抗14 a s 14 bを付加した
変形例である。この給電抵抗14a、14bは、基板1
0に通常の厚膜又は薄膜混成集積回路の製造プロセスと
同様な手段で被着形成されている。
尚、第1図及び第2図の様に実装構成された通信用保安
器は1機械的な保護と高温高湿環境下における環境面か
らの保護のため、シリコン樹脂をポツティングすること
により外装コートされている。
第3図は第1図の実施例の回路構成を示す。
第3図を参照して、線路と対地間に各々双方向トリガダ
イオードDIAC1、DIAC2が接続されている。
これらのトリガダイオードの後段には、線路間に互いに
対向して直列に接続したダイオードDI。
D2を有する第1の直列回路と、この第1の直列回路と
並列に線路間に互に逆向きで直列に接続したダイオード
D3.D4を有する第2の直列回路とが設けられている
。第1及び第2の直列回路は単相ブリッジ整流回路を構
成している。
さらに第1の直列回路のダイオードDI、D2の中点は
、接地(GND)され、又第2の直列回路のダイオード
D3.D4の中点には加入者回路の電源(V)が供給さ
れる。こうして2通話路電流の回り込みを防止している
その上、第2図の実施例の場合には、双方向性トリガダ
イオードDIAC1、DIAC2と整流ダイオードDI
、D2.D3.D4との脈絡端子間には、加入者回路の
給電トランジスタと併せて使用される給電抵抗が接続さ
れる。
使用された双方向性トリガダイオードDIACは。
第4図のようなNPNPNの5層から成シ1両端の2層
はそれぞれ電極T1+T2にて短絡されている。
このトリガダイオードDIACの電圧−電流特性を第5
図に示す。
第4図に加えて第5図をも参照して+Pl側に正電圧が
印加されたとき、正孔電流は矢印で示すようにP2ベー
スを通って流れ、この正孔電流とP2ペースの横方向抵
抗によって電圧降下が生じ。
接合J4の拡散電位以上になるとN3層から電子の注入
が起こシブレークオーバVBOすることとなり、更に印
加電圧をグレークオーバーVBO以上にするとターンオ
ン後、電圧−電流特性は負特性へ移行する。
このトリガダイオードDIACにブレークオーバVBO
以上の電圧値例えば1 kVで、上述の如く。
100Aピークのサージ電流を流した場合、第5図の電
圧−電流特性に示す如く、このダイオードDIACの出
力゛電圧は、ブレークオーバVBO近傍でクランプされ
、その後、負特性への移行によシ、そのクランプ電圧は
、数十V以下に抑えられることとなる。
〔発明の効果〕
以上説明したように本発明によれば、従来技術と比較し
て高さ方向寸法で1/4.又面積でも1/4程度の低減
を図ることができ、加入者回路の高密度化実装に大きく
貢献できる。
更に、同一基板に加入者回路の給電抵抗も付加できるの
で、加入者回路/ぐツケージのパターン設計で有利とな
り、雷サージ等の外乱に対する障害時にも容易に交換が
できる等保守面の向上が図れる。
又、バリスタと比較すると双方向トリガダイオードはク
ランプ電圧を低く抑えることが可能であると共に、電圧
−電流特性が負特性に移行するため、加入者回路に印加
される雷サージエネルギーが大巾に軽減され、LSI化
、半導体化された加入者回路を充分に保護できる信頼性
の高い通信用保安器を提供することができる効果がある
【図面の簡単な説明】
第1図は本発明の一実施例の斜視図、第2図は本発明の
変形実施例の斜視図、第3図は第1図の実施例における
回路構成図、第4図は使用されたトリガダイオードの構
造を示す図、第5図はそのトリガダイオードの電圧−電
流特性図、第6図は従来例の回路構成図、第7図は従来
例の斜視図である。 DIACI、DIAC2・・・双方向性トリガダイオー
ド。 DI、D2.D3.D4・・・整流用ダイオード。 10・・・配線基板、IQa、10b・・・ダイノzツ
ド。 導体、外部接続用A?ラッドlla、llb・・・チッ
プ状双方向性トリガダイオード、12a、12b。 12c 、12d・・・チップ状整流ダイオード、13
a。 13 b  p  13 c  、13 d ”・リー
ド片、14a。 14b・・・給電抵抗、Zl、Z2・・・金属酸化物/
(IJスタ、Di・・・ダイオードブリツノ、1・・・
配線基板。 2・・・金属酸化物バリスタ、3・・・SIP型ダイオ
ード。 4・・・ケース。 弗1図 第2図 第3図 R2第6図 弗7図

Claims (2)

    【特許請求の範囲】
  1. (1)線路と対地間に接続され、電圧−電流特性がブレ
    ークオーバー後に負特性に移行する双方向性トリガダイ
    オードチップと、線路間に接続され、単相ブリッジ整流
    回路を構成する複数個の整流ダイオードチップとを、配
    線基板に配設したことを特徴とする通信用保安器。
  2. (2)前記配線基板に被着形成された2つの給電抵抗を
    、前記配線基板にマウントされた双方向性トリガダイオ
    ードと整流ダイオードとの線路端子間に各々設けたこと
    を特徴とする特許請求の範囲第(1)項記載の通信用保
    安器。
JP721286A 1986-01-18 1986-01-18 通信用保安器 Pending JPS62166731A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP721286A JPS62166731A (ja) 1986-01-18 1986-01-18 通信用保安器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP721286A JPS62166731A (ja) 1986-01-18 1986-01-18 通信用保安器

Publications (1)

Publication Number Publication Date
JPS62166731A true JPS62166731A (ja) 1987-07-23

Family

ID=11659692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP721286A Pending JPS62166731A (ja) 1986-01-18 1986-01-18 通信用保安器

Country Status (1)

Country Link
JP (1) JPS62166731A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01120739U (ja) * 1988-02-09 1989-08-16
JPH03120645U (ja) * 1990-03-26 1991-12-11
JPH0487518A (ja) * 1990-07-24 1992-03-19 Aichi Electron Co Ltd 雷サージ保護回路
JPH0487519A (ja) * 1990-07-24 1992-03-19 Aichi Electron Co Ltd 雷サージ保護装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01120739U (ja) * 1988-02-09 1989-08-16
JPH03120645U (ja) * 1990-03-26 1991-12-11
JPH0487518A (ja) * 1990-07-24 1992-03-19 Aichi Electron Co Ltd 雷サージ保護回路
JPH0487519A (ja) * 1990-07-24 1992-03-19 Aichi Electron Co Ltd 雷サージ保護装置

Similar Documents

Publication Publication Date Title
EP0472405B1 (en) Telecommunication equipment protector
US7279724B2 (en) Ceramic substrate for a light emitting diode where the substrate incorporates ESD protection
US6628498B2 (en) Integrated electrostatic discharge and overcurrent device
US7489488B2 (en) Integrated circuit providing overvoltage protection for low voltage lines
JP3149017B2 (ja) 非オーミック特性物質を使用する半導体装置
US7180719B2 (en) Integrated overvoltage and overcurrent device
JPH0255525A (ja) 過電圧保護回路
JPS61150617A (ja) サ−ジ防護回路
US6252256B1 (en) Overvoltage protection circuit
US7965479B2 (en) Over-current and over-voltage protection assembly apparatus
US5442519A (en) Device including a maintenance termination unit and protector
JPS63261740A (ja) 過電圧に対して保護された集積回路
JPS62166731A (ja) 通信用保安器
US6531717B1 (en) Very low voltage actuated thyristor with centrally-located offset buried region
US5512784A (en) Surge protector semiconductor subassembly for 3-lead transistor aotline package
CN200990508Y (zh) 过电流及过电压保护集成块装置
US20230369849A1 (en) Esd protection for multi-die integrated circuits (ics) including integrated passive devices
KR20070004189A (ko) 정전기 방전(esd)을 강화한 엘이디 패키지 및 그제조방법
EP4207282A1 (en) A semiconductor device and a method of manufacturing a semiconductor device
JPH06139915A (ja) 過電圧過電流に対する保護装置
US6849954B2 (en) IC package substrate with over voltage protection function
KR100246730B1 (ko) 칩 바리스터 및 그 설치장치
JPH0139064Y2 (ja)
JP3083882B2 (ja) 多線路サージ防護方法
JPH03147373A (ja) ゲート保護回路付絶縁ゲート形半導体装置