JPS62152004A - プログラマブルコントロ−ラ - Google Patents
プログラマブルコントロ−ラInfo
- Publication number
- JPS62152004A JPS62152004A JP29232285A JP29232285A JPS62152004A JP S62152004 A JPS62152004 A JP S62152004A JP 29232285 A JP29232285 A JP 29232285A JP 29232285 A JP29232285 A JP 29232285A JP S62152004 A JPS62152004 A JP S62152004A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- mode
- time
- command
- host computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、各種の機械、没備の自動制御に利用されて
いるプログラマブルコントローラ（以下ＰＣと称す）の
改良に関する。
いるプログラマブルコントローラ（以下ＰＣと称す）の
改良に関する。
（従来の技術）
ＰＣでは、ユーザプログラムを繰返し実行することで、
制御入出力信８群の論理変化および履歴に応じてυ」御
出力信号群の新たな論理を決定していく。そして、ユー
ザプログラムの実行処理の繰返し周期が短いほど、制御
入出力信号間の応谷性が高くなり、より良い制御が行な
える。
制御入出力信８群の論理変化および履歴に応じてυ」御
出力信号群の新たな論理を決定していく。そして、ユー
ザプログラムの実行処理の繰返し周期が短いほど、制御
入出力信号間の応谷性が高くなり、より良い制御が行な
える。
ユーザプログラムの実行処理以外にも、上位コンピュー
タと結合し、上位コンピュータからのコマンドに従って
データを授受する上位リンクサービス処理も行なう。ま
た、プログラミングコンソールやプリントといった周辺
機器と結合し、与えられたコマンドを処理したり、デー
タを授受したりＪるツールサービス処理も行なう。その
他、ウオッチドグタイマのリセットやメモリやバスのチ
ェックなどのシステムの監視の処理も行なう。
タと結合し、上位コンピュータからのコマンドに従って
データを授受する上位リンクサービス処理も行なう。ま
た、プログラミングコンソールやプリントといった周辺
機器と結合し、与えられたコマンドを処理したり、デー
タを授受したりＪるツールサービス処理も行なう。その
他、ウオッチドグタイマのリセットやメモリやバスのチ
ェックなどのシステムの監視の処理も行なう。
上位コンピュータとの結合は、複数のＰＣを含んだ大規
模な制御システムを上位コンピュータで管理する目的で
行なわれる。上位コンピュータからＰＣにデータを与え
たり、ＰＣからデータを収集し、生産４画によるプログ
ラムや制御データの変更、工程内データ収集や運転状況
モニタ、生産日報の作成、故障メツセージのプリントア
ラ１〜など、様々なＦＡ（ファクトリ−Ａ−トメ−ジョ
ン）分散制御システムを構築できる。
模な制御システムを上位コンピュータで管理する目的で
行なわれる。上位コンピュータからＰＣにデータを与え
たり、ＰＣからデータを収集し、生産４画によるプログ
ラムや制御データの変更、工程内データ収集や運転状況
モニタ、生産日報の作成、故障メツセージのプリントア
ラ１〜など、様々なＦＡ（ファクトリ−Ａ−トメ−ジョ
ン）分散制御システムを構築できる。
一般のＩ） Ｃでは、第３図に示すように、１−１ｆプ
ログラムの実行処理と、上位リンクサービス処理と、ツ
ールサービス処理と、その他の処理とを順番に高速に繰
返す構成となっている。これら全体の１回の処理時間（
ｒｌ ト１−２＋ｉ−３＋ ｒ４）がスキャンタイムと
呼ばれている。制御の応答性を決めるユーザプログラム
の実行周期はこのスキャンタイムで決まる。したがって
、上位リンクリ゛−ビス処理の時間Ｔ２やツールサービ
ス処理の時間Ｔ３を短くすれば、スキャンタイムが短く
なって制御応答性が向上する。
ログラムの実行処理と、上位リンクサービス処理と、ツ
ールサービス処理と、その他の処理とを順番に高速に繰
返す構成となっている。これら全体の１回の処理時間（
ｒｌ ト１−２＋ｉ−３＋ ｒ４）がスキャンタイムと
呼ばれている。制御の応答性を決めるユーザプログラム
の実行周期はこのスキャンタイムで決まる。したがって
、上位リンクリ゛−ビス処理の時間Ｔ２やツールサービ
ス処理の時間Ｔ３を短くすれば、スキャンタイムが短く
なって制御応答性が向上する。
このような設計思想で、従来においては、上位リンクサ
ービス処理やツールサービス処理の割当て時間Ｔ２．７
３を必要最小限に設定し、タイマにより固定しでいた。
ービス処理やツールサービス処理の割当て時間Ｔ２．７
３を必要最小限に設定し、タイマにより固定しでいた。
上位リンクサービス処理において、上位コンピュータと
の間でデータを授受する訳だが、アータ吊が多４Ｊれば
、時間Ｔ２の１回の上位リンクサービス処理では全部伝
送できず、何回かに分けて伝送することになる。このこ
とは、上位コンピュータからのコマンドに対するＰＣの
応答が遅れることを意味している。つまり、上位コンピ
ュータに対する応答性Ｊ、りも、Ｉ〕Ｃの主機能である
制御の応答性の方を重視しているのである。
の間でデータを授受する訳だが、アータ吊が多４Ｊれば
、時間Ｔ２の１回の上位リンクサービス処理では全部伝
送できず、何回かに分けて伝送することになる。このこ
とは、上位コンピュータからのコマンドに対するＰＣの
応答が遅れることを意味している。つまり、上位コンピ
ュータに対する応答性Ｊ、りも、Ｉ〕Ｃの主機能である
制御の応答性の方を重視しているのである。
（発明が解決しようとする問題点）
ＰＣの制御応答性は高いほど良い。一般的には確かにそ
うである。しかし、すべての制御対象が高速応答性を要
求する訳ではない。制御対象によっては、ＰＣの応答性
はあまり問題にならない。
うである。しかし、すべての制御対象が高速応答性を要
求する訳ではない。制御対象によっては、ＰＣの応答性
はあまり問題にならない。
そのような使い方をした場合、従来のＰＣでは、上位コ
ンピュータに対する応答の鈍さが目立ち、上位コンピュ
ータの活用のしかたによっては、このことがシステムの
制約になったり、ニーずの不満の原因になる。
ンピュータに対する応答の鈍さが目立ち、上位コンピュ
ータの活用のしかたによっては、このことがシステムの
制約になったり、ニーずの不満の原因になる。
この発明は上述した従来の問題点に鑑みなされたもので
、その目的は、上位コンピュータの側からＰＣに対して
、高速で応答しなければならないコマンドか、ゆっくり
応答してよいコマンドかを指定し、ＰＣがそれに対応し
て動作するようにすることにある。
、その目的は、上位コンピュータの側からＰＣに対して
、高速で応答しなければならないコマンドか、ゆっくり
応答してよいコマンドかを指定し、ＰＣがそれに対応し
て動作するようにすることにある。
（問題点を解決するための手段）
上位コンピュータからのコマンドを解析し、定時間処理
モードか自由時間処理モードかを判別１−る手段と、定
時間処理モードのコマンドについでは上位リンク暑ナー
ビス処理の１回の実行期間をλ０い一定時間に定めて当
該コマンドを必要回数に分（）て処理する手段と、自由
時間処理モードのコマンドについてしよ上記上位リンク
サービス処理の１回の実行１１１１間でそれを処理する
手段とを設りた。
モードか自由時間処理モードかを判別１−る手段と、定
時間処理モードのコマンドについでは上位リンク暑ナー
ビス処理の１回の実行期間をλ０い一定時間に定めて当
該コマンドを必要回数に分（）て処理する手段と、自由
時間処理モードのコマンドについてしよ上記上位リンク
サービス処理の１回の実行１１１１間でそれを処理する
手段とを設りた。
（実施例）
第１図はこの発明の一実施例によるＰＣの全体的な構成
を示している。このＰＣＧＪ、ＣＰｔＪ（演停制御部）
１と、システムブ［ｌグラ１１メモリ２ど、ユーザプロ
グラムメモリ３と、データメモリ４と、入力回路５と、
出力回路６と、プログラミングコンソール９と結合する
インターフェイス７と、上位コンピュータ１０と結合す
るリンクユニット８とを備える。
を示している。このＰＣＧＪ、ＣＰｔＪ（演停制御部）
１と、システムブ［ｌグラ１１メモリ２ど、ユーザプロ
グラムメモリ３と、データメモリ４と、入力回路５と、
出力回路６と、プログラミングコンソール９と結合する
インターフェイス７と、上位コンピュータ１０と結合す
るリンクユニット８とを備える。
入力回路５に多数の制御入力信号源が接続される。出力
回路６は多数の制御出力信号リレーを右し、これに制御
対象ＩＩＩ器が接続される。入力回路５に与えられた制
御入力信号群はデータメモリ４に一度取り込まれて演詐
に供され、その演算によってデータメモリ４に生成され
た制御出力信Ｆ）群を出力回路６から外部に出力°する
。ｃｐｕ ｉはメモリ３に格納されたユーザプログラム
を繰返し実行することで、データメモリ４にお【プる制
υ１１人出力信号群の論理変化おＪ：び履歴に応じた制
御出力信号群の新たな論理を決定していさ、メモリ４の
データを書ぎ換える。以上の動作が第２図のフローヂャ
ートにおけるステップ１０１のニー蕾アブログラムの実
行処理である。
回路６は多数の制御出力信号リレーを右し、これに制御
対象ＩＩＩ器が接続される。入力回路５に与えられた制
御入力信号群はデータメモリ４に一度取り込まれて演詐
に供され、その演算によってデータメモリ４に生成され
た制御出力信Ｆ）群を出力回路６から外部に出力°する
。ｃｐｕ ｉはメモリ３に格納されたユーザプログラム
を繰返し実行することで、データメモリ４にお【プる制
υ１１人出力信号群の論理変化おＪ：び履歴に応じた制
御出力信号群の新たな論理を決定していさ、メモリ４の
データを書ぎ換える。以上の動作が第２図のフローヂャ
ートにおけるステップ１０１のニー蕾アブログラムの実
行処理である。
リンクユニット８は上位コンピュータ１０と通信し、コ
マンドを受（プ、それを解析し、上位コンピュータ１０
との間のデータ授受のバッファリングを行なう。上位コ
ンピュータ１０からのコマンドの処理は、第２図にお【
プるステップ１０４またはステップ１０５にて行なわれ
る。
マンドを受（プ、それを解析し、上位コンピュータ１０
との間のデータ授受のバッファリングを行なう。上位コ
ンピュータ１０からのコマンドの処理は、第２図にお【
プるステップ１０４またはステップ１０５にて行なわれ
る。
プログラミングコンソール９からの二１マントの処理は
ステップ１０６で行なう。ステップ１０６の１回の実行
時間はタイマによって−・定に決められているものとす
る。ステップ１０７はその他の処理である。
ステップ１０６で行なう。ステップ１０６の１回の実行
時間はタイマによって−・定に決められているものとす
る。ステップ１０７はその他の処理である。
前）ホしたように、ユーザプログラムの実行処理（ステ
ップ１０１）と、１位リンクサービス処理（ステップ１
０３または１０５）と、ツールシービス処理（ステップ
１０６）と、その他の処Ｐｌ！（ステップ１０７）とが
順番に高速に繰返される。
ップ１０１）と、１位リンクサービス処理（ステップ１
０３または１０５）と、ツールシービス処理（ステップ
１０６）と、その他の処Ｐｌ！（ステップ１０７）とが
順番に高速に繰返される。
リンクユニット８は、上位コンピュータ１０からのコマ
ンドに付加されているモード情報を解析し、そのコマン
ドが定時間モードか自由時間モードかを判断し、それを
フラグ情報としてＣＰＬＪｌに伝える。
ンドに付加されているモード情報を解析し、そのコマン
ドが定時間モードか自由時間モードかを判断し、それを
フラグ情報としてＣＰＬＪｌに伝える。
ＣＰＵ１はニーＩＪ″プログラムの実行処理から］−位
リンクサービス処理に移る際に、まずステップ１０２で
、上記フラグにより定時間モードか自由時間モードかを
チェックする。定時間し一ドであればステップ１０３に
進み、第１図のタイマ１１を起動し、そしてステップ１
０４ ’ｒ当該コマンドを処理づる。ただし、処理途中
であっても上記タイマ１１がタイムアツプすると、その
時貞ぐ処理を中断して次のステップ１０６に進む。そし
て残りの処理は次回のステップ１０４の実行時に続りる
。つまり、タイマ１１で１回の実行時間を規定された上
位リンクサービス処理を何回か繰返１ことで当該コマン
ドを処理する。この場合、上位コンピュータ１０に対り
る応答が遅くなることがあるが、前述のスキャンタイム
は設定どおり短い状態に維持され、制御応答性は高い。
リンクサービス処理に移る際に、まずステップ１０２で
、上記フラグにより定時間モードか自由時間モードかを
チェックする。定時間し一ドであればステップ１０３に
進み、第１図のタイマ１１を起動し、そしてステップ１
０４ ’ｒ当該コマンドを処理づる。ただし、処理途中
であっても上記タイマ１１がタイムアツプすると、その
時貞ぐ処理を中断して次のステップ１０６に進む。そし
て残りの処理は次回のステップ１０４の実行時に続りる
。つまり、タイマ１１で１回の実行時間を規定された上
位リンクサービス処理を何回か繰返１ことで当該コマン
ドを処理する。この場合、上位コンピュータ１０に対り
る応答が遅くなることがあるが、前述のスキャンタイム
は設定どおり短い状態に維持され、制御応答性は高い。
一方、自由時間モードであればステップ１０５に進み、
当該コマンドの処理を完ｒするまで行う。
当該コマンドの処理を完ｒするまで行う。
つまり１回の上位リンフナ−ビス処理でコマンドに対し
て完全に応答りる。この場合、ステップ１０５の実行り
間がタイマ１１の設定時間より長くなることがあるが、
上位コンピュータ１０に対する応答は極めで速くなる。
て完全に応答りる。この場合、ステップ１０５の実行り
間がタイマ１１の設定時間より長くなることがあるが、
上位コンピュータ１０に対する応答は極めで速くなる。
（発明の効果）
以上詳細に説明したように、この発明に係るＰＣによれ
ば、上位コンピュータからの」ンンドを何回かに分けて
実行して制御応答性を高く保つか、１回で実行完了して
上位コンピュータに高速で応？Ｉ！！するかを、上位コ
ンピュータの側で状況に応じて自由に選択でき、より自
由度の高い柔軟な制御システムを構築できる。
ば、上位コンピュータからの」ンンドを何回かに分けて
実行して制御応答性を高く保つか、１回で実行完了して
上位コンピュータに高速で応？Ｉ！！するかを、上位コ
ンピュータの側で状況に応じて自由に選択でき、より自
由度の高い柔軟な制御システムを構築できる。
第１図はこの発明の一実施例によるＰＣの構成図、第２
図は同上ＰＣの動作を示すフローチＸ７−ト、第３図は
ＰＣの一般的な作用説明図て゛ある。 ８・・・リンクユニツｌ−１１０・・・上位」ンビュー
タ、１１・・・タイマ、。 特−′１出願人 立石電機株式会ン１代理人 弁理
士 岩０哲二（＋１！Ｉ １名）第３図
図は同上ＰＣの動作を示すフローチＸ７−ト、第３図は
ＰＣの一般的な作用説明図て゛ある。 ８・・・リンクユニツｌ−１１０・・・上位」ンビュー
タ、１１・・・タイマ、。 特−′１出願人 立石電機株式会ン１代理人 弁理
士 岩０哲二（＋１！Ｉ １名）第３図
Claims (1)
- ユーザプログラムの実行処理と上位コンピュータからの
コマンドを処理する上位リンクサービス処理とその他の
処理を順番に繰返すプログラマブルコントローラにおい
て、上位コンピュータからのコマンドを解析し、定時間
処理モードか自由時間処理モードかを判別する手段と、
定時間処理モードのコマンドについては上記上位リンク
サービス処理の１回の実行期間を短い一定時間に定めて
当該コマンドを必要回数に分けて処理する手段と、自由
時間処理モードのコマンドについては上記上位リンクサ
ービス処理の１回の実行期間でそれを処理する手段とを
備えたことを特徴とするプログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29232285A JPS62152004A (ja) | 1985-12-26 | 1985-12-26 | プログラマブルコントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29232285A JPS62152004A (ja) | 1985-12-26 | 1985-12-26 | プログラマブルコントロ−ラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62152004A true JPS62152004A (ja) | 1987-07-07 |
Family
ID=17780276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29232285A Pending JPS62152004A (ja) | 1985-12-26 | 1985-12-26 | プログラマブルコントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62152004A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01133110A (ja) * | 1987-11-19 | 1989-05-25 | Yamatake Honeywell Co Ltd | シーケンスコントローラの通信方法 |
-
1985
- 1985-12-26 JP JP29232285A patent/JPS62152004A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01133110A (ja) * | 1987-11-19 | 1989-05-25 | Yamatake Honeywell Co Ltd | シーケンスコントローラの通信方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0304880B1 (en) | Programmable controller with parallel processors | |
| US5193189A (en) | Programmable controller with multiple priority level task processing | |
| EP0311007B1 (en) | Programmable controller with multiple task processors | |
| US4261034A (en) | Remote distributed interrupt control for computer peripherals | |
| CN112363972B (zh) | 支持多cpu间通信的电子设备及方法 | |
| EP0077835A1 (en) | Data exchanging method and device | |
| JPS62152004A (ja) | プログラマブルコントロ−ラ | |
| JPS59223807A (ja) | 数値制御装置の結合方式 | |
| US20030225812A1 (en) | Controller for machine | |
| JPS5835602A (ja) | プログラマブル・コントロ−ラ | |
| JPH0350662A (ja) | 並列計算機の処理制御方式 | |
| JPS62152045A (ja) | プログラマブルコントロ−ラ | |
| JPS6329862A (ja) | デ−タ通信システム | |
| JPH0830481A (ja) | 競合動作試験方式 | |
| JPH02311903A (ja) | プログラマブルコントローラ | |
| JPS59223047A (ja) | リンク機能を有するプログラマブル・コントロ−ラ | |
| JP2000347706A (ja) | プラント制御装置 | |
| JPH0198047A (ja) | 割込み処理方式 | |
| JPS6394356A (ja) | 割込処理制御方式 | |
| JP2002111682A (ja) | 通信装置および一斉通信システム | |
| JPS6249746A (ja) | 伝送制御手順の制御方法 | |
| JPS5922145A (ja) | 割込制御方式 | |
| JPH04313137A (ja) | 並列処理方法 | |
| JPS6054009A (ja) | バス接続型プログラマブルコントロ−ラ | |
| JPS59220823A (ja) | インタフエ−ス制御方式 |