JPS62145753A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPS62145753A
JPS62145753A JP28734685A JP28734685A JPS62145753A JP S62145753 A JPS62145753 A JP S62145753A JP 28734685 A JP28734685 A JP 28734685A JP 28734685 A JP28734685 A JP 28734685A JP S62145753 A JPS62145753 A JP S62145753A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin
wiring board
substrate
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28734685A
Other languages
English (en)
Other versions
JPH0783069B2 (ja
Inventor
Akira Konishi
小西 昭
Teruo Wakano
輝男 若野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
I Pex Inc
Original Assignee
Dai Ichi Seiko Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Ichi Seiko Co Ltd filed Critical Dai Ichi Seiko Co Ltd
Priority to JP60287346A priority Critical patent/JPH0783069B2/ja
Priority to DE8686108770T priority patent/DE3675321D1/de
Priority to EP86108770A priority patent/EP0218796B1/en
Priority to US06/880,832 priority patent/US4823234A/en
Priority to KR1019860006161A priority patent/KR870002647A/ko
Priority to CN198686105249A priority patent/CN86105249A/zh
Publication of JPS62145753A publication Critical patent/JPS62145753A/ja
Publication of JPH0783069B2 publication Critical patent/JPH0783069B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145Organic substrates, e.g. plastic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736Metallic materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体装置およびその製造方法、特に、多数の
リードを有する高集積回路の半導体素子をプラグイン型
パッケーンに搭載してなる半導体装置おにびその製造方
法に関する。
(従来の技術) 最近、半導体素子の高密度化や多機能化に伴い半導体装
置のリード端子の数が増加し、外部接続用入出力ピンの
数が70芯以」二に達することと、半導体素子からの導
線長を短くする必要があることから、従来のデコアルイ
ンラインパッケージに代わって、セラミック製基板、あ
るいは耐熱ガラス・エポギン樹脂系積層板」二に半導体
素子を搭載し、基板の片側面からピンを導出させて接続
端子とするプラグイン型(ピングリットアレイ式)パラ
−12= る。
(発明が解決しようとする問題点) しかしながら、セラミック製パッケージは樹脂材に比較
して比重が約2倍であり、全体の重攪が重くなると共に
耐衝撃性が小さいために一定の板厚以上のものが用いら
れており、電子部品の軽薄短小による高密度化傾向に対
しては不利である。
また、セラミック製基板を用いたパッケージでは、焼成
によって基板に歪みが発生するため製品の歩どまりが低
く、しかも配線回路の微細化に伴って基板上にスクリー
ン印刷された配線回路の短絡や破断を生じ易くなるとい
う問題があった。しかも、配線回路の電導部を形成する
材料は、基板の焼成前に塗布または印刷しておく必要が
あるため、基板の焼成温度や雰囲気に耐えうる金等の貴
金属を使用する必要があり、その結果、パッケージが高
価格になり半導体装置のコストの上昇が避げられないと
いう問題もある。また、多数の外部接続用入出力ピンを
基体に立設するに当たっては約800℃という比較的高
温度下での金属のロウイτ]を行う場合もあり、さらに
、半導体素子をパラケーンに搭載した後、半導体素子の
露出部分を保護ずろためにセラミック製または金属製の
ふたを接合して気密的に封止ずろという複雑な工程を伴
う。
他方、積層板に銅箔を積層しフォトエツチング技術によ
って配線回路を形成した基板では、耐熱性や機械的強度
等において良好な成果を得ることができるが、多数の入
出力ピンを固定オろためには、多数のピン穴を形成して
からピン穴にスルーホールメッキを施し、個々のピン穴
にピンを挿入してロウイ」けやハンダ例dを行う必要か
あり、作業が繁雑であるという問題がある。しかち、セ
ラミック製基板に比べて熱伝導性が悪いことから、放熱
性を向上させろため基板に金属製の放熱板を接着すると
、量産性が低下するという問題もある。
さらに、プリント基板を加工してプラスチックス製のパ
ラケーンを製作した製品の側面には電極の引出し跡が露
出し、電極保護上から問題があり、配線回路の耐水特性
を改善させる必要かある。
(問題点を解決するための手段) 本発明は、前記問題や欠点を解消する手段として、少な
くとも一つの開口部と多数のピン孔を有する絶縁性基体
」−に配線回路を形成してなる配線基板と、該配線基板
の配線回路と電気的に接続された多数の外部接続用入出
力ピンの基部と、前記配線基板の開口部を覆うように配
線基板」−に配置された放熱板の周縁部とを内部に封入
して一体化する樹脂製外装体とからなるプラグイン型パ
ッケージからなることを特徴とする半導体装置を提供す
るものである。
本発明の他の実施態様に係る半導体装置のプラグイン型
パッケージは、相互に対応する位置に少なくとも一つの
開口部と多数のピン孔とを有する絶縁性基体の表面に相
互に異なる配線回路を形成してなる複数の配線基板を積
層してなる積層基板と、該積層基板を貫通する前記各ピ
ン孔に嵌入され各配線基板の配線回路に接続された段付
き外部接続用入出力ピンと、前記積層基板の最上位の配
線基板上に前記開口部を覆うように配置された放熱板と
、前記積層基板を外部接続用人出ツノピンの基部及び放
熱板の周縁部と共に内部に一体に封入する樹脂製外装体
とから構成される。
本発明に係る前記構造の半導体装置の樹脂製外装体の製
造方法は、開口部を有し、配線回路を絶縁性基体上に形
成してなる配線基板と、該配線基板に形成される配線回
路と電気的に接続されろ多数の外部接続用入出力ピンと
、前記配線基板の開口部を覆い該開口部の周縁部に接し
て配置されろ放熱板とを、金型のキャビティ内にそれぞ
れ配置させ、前記入出力ピンの自由端側を金型内に形成
されたピン孔に遊嵌状態に保持させると共に、入出力ピ
ンの基部に形成された段部の下端面をキャビティの底面
に圧接させた状態で前記配線基板と、入出力ピンの基部
と放熱板の周縁部とを一体に絶縁性樹脂で封入成形する
ことを特徴とするものである。
本発明の実施態様においては、前記方法において、入出
力ピンの自由端側を金型内に形成されたピン孔に挿入し
て保持させると共に入出力ピンの=16− 頭部を金型のエジェクターピンで押圧して保持し、かつ
放熱板の周縁部で開口部を覆われた配線基板の開口部周
線の内部リード部を金型のキャビティの底面で圧接して
絶縁性樹脂で封入成形することが行なわれる。また、放
熱板の周縁部で覆われた配線基板の開口部表面と反対側
の表面を金型のキャビティの底面で圧接させ、配線回路
の内部リード部を露出させる様に外装体が成形される本
発明に係る半導体装置における絶縁性基体としては、(
1)エポキシ樹脂、トリアジン樹脂、フェノール樹脂、
ポリイミド樹脂またはポリエステル樹脂などの耐熱性樹
脂からなるフィルムまたはシート、(2)アルミナ、緑
色炭化ケイ素焼結体などのセラミックからなるフィルム
またはシート、および(3)ガラス繊維製布体に樹脂を
含浸させてプレス加工してなるフィルム状またはシート
状のガラス布基材、例えば、エポキシ樹脂系ガラス布基
材、トリアジン樹脂系ガラス布基材、ポリエステル樹脂
系ガラス布基材、フェノール樹脂系ガラス布基材、ポリ
イミド樹脂系ガラス布基材などが挙げられる。
前記絶縁性基体は、必ずしも単一層である必要は無くラ
ミネート+構造のものであってもよい。また、本発明に
おいては、前記絶縁性基体として従来のプリント配線基
板を使用することらできるか、電子部品の軽薄短小化を
図るうえで前記+41+からなるシートあるいはフィル
ムを使用するのが特に好適である。
本発明におけろ半導体装置の配線基板は、その薄肉基板
の少なくとも片側表面に配線回路が形成されている。ま
た、配線基板は、各表面に配線回路を形成した薄肉基体
を複数枚積層した積層基板であってもよい。この場合、
各配線Jk板は必ずしも接着剤で一体化する必要は無く
、単に積み重ねたまま一体的に封入成型するようにして
もよい。
また、配線基板が積層基板である場合、各基体の片側表
面にそれぞれ相互に異なる配線回路が形成されると共に
、相互に対応する位置に複数のピンピン孔が形成されろ
。配線基板はその片面銅張基板もしくは両面銅張積層基
板からなるプリント配線基板から構成されたものであっ
ても良い。  1前記配線基板の配線回路は、通常、薄
肉基体上に張着された銅または銅合金層から構成される
好ましい実施態様においては、配線回路は前記鋼または
銅合金層の上に銀もしくは金のめっき層を積層してなる
積層構造に構成される。他の実施態様においては、配線
回路は基体上に張着された銅または銅合金層と、その上
に順次積層されたニッケル下地めっき層と、パラジウム
めっき層と、銀もしくは金めつき層とから構成される。
さらに、他の実施態様においては、基板」−に形成され
る配線回路が無電解ニッケルめっきの下地めっき層」二
に銀もしくは金の電気めっき層から構成されろ。
配線回路は銅箔表面に銀もしくは金の電気めっきを形成
したものでもよい。
本発明の実施態様においては、外部接続用入出力ピンを
配線基板に取り付IJるたぬのピン孔(J。
絶縁性基体と配線回路とを貫通し、外部接続用入出力ピ
ンを嵌入することにより各配線回路と電気的に接続され
る。本発明の実施態様においては、前記配線基板に嵌入
される外部接続用入出力ピンの基部がピン軸より大径の
段部を有し、該基部が配線基板のピン孔に嵌入され、そ
の段部を配線基板に圧接させることにより外部接続用入
出力ピンが各配線回路に電気的に接続されている。また
、好ましい実施態様においては、外部接続用入出力ピン
と配線回路との電気的接続をより確実にするため、外部
接続用入出力ピンの基部の頭部と、該ピン軸より大径と
で配線基板のをカシメ挾持させることにより各配線回路
に電気的に接続される。
さらに、より好ましい実施態様においては、配線基板の
強度を補うため、配線基板のピン孔と同軸にかつ配線回
路と反対側の位置にリング状金属層が形成され、該リン
グ状金属層と配線回路とが前記外部接続用入出力ピンの
頭部と段部とで挾持される。外部接続用入出力ピンは配
線基板に対して垂直に配設される。
本発明の実施態様においては、各ピン孔はその壁面にニ
ッケル下地めっきが形成され、その上に銀もしくは金の
スルホールめっきが形成される。
また、他の実施態様においては、外部接続用人出。
カピンは、その基部が配線回路と電気的に接続されたス
ルホール部またはランド部で半田、錫、導電性接合剤な
どの結合剤で溶融接合される。なお、外部接続用の入出
力ピンの基部を該基部と配線回路と電気導通ずるための
スルホール部またはランド部で電導性塗料で接着結合す
るようにしてもよい。
半導体素子を搭載する放熱板は、熱良伝導性の金属材料
、または金属もしくは金属酸化物の焼結体で構成される
。熱良伝導性金属材料としては、銅、銅合金あるいは金
属アルミニウムなどが挙げら・れる。また、熱良伝導性
焼結体としては、銅もしくは銅合金の焼結体などが挙げ
られる。好ましい実施態様においては、熱良伝導性金属
材料の表面に銀もしくは金のめっきを施した金属製放熱
板が使用される。
本発明の実施態様においては、放熱板は、その片側表面
に少なくとも一つの凹部が形成され、その凹部内に半導
体素子が搭載される。この凹部は放熱板の中央部に形成
するのが好ましいが必ずしもその必要はなく、また複数
の半導体素子を搭載オろため2以−1−の凹部を形成す
るようにして乙よい。この放熱板に形成された凹部の表
面は金d)つきもしくは銀めっきオろのが好ましい。
前記配線基板、該配線基板に立設された外部接続用ピン
の基部、および放熱板の周縁部を封止して一体化する外
装体を形成する成形材料は、耐熱性樹脂、無機質物質を
充填剤として混合している樹脂組成物などが挙げられる
。耐熱性樹脂としては、熱可塑性樹脂、熱硬化性樹脂の
いずれを使用しても良い。例えば、ポリフェニレンザル
ファイト樹脂、エポキシ系樹脂などが挙げられる。また
、それらの樹脂にガラス繊維やシリカ等の無機質充填剤
を40%重量から70%重量含有させてなる耐熱性樹脂
組成物を使用することもできる。
本発明に係る半導体装置において(J1放熱板はその半
導体素子搭載用凹部が配線基板の開口部に向かってもし
くは開口部と反対側に向かうように配線基板の表側もし
くは裏側のいずれか一方側に配設されている。
また、本発明に係る半導体装置は、前記構造の外装体を
製造した後、外装体の半導体素子搭載用凹所内に露出す
る放熱板の表面に半導体素子を搭載することにより完成
される。好ましい実施態様においては、外装体内に搭載
された半導体素子を大気中の汚染物質や水蒸気から保護
するため、半導体素子を搭載した外装体の凹所を樹脂で
封止し、半導体素子が外装体内に埋設される。また、他
の実施態様においては、半導体素子を搭載した外装体の
凹所が外装体表面で気密封止され、半導体素子は閉空間
内に閉じ込められる。
本発明に係る半導体装置は、絶縁性基体と、該絶縁性基
体に装着された外部接続用入出力ピンの基部と放熱板の
外周部とが外装体で一体に封入されているため、絶縁性
基体が補強されることになり、肉厚が極めて薄い基体、
例えば、0 、1 mm以下の厚さのフィルム状または
シート状基体を採用できる。
他方、外装体を形成する材料によっては多少の=23− 透過性を有する場合があるため、空気中の水蒸気が外装
体を透過して配線回路に達し、その電気的特性に悪影響
を及ぼすという問題を生じることがある。この新たな問
題は、本発明によれば、配線基板のワイヤボンディング
部を除き、配線回路の表面を透湿性が極めて小さな非透
過性材料で被覆して防湿層を形成することにより解決さ
れる。防湿層を形成することにより半導体装置の耐湿性
を向上させ、その信頼性、高品位化を図ることができる
。前記非透過性材料としては、エポキシ系又はポリイミ
ド系樹脂などが挙げられる。
また、配線基板として、絶縁性基体の表面に銅はくを張
り、これをエゾチング処理して配線回路を形成したもの
、あるいはその銅はく配線回路上に貴金属メッキ層を形
成したものを採用した場合、絶縁性基体上に配線回路の
ある部位と無い部位との間に凹凸を生じ、配線基板表面
上に配線回路の厚さの分だけ凹凸を生じろことが避けら
れない。
このため、そのままの状態で封入成型すると、配線基板
がその開口部の周囲を金型と放熱板で加圧下で挟持され
ていても、配線回路間の凹部に樹脂が流入し、ワイヤボ
ンディング部となる開口部の周囲に樹脂が付着すること
になり、半導体チップを装着した後、前記開口部の周囲
に付着した樹脂がはく離してグイボンディングやワイヤ
ボンディング等に悪影響を及ぼず恐れがあるという他の
問題を生じる。
この問題は、本発明によれば、絶縁性基体の配線回路の
部以外の部位の表面に前記配線回路と同一の厚さの絶縁
性皮膜を形成することにより解決される。このような配
線基板は、絶縁性基体の配線回路を形成すべき部位以外
の部位の表面に絶縁性インキ、絶縁性塗料等の絶縁性材
料を塗布あるいはスクリーン印刷して絶縁性皮膜を形成
した後、配線回路を形成すべき部位の表面に無電解メッ
キ法により金属メッキ層を形成し、該金属メッキ層」二
に電気メツキ法により前記絶縁性皮膜と同じ厚さまで良
導電性金属メッキ層を積層することにより製造できる。
この絶縁性材料としては、例えば、エポギン樹脂からな
るレジストインキが挙げられまた、従来の半導体装置の
ように外部接続用入出力ピンにフランジや段部を設(J
lその段部をスタンドオフとして、即ち、半導体装置を
ソケットやマザー基板に装着する際に、半導体装置とソ
ケットまたはマザー基板との間に所定の間隔をあけるた
めのストッパとして利用する場合、2種類の入出力ピン
が必要となる。
このような問題を解決する手段として、本発明において
は、外装体が配線基板等を一体的に封入成型する樹脂で
形成されることに着1」17、外装体と一体にスタンド
オフを形成するようにしている。
このスタンドオフは、外装体の任意の位置に任意の数だ
け形成できるが、外装体の角部に位置する4つの外部接
続用入出力ピンの基部を包囲するように該基部と同軸に
形成するのが好ましい。しかし、これのみに限定される
ものではない。
(実施例) 以下、本発明の実施例について添付の図面を参照して説
明する。
本発明方法に係る半導体装置の一実施例を示すプラクイ
ン型パッケージを示す第1図〜第4図において、1は配
線基板、2は良導電性金属材料からなる段付きの外部接
続用入出力ピン、3は銅又はアルミニウムなど良熱伝導
性金属材料からなる放熱板、4は樹脂製外装体、5は防
湿層で、外装体4は、配線基板1を入出力ピン2の基部
及び放熱板3の周縁部と共に内部に封じ込め、それらを
一体化しており、ポリフェニレンサルファイド樹脂で成
形され、その中央部には配線基板1の開口部に対応して
半導体素子取り付は用の凹所4aが形成されている。
配線基板1は、第2図に示すように、中央部に開口部6
を有するポリイミド樹脂製フィルムからなる薄肉の絶縁
性基体7と、その片側表面に形成され基体7の開口部6
の近傍から外周部に向かって放射状に伸張した配線回路
8とから構成され、絶縁性基体7と配線回路8を貫通す
る多数のピン孔9が規則正しく形成されている。なお、
配線回路8は、ピン孔9が貫通ずる部分にピン孔9と同
=27− 軸に、かつ、それより大径のリング部8aが形成されて
いる。
外部接続用入出力ピン2は、絶縁性基体7のピン孔9に
嵌入された頭部2aの近傍にその軸径より大径の段部2
bを有し、頭部2aと段部2bとで絶縁性基体7と配線
回路8とを挾持し、入出力ピン2自体は配線基板1に固
定されると共に、配線回路8に電気的に接続されている
。また、外部接続用入出力ピン2は配線回路側の方へ突
出するように配置されている。
放熱板3は、配線基板lの開口部6に面する側に該開口
部6にごく内側にほぼ同面積の凹所10が形成される一
方、周縁部3aに突起11が形成されており、絶縁性基
体7の配線回路8と反対側表面上に配設して、周縁部3
aおよび突起11を配線基板1及びピン2と共に耐熱性
樹脂で封入成形することにより外装体4に一体的に埋設
されている。
本発明に係る半導体装置は、ソケットまたはマザー基板
に装着した際に、それらとの間に所定の間隔を置くよう
にするため、外装体4の角部にそ□れぞれ位置する4本
の入出力ピン2の基部をそれぞれ包囲してスタンドオフ
13が外装体4と一体に成形されている。
なお、半導体装置は、後述の実施例で示すように、配線
基板1の開口部6から露出している放熱板3上にLSI
チップその他の半導体素子を装着し、その外部接続端子
をワイヤボンディング等により各配線回路8に接続する
ことにより構成されているが、ここでは図面の簡略化の
ため省略しである。
本発明に係る前記構造の半導体装置のプラグイン型パッ
ケイージは、次のようにして製造できる。
まず、エッヂフグ法あるいはメッキ法により絶縁性基体
7上に配線回路8を形成してなる配線基板1のピン孔9
に、予め用意した段付きの外部接続用入出力ピン2の頭
部2aを嵌入させ、ピン2の・頭部2aを振動あるいは
ハンマーリングによりかしめて、ピン2の頭部2aと段
部2bとの間に絶縁性基体7及び配線回路8を挾持させ
ることにより、ピン2を配線基板1に固定すると共に、
配線回路8に電気的に接続させろ。
次いて、第3図に示すように、配線基板Iに立設された
入出力ピン2がその位置に対応して下型21に形成され
たピン穴22に遊嵌状態に保持されるように、配線基板
lを下型21のキャビティ23内にセットし、さらに、
その配線基板lの開口部6を覆うように放熱板3をセッ
トした後、−1−型24を降下させて型閉めする。これ
により、上型24に配設された可動ピン25で段付きピ
ン2の頭部2aが押圧して、入出力ピン2の段部下端面
は下型ギャビテイ23の底面に圧接され、配線基板lの
開口部の周囲は放熱板3と共に−J−,下型により押圧
挾持される。型閉め後、ゲート26から耐熱性樹脂をキ
ャビティ23内に射出して封入成形すると、第4図に示
すプラグイン型パッケージが製造される。
下型21には外装体4の角部となる位置にそれぞれ任意
の形状の凹所が形成されているため、外装体4の形成と
同時にスタンドオフ13が成形される。金型からプラグ
イン型パッケージを取り出した後、外装体4の凹所4a
内に露出している配線基板1の開口部6を介して放熱板
3」二に半導体素子を装着し、その外部接続端子をワイ
ヤボンディング等により各配線回路8に接続することに
より半導体装置が完成される。
なお、プラグイン型パッケージの放熱板露出側表面の防
湿層5は、半導体素子を搭載した後、エポキシ系あるい
はポリイミド系樹脂をコーティングするこよにより形成
するのが好まし円従って、本発明に係る前記実施例の半
導体装置は、配線基板と、該配線基板に嵌入固定された
入出力ピンの基部と、前記配線基板」−に配置された放
熱板の周縁部とを樹脂内に封入して一体化した構造とし
ているため、配線基板の肉厚を薄くすると共に軽量化を
図ることができると同時に、製造工程を著しく簡略化す
ることができる。また、スタンドオフ13を配線基板1
を封止する外装体と共に耐熱性樹脂で形成できるため、
スタンドオフを任意の形状に、かつ任意の位置及び数だ
け容易に形成でき、従って、従来のように2種の外部接
続用入出力ピン2を必要とせずコストの低減化を図ると
同時に、ピンの配線基板への装着を容易化できるという
優れた効果が得られろ。
第5図および第6図は本発明の他の実施例を示し、この
半導体装置は、配線回路8と反対側の基体表面には、ピ
ン孔9と同軸に、かつ配線回路8のリング部8aと同形
状の金属リング12が形成されている点と、放熱板3に
凹所が形成されていない点を除いて、第1図のものと同
じ構造を有している。即ち、第1図の実施例の場合、外
部接続用入出力ピン2の頭部2aと段部2bとで絶縁性
基体7を挾持させているが、絶縁性基体7が薄肉のプラ
スチックフィルムであると、ピン2の頭部2aをかしめ
る際、絶縁性基体7が強度的に弱いためピン孔9がつぶ
れてしまう恐れがある。この問題を解決する手段として
、この実施例では、配線回路8と反対側の基体7の表面
にピン孔9と同軸に、かつ配線回路8のリング部8aと
同形状の金属リング12を形成し、配線基板1には基体
11゜配線回路8及び金属リングI2を貫通する多数の
1ピン孔9を規則正しく形成し、この金属リング12と
配線回路8のリング部8aとを介して絶縁性基体7を挾
持させるようにしたものである。
第7図〜第9図は、本発明に係る半導体装置の他の実施
例を示し、配線基板lは、中央部に開口部6を有するポ
リイミド樹脂フィルムからなる絶縁性基体7と、該絶縁
性基体lの片側表面」二に形成された配線回路8とで構
成され、配線回路8は基体1の片側表面にその開口部6
の近傍から基体7の外周部へ向かって放射状に伸張して
いる。
また、配線基板1は、第8図に示すように、絶縁性基体
7の片側表面に化学銅メッキの形成を促進するための触
媒層15が形成され、その」二に銅メッキ層16a1ニ
ッケルメッキ層16b及び金メッキ層16cを積層して
成る配線回路8が形成されると共に、配線回路8が形成
されている部位以外の部位の表面に、配線回路8の厚さ
と同一の厚さの絶縁性皮膜17が形成され、配線回路側
の表面か平滑になるようにしてあり、該絶縁性基体1の
配線回路側表面は、非透湿性樹脂、例えは、エボキノ系
樹脂あるいはポリイミド系樹脂からなる防湿層I8で被
覆されている。
外部接続用入出力ピン2は、第1図の実施例と同様に頭
部側近傍に大径の段部2bを有し、頭部2aと段部21
+の間に基体7と配線回路8を挾持させることにより配
線基板1に固定されろと共に、配線回路8に電気的に接
続されている。
放熱板3は、配線基板1の開口部6に面する側に該開口
部6とほぼ同面積の凹所10が形成される一方、周縁部
3aに突起11が形成され、周縁部3aを配線基板I及
び入出力ピン2と共に耐熱性樹脂で封入成形することに
より一体化されている1、 前記構造のプラグイン型パッケージからなる半導体装置
は、次のようにして製造できる。 まず、絶縁性基体7
にスリット加工を施し、脱脂、乾燥後、化学銅メッキの
付着を容易にするため絶縁性基体7の表面に触媒ペース
トを塗布、乾燥させて触媒層15を形成し、スタンピン
グ加工した後、配線回路8を形成すべき部位以外の部位
に、エボ゛キノ樹脂からなるレノストインキをスクリー
ン印刷して絶縁性皮膜17を形成する。次いで化学銅メ
ッキ法により基体7の配線回路8を形成すべき部位の表
面に銅メッキ層16aを形成する。
このようにして基体7上に形成された銅メッキ層+6a
の上に、電気メツキ法によりニッケルメッキ層16bを
積層し、更にその上に金メッキ層IOCを積層し、金メ
ッキ層16cの表面、即ち、配線回路8の表面が絶縁性
皮膜■7の表面と同一レベルになるように電気メッキし
て、配線基板1を形成し、配線基板1の配線回路側の表
面に非透湿性樹脂、例えば、エボキン系樹脂を塗布して
防湿層I8を形成する。
次いで、予め用意した外部接続用入出力ピン2の頭部2
aを配線基板lのピン孔9に嵌入させ、入出力ピン2の
頭部2aを振動あるいはハンマーリングによりかしめて
、入出力ピン2の頭部2aと段部2bとの間に、基体7
及び配線回路8を挾持させることにより、入出力ピン2
を配線基板1に固定すると共に、配線回路8に電気的に
接続させる。次に、第9図に示すように、配線基板1に
立設された入出力ピン2をその位置に対応して下型21
に形成されたピン穴22に遊嵌状態に維持させるように
配線基板lを下型2Iのキャビティ23内にセラl−し
て、さらに、その配線基板Iの開口部6を覆うように放
熱板3をセットした後、上型24を降下させて型閉めし
、可動ピン25で入出力ピン2の頭部2aを押圧して、
入出力ピン2の段部2bの下端面をキャビティ23の底
面に圧接させ、耐熱性樹脂をゲート26からキャビティ
23内に射出して封入成形することによりプラグイン型
パッケージを製造する。
このようにして製造されたプラグイン型パッケージは、
第7図に示すように、配線基板Iの開口部6から露出し
ている放熱板3の凹所10内に半導体素子27を装着し
、該半導体素子27の外部接続端子をワイヤポンディン
グ等により配線回路8に接続し、外装体4の凹所4aを
非透過性樹脂からなるフィルム28で密閉することによ
り半導36一 体装置製品とされる。
この実施例の半導体装置は、多湿雰囲気で保管あるいは
使用しても、防湿層5および18の作用により水蒸気や
ガス等の配線回路8への侵入が阻止されるため、優れた
耐湿性及び信頼性を示す。
なお、半導体装置の放熱板露出側表面の防湿層5は、封
入成形後、エポキシ系あるいはポリイミド系樹脂をコー
ティングして形成すれば良い。
また、前記実施例では、銅メッキ層16aの上にニッケ
ルメッキ層16b及び金メッキ層16cを積層して配線
回路8を形成しているが、必ずしもその必要は無く、銀
メッキその他の任意の耐食性のある良導電性金属メッキ
層を単独であるいは積層して絶縁性皮膜17と同じ厚さ
に形成するようにしても良い。
さらに、配線回路8はエッヂフグ法により製造すること
もできる。例えば、基体の片側表面上に張着された銅箔
の」二にフォトレジストを塗布して乾燥させ、その表面
に所定の配線回路を露光した後、未露光部をエツチング
して配線回路8を形成するようにしても良い。
第10図は本発明の他の実施例を示し、この1(導体装
置は、外部接続用入出力ピン2を配線回路側から反対側
表面の方へ突出するように立設し、1Jii中央部に凹
所10を形成された放熱板3を配線回路8と反対側表面
上に配設して外装体4で一体化したプラグイン型パッケ
ージを採用し、半導体素子27を収容する空間、即ち、
外装体4の凹所4aの表面を非透過性樹脂からなるフィ
ルム28で密閉した点か異なるのみで、他の構成は第1
図に示す半導体装置と同しである。
第11図は本発明のさらに他の実施例を示し、外装体4
の凹所4a内に露出している放熱板3の凹所IOの表面
に半導体素子27を搭載した後、半導体素子27を収容
4−ろ空間、即ち、外装体4の凹所4aに外装体4と同
材料の充填剤29を充填して封止し、その上に防湿層5
を形成した点が異なるのみで、他の構成は第10図の半
導体装置と同じである。
なお、この実施例では、プラグイン型パッケージを製造
後、半導体素子27を搭載し、その露出。
部を樹脂29で封止しているが、予め絶縁性爪体7と放
熱板3とを接着材で接着し、放熱板3に半導体素子27
を搭載すると共に、配線回路8の上に防湿層を形成した
後、封入成形して半導体素子を基体等と共に一体的に外
装体4に埋設するようにしても良い。
第12図は本発明の他の実施例を示し、外部接続用入出
力ピン2として一端側に2重に段部2h、2Cを設(ジ
たピンを用い、その頭部側の段部2bと頭部2aとの間
で配線基板1をかしめる一方、その段部2bとその下側
の段部2Cとの間に形成される環状溝2(1に外装体成
型用樹脂を廻り込ませてピン2の引抜力を一段と向」−
させるようにした点が異なるのみで、他の構成は第1図
のものと同じである。
第13図および第14図は本発明の他の実施例を示し、
相互に対応する位置に少なくとも一つの開口部6a、6
bと複数のピン孔9a、9bとを形成されたプラスデッ
ク製フィルムからなる絶縁性基39一 体7 a、7 bの表面に相互に異なる配線回路8を形
成してなる複数の配線基板1a、Ibを積層してなる積
層基板1と、咳積層基板1を貫通する前記各ピン孔9a
、9hに嵌入、固定され、各配線基板lの配線回路8に
接続されノコ段付き外部接続用入出力ピン2と、前記積
層基板1の最上位の配線基板Ia−hに前記開口部6a
を覆うように配置された放熱板3とからなり、前記積層
基板1を入出力ピン2の活部及び放熱板3の周縁部3a
と共に耐熱性樹脂製外装体4に封入し一体化したプラグ
イン型パッケージを用いたものである。
この実施例においては、配線基板+aは、配線基板1b
の開口部6bよりワイヤーボンディング部の分だけ大き
く開口部6aを形成されると共に、配線基板1bの配線
回路8に接続する段イ」きピン2の段部2bの直径と同
じ若しくは若干大径のピン孔9aと、入出力ピン2の直
径と同じ若しくは若干大径のピン孔9bとが形成され、
外部接続用入出力ピン2は、他の実施例と同様にして配
線基板1に立設されている。
前記構造のプラグイン型パッケージは、次のようにして
製造できる。まず、エツチング法あるいはメッキ法によ
り絶縁性基体7」二にそれぞれ配線回路8を形成してな
る配線基板1 a、 ] bを積層し、それらの各ピン
孔9に予め用意した入出力ピン2の頭部2bを嵌入させ
、ピン2の頭部2bを振動あるいはハンマーリングによ
りかしめて、ピン2の頭部2bと段部2aとの間に絶縁
性基体7及び配線回路8を挾持させ、ピン2を積層基板
1に固定すると共に、各配線基板1 a、] bの配線
回路8に電気的に接続させる。
次いで、第14図に示すように、得られた積層共析アッ
センブリを下型21のキャビティ23内にセットした後
、前記実施例と同様に、樹脂で封入成型することにより
外装体4を製造し、該外装体4の凹所4a内に露出する
配線基板Iの開口部6a、6bを介して放熱板3」二に
LSrデツプその他の半導体チップを装着し、ワイヤボ
ンディング等により配線回路8に接続することにより半
導体装置製品とされる。
なお、前記実施例では、第13図に示されるように、段
部の長さが異なる2種の段付き外部接続用人出ノJピン
2a、2bを用いているが、一種の外部接続用入出力ピ
ン2を用いて、各外部接続用入出力ピン2の自由端に配
線基板の厚さの分だけ段差を設(′llるようにしても
良い。
第15図は本発明の他の実施例に係る半導体装置を中央
から切断した状態を示し、二つの開口部6を有し、片側
表面に配線回路8を形成してなる絶縁性基体を背中合わ
せに2枚積層してなる配線基板1a、Ibと、各開口部
6を覆うように配置された二つの放熱板3と、これらを
埋設して一体化する外装体4とからなり、外装体4の凹
所4a内に露出している開口部6を介して各放熱板3の
表面に半導体素子をそれぞれ搭載するようにしたもので
ある。
また、第5図および第6図の実施例では、基体7をはさ
んで配線回路と反対側の位置に金属リング12を形成し
ているが、これは第16図に示すように、エツチング法
により座金35を形成するようにしてもよい。
(発明の効果) 以上の説明から明らかなように、本発明は、少なくとも
配線基板と、該配線基板に嵌入固定された入出力ピンの
基部と、前記配線基板上に配置された放熱板の周縁部と
を樹脂製外装体内に封入して一体化した構造とすること
により、配線基板が機械的強度を要求されなくなるので
、肉厚の薄い配線基板を採用でき、半導体装置の薄型化
および高密度化を図ることができる。また、半導体装置
の絶縁性基体として、プラスチック製、セラミック族ま
たは複合材料製のフィルムまたはシートなど任意のもの
を採用できるので、半導体装置の低コスト化を図ると同
時に、ピン数の増大を図ることができる。
また、外装体を樹脂で成型しているため、配線基板上の
配線回路が外部に露出することが無く、′しかも50μ
m程度の高寸法精度で信頼性の高い半導体装置のプラグ
イン型パッケージを製造できる。さらに、外装体と放熱
板が配線基板と一体化されているため、曲げ強度、耐機
械的衝撃性及び耐熱衝撃性に優れ、しかも熱放散性に優
れた半導体装置を製造できるなど優れた効果が得られる
さらに、配線回路の表面を非透湿性樹脂からなる防湿層
で被覆することにより、外装体から内部の半導体素子に
水蒸気やガスが透過してくるのを防止し、半導体装置の
耐湿性を向」ニさせるようにしたので、湿度透過による
電気的特性の劣化を防止できる。
従って、本発明によれば、信頼性の高い半導体装置を安
価に製造でき、しかも半導体装置の薄型化及び軽量化を
図ることができるという優れた効果が得られる。
【図面の簡単な説明】
第1図は本発明に係る半導体装置のプラグイン型パッケ
ージの該略断面図、第2図はその一部切り欠き底面図、
第3図はその製造時における金型内での状態を示す要部
断面図、第4図は第1図のプラグイン型パッケージの斜
視図、第5図は本発明の他の実施例を示す半導体装置の
部分拡大断面図、第6図はそのパッケージ成型時の金型
内での状態を示す要部拡大断面図、第7図は本発明のさ
らに他の実施例を示す半導体装置の該略断面図、第8図
はその要部拡大断面図、第9図は第7図の半導体装置の
パッケージ製造時の金型内での状態を示す要部拡大断面
図、第10図は本発明の他の実施例を示す半導体装置の
断面図、第11図は本発明の他の実施例を示す半導体装
置の断面図、第12図は本発明に係るさらに他の実施例
を示す要部拡大断面図、第13図は本発明の他の実施例
を示す要部拡大断面図、第14図はそのパッケージ成型
時の金型内での状態を示す要部拡大断面図、第15図は
本発明の他の実施例を示す一部断面斜視図、第16図は
本発明に係る半導体装置における基体の一実施例を示す
部分斜視図である。 1 、1 a、 1 b〜配線基板、 2〜外部接続用入出力ピン、 3〜放熱板、 4〜パツケージ、 5〜防湿層、 6〜開[]部 7〜絶縁性基体、 8〜配線回路、 9〜ピン孔、 IO〜凹所、 11〜突起、 12〜金属リンク、 13〜スタンドオフ、 17〜絶縁性皮膜、 21〜下型 22〜ピン穴 23〜キヤビテイ 24〜」二型、 27〜半導体装置 28〜フイルム 29〜封止材 。

Claims (58)

    【特許請求の範囲】
  1. (1)少なくとも一つの開口部と多数のピン孔を有する
    絶縁性基体上に配線回路を形成してなる配線基板と、該
    配線基板のピン孔に嵌入され配線基板の配線回路と電気
    的に接続された多数の外部接続用入出力ピンの基部と、
    前記配線基板の開口部を覆うように配線基板上に配置さ
    れた放熱板の周縁部とを、それぞれ一体に封入成形して
    なる樹脂製外装体からなるパッケージを有することを特
    徴とする半導体装置。
  2. (2)絶縁性基体が耐熱性樹脂製の薄肉基体である特許
    請求の範囲第1項記載の半導体装置。
  3. (3)絶縁性基体がフィルム状またはシート状基体であ
    る特許請求の範囲第1項または第2項記載の半導体装置
  4. (4)絶縁性基体がラミネート構造を有する薄肉基体で
    ある特許請求の範囲第1項〜第4項のいずれか一項記載
    の半導体装置。
  5. (5)絶縁性基体がポリイミド樹脂系フィルムである特
    許請求の範囲第1項、第2項または第4項記載の半導体
    装置。
  6. (6)絶縁性基体がポリエステル樹脂系フィルムである
    特許請求の範囲第1項、第2項または第4項のいずれか
    一項記載の半導体装置。
  7. (7)絶縁性基体がエポキシ樹脂系ガラス布基材からな
    ることを特徴とする特許請求の範囲第1項、第3項およ
    び第4項のいずれか一項記載の半導体装置。
  8. (8)絶縁性基体がトリアジン樹脂系ガラス布基材から
    なることを特徴とする特許請求の範囲第1項、第3項お
    よび第4項のいずれか一項記載の半導体装置。
  9. (9)絶縁性基体がポリエステル樹脂系ガラス布基材か
    らなることを特徴とする特許請求の範囲第1項、第3項
    および第4項のいずれか一項記載の半導体装置。
  10. (10)絶縁性基体がフェノール樹脂系ガラス布基材か
    らなることを特徴とする特許請求の範囲第1項、第3項
    および第4項のいずれか一項記載の半導体装置。
  11. (11)絶縁性基体がポリイミド樹脂系ガラス布基材か
    らなることを特徴とする特許請求の範囲第1項、第3項
    、および第4項のいずれか一項記載の半導体装置。
  12. (12)絶縁性基体がセラミック製の薄肉基体である特
    許請求の範囲第1項記載の半導体装置。
  13. (13)絶縁性基体がフィルム状またはシート状基体で
    ある特許請求の範囲第12項記載の半導体装置。
  14. (14)絶縁性基体がセラミック製フィルムであること
    を特徴とする特許請求の範囲第1項または第12項記載
    の半導体装置。
  15. (15)絶縁性基体がアルミナ基体からなることを特徴
    とする特許請求の範囲第1項、第12項または第13項
    記載の半導体装置。
  16. (16)絶縁性基体が緑色炭化ケイ素粉末の焼成基体か
    らなることを特徴とする特許請求の範囲第1項、第12
    項および第13項のいずれか一項記載の半導体装置。
  17. (17)絶縁性基体がポリイミド樹脂系のフィルムを積
    層した薄肉基体である特許請求の範囲第1項〜第6項の
    いずれか一項記載の半導体装置。
  18. (18)配線基板が、相互に対応する位置に少なくとも
    一つの開口部と多数のピン孔とを有する絶縁性基体の表
    面に相互に異なる配線パターンを形成してなる複数の配
    線基板を積層してなる積層基板であることを特徴とする
    特許請求の範囲第1項〜第17項のいずれか一項記載の
    半導体装置。
  19. (19)外部接続用入出力ピンがその基部に段部を有す
    る構造を有することを特徴とする特許請求の範囲第1項
    〜第18項のいずれか一項記載の半導体装置。
  20. (20)各外部接続用入出力ピンがその基部の段部と頭
    部とで配線基板をカシメ挾持すると共に、配線回路に電
    気的に接続されていることを特徴とする特許請求の範囲
    第19項記載の半導体装置。
  21. (21)前記配線基板が、絶縁性基板の配線回路と反対
    側の表面にピン孔と同軸に金属リング又は座金を備え、
    外部接続用入出力ピンが、その基部の段部と頭部とで前
    記金属リング又は座金と配線回路とをカシメ挾持して薄
    肉基体に取り付けられていることを特徴とする特許請求
    の範囲第19項記載の半導体装置。
  22. (22)配線基板が少なくとも片側表面に配線回路を形
    成された薄肉基体からなることを特徴とする特許請求の
    範囲第1項記載の半導体装置。
  23. (23)配線基板が片面もしくは両面銅張積層基板のプ
    リント基板からなることを特徴とする特許請求の範囲第
    1項記載の半導体装置。
  24. (24)配線基板の薄肉基体と配線回路とを貫通する各
    ピン孔の壁面にニッケル下地めっきが形成され、その上
    に銀もしくは金のスルホールめっきが形成されているこ
    とを特徴とする特許請求の範囲第1項記載の半導体装置
  25. (25)配線基板に形成される配線回路が薄肉基体上に
    張着された銅または銅合金層と、その上に形成された銀
    もしくは金のめっき層とからなることを特徴とする特許
    請求の範囲第1項〜第24項のいずれか一項記載の半導
    体装置。
  26. (26)配線基板に形成される配線回路か薄肉基体上に
    張着された銅または銅合金層と、その上に順次積層され
    たニッケル下地めっき層と、パラジウムめっき層と、銀
    もしくは金めっき層とからなることを特徴とする特許請
    求の範囲第1項〜第24項のいずれか一項記載の半導体
    装置。
  27. (27)配線基板に形成される配線回路が無電解ニッケ
    ルめっき層と、その上に積層された銀もしくは金の電気
    めっき層から形成されていることを特徴とする特許請求
    の範囲第1項又は第24項記載の半導体装置。
  28. (28)絶縁性基体上に触媒層を介して無電解ニッケル
    めっきが形成されていることを特徴とする特許請求の範
    囲第27項記載の半導体装置。
  29. (29)配線回路が絶縁性基体上に形成された銅層と、
    該銅層上に積層された銀もしくは金の電気めっき層とか
    ら形成されていることを特徴とする特許請求の範囲第1
    項〜24項のいずれか一項記載の半導体装置。
  30. (30)放熱板が金属製放熱板であることを特徴とする
    特許請求の範囲第1項〜第29項のいずれか一項記載の
    半導体装置。
  31. (31)放熱板が金属焼結体もしくは金属酸化物焼結体
    からなる放熱板であることを特徴とする特許請求の範囲
    第1項〜第29項のいずれか一項記載の半導体装置。
  32. (32)金属焼結体が銅または銅合金の焼結体であるこ
    とを特徴とする特許請求の範囲第31項記載の半導体装
    置。
  33. (33)放熱板がアルミニウムまたはアルミニウム合金
    からなることを特徴とする特許請求の範囲第30項記載
    の半導体装置。
  34. (34)放熱板が銀もしくは金めっきした金属製放熱板
    であることを特徴とする特許請求の範囲第30項記載の
    半導体装置。
  35. (35)放熱板が半導体素子を搭載するための凹部を少
    なくとも1個有する特許請求の範囲第1項〜第34項の
    いずれか一項記載の半導体装置。
  36. (36)放熱板が半導体素子を搭載するための凹部を2
    個以上有する特許請求の範囲第35項記載の半導体装置
  37. (37)放熱板に形成された半導体素子搭載用凹部の表
    面が金めっきもしくは銀めっきされている特許請求の範
    囲第35項記載の半導体装置。
  38. (38)放熱板の半導体素子搭載用凹部が中央部に形成
    されている特許請求の範囲第35項または第37項記載
    の半導体装置。
  39. (39)外装体成形用樹脂が耐熱製樹脂である特許請求
    の範囲第1項記載の半導体装置。
  40. (40)外装体成形用樹脂が充填剤として無機質物質を
    含有している樹脂組成物である特許請求の範囲第39項
    記載の半導体装置。
  41. (41)外装体成形用樹脂が熱可塑性樹脂である特許請
    求の範囲第1項、第39項および第40項のいずれか一
    項記載の半導体装置。
  42. (42)外装体成形用樹脂が熱硬化性樹脂である特許請
    求の範囲第1項、第39項および第40項のいずれか一
    項記載の半導体装置。
  43. (43)外装体成形用樹脂がポリフェニレンサルファイ
    ド樹脂からなることを特徴とする特許請求の範囲第1項
    、第39項、第40項および第41項のいずれか一項記
    載の半導体装置。
  44. (44)外装体成形用樹脂がエポキシ樹脂系成形材から
    なることを特徴とする特許請求の範囲第1項、第39項
    、第40項、第42項記載の半導体装置。
  45. (45)外装体成形用樹脂が無機質充填剤を40%重量
    〜70%重量含有することを特徴とする特許請求の範囲
    第40項〜第44項のいずれか一項記載の半導体装置。
  46. (46)前記無機質充てん材がガラス繊維またはシリカ
    である特許請求の範囲第45項記載の半導体装置。
  47. (47)外部接続用入出力ピンの基部が該基部と配線回
    路と電気的に接続するためのスルホール部またはランド
    部で、半田、錫、電導性接合剤からなる群から選ばれた
    導電性結合剤で溶融接合されていることを特徴とする特
    許請求の範囲第1項記載の半導体装置。
  48. (48)外部接続用入出力ピンの基部が該基部と配線回
    路と電気導通するためのスルホール部またはランド部で
    電導性塗料で接着結合されていることを特徴とする特許
    請求の範囲第1項記載の半導体装置。
  49. (49)前記放熱板がその半導体素子搭載用凹部を外部
    接続用入出力ピンの伸張方向と同方向または反対方向に
    向けて埋設されていることを特徴とする特許請求の範囲
    第35項〜第38項のいずれか一項記載の半導体装置。
  50. (50)外部接続用入出力ピンが配線基板に対して垂直
    に配設されていることを特徴とするプラグイン型パッケ
    ージからなる特許請求の範囲第1項〜第49項のいずれ
    か一項記載の半導体装置。
  51. (51)半導体素子を搭載した外装体の開口部が樹脂で
    充填されていることを特徴とする特許請求の範囲第1項
    〜第50項のいずれか一項記載の半導体装置。
  52. (52)半導体素子を搭載した外装体の開口部が気密的
    に封止されていることを特徴とする特許請求の範囲第1
    項〜第50項のいずれか一項記載の半導体装置。
  53. (53)外装体が外部接続用入出力ピンの伸張方向に突
    出した少なくとも1個のスタンドオフを一体に成型され
    ていることを特徴とする特許請求の範囲第1項〜第52
    項のいずれか一項記載の半導体装置。
  54. (54)前記スタンドオフが外部接続用入出力ピンと同
    軸に成型されていることを特徴とする特許請求の範囲第
    1項〜第52項のいずれか一項記載の半導体装置。
  55. (55)開口部を有する絶縁性基体上に配線回路を形成
    してなる配線基板と、該配線基板に形成される配線回路
    と電気的に接続される複数の外部接続用入出力ピンと、
    前記配線基板の開口部を覆い該開口部の周縁部に接して
    配置される放熱板とを、金型のキャビティ内にそれぞれ
    配置させ、前記入出力ピンの自由端側を金型内に形成さ
    れたピン孔に遊嵌状態に保持させると共に、入出力ピン
    の基部に形成された段部の下端面をキャビティの底面に
    圧接させた状態で前記配線基板と、入出力ピンの基部と
    放熱板の周縁部とを一体に絶縁性樹脂で封入成形するこ
    とを特徴とする半導体装置の製造方法。
  56. (56)入出力ピンの自由端側を金型内に形成されたピ
    ン穴に挿入して保持させると共に入出力ピンの頭部を金
    型のエジェクターピンで押圧して保持し、かつ放熱板の
    周線部で開口部を覆われた配線基板の開口部周縁の内部
    リード部を金型のキャビティの底面で圧接して外装体を
    樹脂成形することを特徴とする特許請求の範囲第55項
    記載の半導体装置の製造方法。
  57. (57)放熱板の周縁部で開口部を覆われた配線基板の
    開口部を金型のキャビティの底面で圧接させて配線回路
    の内部リード部を露出させる様にパッケージを樹脂成形
    することを特徴とする特許請求の範囲第55項または第
    56項記載の半導体装置の製造方法。
  58. (58)前記配線基板の開口部近傍のワイヤボンデング
    部を除き、前記配線回路が非透湿性樹脂からなる防湿層
    で被覆されていることを特徴とする特許請求の範囲第1
    項記載の半導体装置の製造方法。
JP60287346A 1985-08-16 1985-12-19 半導体装置およびその製造方法 Expired - Lifetime JPH0783069B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP60287346A JPH0783069B2 (ja) 1985-12-19 1985-12-19 半導体装置およびその製造方法
DE8686108770T DE3675321D1 (de) 1985-08-16 1986-06-27 Halbleiteranordnung mit packung vom steckerstifttyp.
EP86108770A EP0218796B1 (en) 1985-08-16 1986-06-27 Semiconductor device comprising a plug-in-type package
US06/880,832 US4823234A (en) 1985-08-16 1986-07-01 Semiconductor device and its manufacture
KR1019860006161A KR870002647A (ko) 1985-08-16 1986-07-28 반도체장치 및 그 제조방법
CN198686105249A CN86105249A (zh) 1985-08-16 1986-08-16 半导体器件及其制造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60287346A JPH0783069B2 (ja) 1985-12-19 1985-12-19 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPS62145753A true JPS62145753A (ja) 1987-06-29
JPH0783069B2 JPH0783069B2 (ja) 1995-09-06

Family

ID=17716180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60287346A Expired - Lifetime JPH0783069B2 (ja) 1985-08-16 1985-12-19 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0783069B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4890152A (en) * 1986-02-14 1989-12-26 Matsushita Electric Works, Ltd. Plastic molded chip carrier package and method of fabricating the same
CN111554650A (zh) * 2019-02-12 2020-08-18 住友电工光电子器件创新株式会社 半导体模块及半导体器件收容体
CN115547964A (zh) * 2022-11-29 2022-12-30 广东汇芯半导体有限公司 分立式引脚的功率器件及其制造方法
CN117954411A (zh) * 2024-03-26 2024-04-30 成都电科星拓科技有限公司 一种支持双面引脚的扁平式封装结构及工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0533535A (ja) * 1991-07-25 1993-02-09 Hitachi Building Syst Eng & Service Co Ltd 鍵穴保護装置
JPH0553067A (ja) * 1991-08-23 1993-03-05 Ricoh Co Ltd 光走査用レンズおよび光走査装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0533535A (ja) * 1991-07-25 1993-02-09 Hitachi Building Syst Eng & Service Co Ltd 鍵穴保護装置
JPH0553067A (ja) * 1991-08-23 1993-03-05 Ricoh Co Ltd 光走査用レンズおよび光走査装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4890152A (en) * 1986-02-14 1989-12-26 Matsushita Electric Works, Ltd. Plastic molded chip carrier package and method of fabricating the same
CN111554650A (zh) * 2019-02-12 2020-08-18 住友电工光电子器件创新株式会社 半导体模块及半导体器件收容体
CN111554650B (zh) * 2019-02-12 2023-09-29 住友电工光电子器件创新株式会社 半导体模块及半导体器件收容体
CN115547964A (zh) * 2022-11-29 2022-12-30 广东汇芯半导体有限公司 分立式引脚的功率器件及其制造方法
CN117954411A (zh) * 2024-03-26 2024-04-30 成都电科星拓科技有限公司 一种支持双面引脚的扁平式封装结构及工艺

Also Published As

Publication number Publication date
JPH0783069B2 (ja) 1995-09-06

Similar Documents

Publication Publication Date Title
US4823234A (en) Semiconductor device and its manufacture
US6060778A (en) Ball grid array package
US6507102B2 (en) Printed circuit board with integral heat sink for semiconductor package
US5504372A (en) Adhesively sealed metal electronic package incorporating a multi-chip module
US6603072B1 (en) Making leadframe semiconductor packages with stacked dies and interconnecting interposer
US5102829A (en) Plastic pin grid array package
US8294253B2 (en) Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure
EP1914803A1 (en) Low profile ball grid array (BGA) package witth exposed die and method of making same
US5796038A (en) Technique to produce cavity-up HBGA packages
JP2005277356A (ja) 回路装置
CA2095609C (en) Leadless pad array chip carrier
JP5642473B2 (ja) Bga半導体パッケージおよびその製造方法
KR100226335B1 (ko) 플라스틱 성형회로 패키지
US6650005B2 (en) Micro BGA package
JPS62145753A (ja) 半導体装置およびその製造方法
JP2001144203A (ja) キャビティダウン型bgaパッケージ
JP2622862B2 (ja) リード付電子部品搭載用基板
JPH02343A (ja) 電子部品搭載用基板
JPH06216492A (ja) 電子装置
JP2612468B2 (ja) 電子部品搭載用基板
JPH0533535B2 (ja)
JPH07326690A (ja) 半導体装置用パッケージおよび半導体装置
KR100668939B1 (ko) 보드 레벨 반도체 장치 및 그 제조 방법
JPH05259376A (ja) 半導体装置
JPH0553067B2 (ja)