JPS62130367A - Electronic device driving circuit - Google Patents

Electronic device driving circuit

Info

Publication number
JPS62130367A
JPS62130367A JP60272076A JP27207685A JPS62130367A JP S62130367 A JPS62130367 A JP S62130367A JP 60272076 A JP60272076 A JP 60272076A JP 27207685 A JP27207685 A JP 27207685A JP S62130367 A JPS62130367 A JP S62130367A
Authority
JP
Japan
Prior art keywords
relays
electronic device
circuit board
module
relay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60272076A
Other languages
Japanese (ja)
Inventor
Toshiaki Ogura
小椋 利明
Mitsuhiro Hashimoto
光弘 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi Electronics Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Electronics Engineering Co Ltd filed Critical Hitachi Electronics Engineering Co Ltd
Priority to JP60272076A priority Critical patent/JPS62130367A/en
Publication of JPS62130367A publication Critical patent/JPS62130367A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce the waveform distortion of a pin output signal by mounting >=2 relays among plural relays of an electronic device on a module independent of a circuit board and providing necessary wiring. CONSTITUTION:Read relays R1-R4 are mounted on the module 16 independent of the circuit board and wired mutually in the module 16. This module 15 is mounted on the circuit board, but only oneside terminal pins P1-P4 of the relays R1-R4 are inserted into through holes of the circuit board at this time and the remaining terminal pins are not inserted into through holes. Thus, the number of terminal pins inserted into through holes is decreased, so the stray capacity is reduced correspondingly. Further, the relay R4 is added, but when input/output pins need not be connected to circuits of relays R5-Rn, the relay R4 is opened to disconnect the circuits of the relays R5-Rn from the input/output pins, thereby reducing the stray capacity which operates as a long on the input/output pins.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、■Cなどの電子デバイスの検査装置に関し
、さらに詳しくは、電子デバイス検査装置における電子
デバイス駆動回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a testing apparatus for electronic devices such as (1)C, and more particularly to an electronic device drive circuit in an electronic device testing apparatus.

[従来の技術] 電子デバイス検査装置の電子デバイス駆動回路は、−・
般に、検査対象の電子デバイスのピンとドライバやコン
パレータなどとの接続切り換えのためのリレー(通常リ
ードリレー)を、電子デバイスのピッ1本当たり複数個
(例えば10個)備えている。
[Prior Art] An electronic device drive circuit of an electronic device inspection apparatus is -.
In general, each pin of the electronic device is provided with a plurality of relays (usually reed relays) for switching connections between pins of the electronic device to be tested and drivers, comparators, etc. (for example, 10 relays).

従来、そのようなリレーは、電子デバイス駆動回路の回
路基板に直接的に実装されるようになっており、リレー
の端子ピンは回路基板のスルーホールおよび表面パター
ンによって配線されている。
Conventionally, such relays are mounted directly on a circuit board of an electronic device driving circuit, and the terminal pins of the relay are routed through through-holes and surface patterns of the circuit board.

[解決しようとする問題点] 従来の電子デバイス駆動回路においては、前述のような
リレーの実装および配線構造であったため、リレーとそ
の配線の部分の浮遊容量が大きく、電子デバイスのピン
出力信号の波形歪みが激しいという問題があった。
[Problem to be solved] In conventional electronic device drive circuits, the relay was mounted and the wiring structure was as described above, so the stray capacitance of the relay and its wiring was large, and the pin output signal of the electronic device was There was a problem with severe waveform distortion.

また、リレーを回路基板1ユに平面的に配列−せざるを
得ないため、そ゛の実装スペースが比較的大きいという
問題もあった。
Furthermore, since the relays have to be arranged in a plane on one circuit board, there is also the problem that the mounting space is relatively large.

[発明の目的] この発明の「1的は、電子デバイス検査装置の電rデバ
イス駆動回路において、接続切り換え用のリレーの実装
および配線構造を改良することにより、 +1iJ述の
ような問題点について改みすることにある。
[Objective of the Invention] The first object of the present invention is to solve the problems described in There is something to look at.

[問題点を解決するための手段コ この目的を達成すために、この発明は、電子デバイス検
査装置の電子デバイス駆動回路において、電子デバイス
のピンとドライバなどとの接続切り換え用の複数のリレ
ーの少なくとも2側辺七のものを当該電子デバイス駆動
回路の回路基板から独立したモジュールに実装して必要
な配線をなし、そのモジュールを回路基板に搭載するも
のである。
[Means for Solving the Problems] To achieve this object, the present invention provides an electronic device drive circuit of an electronic device testing apparatus, in which at least a plurality of relays for switching connections between pins of the electronic device and a driver, etc. The seven components on two sides are mounted on a module independent from the circuit board of the electronic device drive circuit, the necessary wiring is made, and the module is mounted on the circuit board.

[作用] モジュールに実装されたリレーについては、その配置な
どの制約が緩いため、その浮遊容量が最小となるような
配置および配線が可能である。
[Operation] Relays mounted on a module are not subject to any restrictions on their placement, so it is possible to arrange and wire them so that their stray capacitance is minimized.

また、モジュールの実装のためにその端子ビンが回路基
板のスルーホールに挿着されることになるが、そのモジ
ュール端子ピンに接続されるのは一部のリレ一端rピン
である。つまり、回路基板に全リレーを直接的に実装す
る場合よりも、スルーホールに挿着されるリレ一端子ピ
ンの本数は減少する。スルーホールのl′2遊容1i)
は相当に大きいため、そのリレ一端r・ビン数の減少は
浮遊容量の減少に大きく寄与する。
Further, in order to mount the module, its terminal pin is inserted into a through hole of a circuit board, and what is connected to the module terminal pin is an r pin at one end of a part of the relay. In other words, the number of relay terminal pins inserted into the through holes is reduced compared to the case where all the relays are directly mounted on the circuit board. Through-hole l'2 clearance 1i)
is quite large, so a reduction in the number of r/bins at one end of the relay greatly contributes to a reduction in stray capacitance.

かくして、電子デバイス駆動回路のリレー回路部分の浮
遊容量が減少し、電子デバイスのピンの出力信号の波形
歪みが軽減される。
Thus, stray capacitance in the relay circuit portion of the electronic device drive circuit is reduced, and waveform distortion of the output signal at the pin of the electronic device is reduced.

[実施例] 以下、図面を参照し、この発明の一実施例について説明
する。
[Example] Hereinafter, an example of the present invention will be described with reference to the drawings.

第1図は、この発明による電子デバイス駆動回路の一実
施例を示す概略回路図である。同様の電子デバイス駆動
回路は、電子デバイス検査装置のテストヘッドと呼ばれ
る部分に検査すべき電子デバイスのピン対応に多数設け
られるが、この図には1ピン分だけ示されている。
FIG. 1 is a schematic circuit diagram showing one embodiment of an electronic device driving circuit according to the present invention. A large number of similar electronic device drive circuits are provided in a portion called a test head of an electronic device testing apparatus, corresponding to the pins of the electronic device to be tested, but only one pin is shown in this figure.

第1図において、10はドライバであり、検査すべき電
子デバイスDVの駆動時にその特定の入出力ピンに駆動
電圧を印加するものである。12と14はコンパレータ
であり、その人出力ヒンノ出力信号の正常性のチェック
のためのレベル比較を行うものである。
In FIG. 1, a driver 10 applies a driving voltage to a specific input/output pin of the electronic device DV to be tested when driving the electronic device DV. Comparators 12 and 14 perform level comparison to check the normality of the human output signals.

R1−Rnは電子デバイスDVの人出力ピンをドライバ
IO、コンパレータ12.14などと接続切り換えする
ためのり−ドリレーである。ここで、リードリレーR4
は従来は設けられていないものであり、この実施例にお
いて追加されたものである。
R1-Rn are board relays for connecting and switching the human output pin of the electronic device DV to the driver IO, comparators 12, 14, etc. Here, reed relay R4
is not provided conventionally, and is added in this embodiment.

従来、そのような接続切り換え用のリードリレーは、電
子デバイス駆動回路の回路基板に直接的に実装され、全
リードリレーの端子ピンが回路基板のスルーホールに挿
着され、そのスルーホールによる総浮遊容量は相当に大
きいものであった。
Conventionally, such reed relays for connection switching are mounted directly on the circuit board of the electronic device drive circuit, and all the terminal pins of the reed relays are inserted into through-holes on the circuit board, and the total floating due to the through-holes is The capacity was quite large.

また、リードリレーを平面的に配置しなければならない
ために配線がかなり長くなり、その配線による浮遊容量
も相当に大きいものであった。その結果、リードリレー
回路部分の浮遊容量がかなり大きく、電子デバイスの出
力信号が相当に歪むという問題があった。
Furthermore, since the reed relays had to be arranged in a plane, the wiring became quite long, and the stray capacitance caused by the wiring was also quite large. As a result, there was a problem in that the stray capacitance in the reed relay circuit portion was quite large, and the output signal of the electronic device was considerably distorted.

これに対し、この実施例においては、リードリレーR1
,R2,R3,R4は回路基板から独立したモジュール
16に実装され、そのモジュール16内で相互配線され
る。リードリレーR1〜R4は回路基板上に直接的に実
装する場合よりも配置の自由度が高いので、配線の浮遊
容量が最小となるようにモジュール16内で配置するこ
とができる。
On the other hand, in this embodiment, reed relay R1
, R2, R3, and R4 are mounted on a module 16 independent from the circuit board, and interconnected within the module 16. Since the reed relays R1 to R4 have a higher degree of freedom in arrangement than when directly mounted on a circuit board, they can be arranged within the module 16 so that the stray capacitance of the wiring is minimized.

このモジュール16は回路基板に搭載されるが、その際
、回路基板のスルーホールに挿着されるのは、リードリ
レーR1,R2,R3,R4の片側の端子ビンPL、P
2.P3.P4 (または、それに接続されたモジュー
ル端子ピン)だけであり、残りの端子ピンはスルーホー
ルに挿着されない。
This module 16 is mounted on a circuit board. At that time, the terminal pins PL and P on one side of reed relays R1, R2, R3, and R4 are inserted into the through holes of the circuit board.
2. P3. P4 (or the module terminal pin connected to it); the remaining terminal pins are not inserted into the through holes.

このように、スルーホールに挿着される端子ピン数が減
るため、その分だけ浮遊容量が減少する。
In this way, since the number of terminal pins inserted into the through holes is reduced, stray capacitance is reduced accordingly.

スルーホールの浮遊容量は相当大きいため、その静電界
fitの減少効果は大きい。
Since the stray capacitance of the through hole is quite large, the effect of reducing the electrostatic field fit is large.

このように、この実施例によれば、接続切り換え用リー
ドリレーと配線の浮遊容量を従来の同等の電子デバイス
駆動回路より相当程度減らすことができる。
As described above, according to this embodiment, the stray capacitance of the connection switching reed relay and the wiring can be reduced to a considerable extent compared to the equivalent conventional electronic device drive circuit.

さらに、この実施例にあってはリードリレーR4が追加
されているが、そのL1的と効果を説明する。従来、リ
ードリレーR4のようなリレーは設けられていなかった
ため、常にリードリレーR5〜Rnの回路も電子デバイ
スDVの入出力ピンに接続され、それらリードリレーの
回路の浮遊容量が入出力ピンの負荷として作用していた
Further, in this embodiment, a reed relay R4 is added, and its effect on L1 will be explained. Conventionally, a relay such as reed relay R4 was not provided, so the circuits of reed relays R5 to Rn were always connected to the input/output pins of the electronic device DV, and the stray capacitance of the circuits of these reed relays was the load on the input/output pins. It was acting as.

この実施例では入出力ピンをリードリレーR5〜Rnの
回路に接続する必要がない場合、リードリレーR4を開
成させることにより、それらり−ドリレーR5〜Rnの
回路を入出力ピンから切り離し、入出力ピンの負荷とし
て作用する浮遊容量を減らすことができる。
In this embodiment, when it is not necessary to connect the input/output pins to the circuits of reed relays R5 to Rn, opening the reed relay R4 disconnects the circuits of those relays R5 to Rn from the input/output pins, and Stray capacitance that acts as a load on the pin can be reduced.

なお、この実施例では接続切り換え用リレーはリードリ
レーであったが、そのリレーの種類はそれに限られるも
のではない。
In this embodiment, the connection switching relay is a reed relay, but the type of the relay is not limited thereto.

また、この実施例では接続切り換え用リレーの中の4個
だけをモジュール化したが、2側辺−ヒの任、αの個数
のリレーをモジュール化しても効果がある。ただし、モ
ジュール化されるリレーの個数が多いほど、浮遊容量削
減の効果が増大する傾向がある。
Further, in this embodiment, only four of the connection switching relays are modularized, but it is also effective to modularize as many relays as α on two sides. However, the effect of reducing stray capacitance tends to increase as the number of modularized relays increases.

[発明の効果] 以1−説明したように、この発明は、電子デバイス検査
装置の電子デバイス駆動回路において、電子デバイスの
ピンとドライバなどとの接続切り換え用の複数のリレー
の少なくとも2個以上のものを当該電子デバイス駆動回
路の回路基板から独立したモジュールに実装して必要な
配線をなし、そのモジュールを回路基板に搭載するもの
であるから、接続切り換え用リレーの回路の浮遊容量を
従来より減少して電子デバイスのピン出力信号の波形歪
みを軽減した電子デバイス駆動回路を実現できる。
[Effects of the Invention] As described in 1-1 above, the present invention provides an electronic device driving circuit of an electronic device testing apparatus, in which at least two of a plurality of relays for switching connections between pins of an electronic device and a driver, etc. is mounted on a module independent from the circuit board of the electronic device drive circuit, the necessary wiring is done, and the module is mounted on the circuit board, so the stray capacitance of the circuit of the connection switching relay is reduced compared to the conventional method. Thus, it is possible to realize an electronic device drive circuit that reduces waveform distortion of the pin output signal of the electronic device.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明による電子デバイス駆動回路の一実施
例を示す概略回路図である。 10・・・ドライバ、12.14・・・コンパレータ、
16・・・モジュール、DV・・・電子デバイス、R1
−Rn・・・接続切り換え用リードリレー。
FIG. 1 is a schematic circuit diagram showing an embodiment of an electronic device driving circuit according to the present invention. 10... Driver, 12.14... Comparator,
16...Module, DV...Electronic device, R1
-Rn...Reed relay for connection switching.

Claims (1)

【特許請求の範囲】[Claims] (1)電子デバイス検査装置において、検査対象の電子
デバイスのピンとドライバなどとの接続切り換えのため
の複数のリレーを備える電子デバイス駆動回路において
、前記複数のリレーの少なくとも2個以上のものは当該
電子デバイス駆動回路の回路基板から独立したモジュー
ルに実装されて必要な配線がなされ、そのモジュールが
回路基板に搭載されることを特徴とする電子デバイス駆
動回路。
(1) In an electronic device testing apparatus, in an electronic device drive circuit that includes a plurality of relays for switching connections between pins of an electronic device to be tested and a driver, etc., at least two of the plurality of relays are An electronic device drive circuit characterized in that it is mounted on a module independent from the circuit board of the device drive circuit, necessary wiring is made, and the module is mounted on the circuit board.
JP60272076A 1985-12-03 1985-12-03 Electronic device driving circuit Pending JPS62130367A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60272076A JPS62130367A (en) 1985-12-03 1985-12-03 Electronic device driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60272076A JPS62130367A (en) 1985-12-03 1985-12-03 Electronic device driving circuit

Publications (1)

Publication Number Publication Date
JPS62130367A true JPS62130367A (en) 1987-06-12

Family

ID=17508756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60272076A Pending JPS62130367A (en) 1985-12-03 1985-12-03 Electronic device driving circuit

Country Status (1)

Country Link
JP (1) JPS62130367A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002538435A (en) * 1999-02-25 2002-11-12 フォームファクター,インコーポレイテッド High bandwidth passive integrated circuit tester probe card assembly

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002538435A (en) * 1999-02-25 2002-11-12 フォームファクター,インコーポレイテッド High bandwidth passive integrated circuit tester probe card assembly
JP2007178440A (en) * 1999-02-25 2007-07-12 Formfactor Inc Probe card assembly for high-bandwidth passive integrated circuit tester

Similar Documents

Publication Publication Date Title
DE60002897D1 (en) SYSTEM AND METHOD FOR ANALYZING INTERFERENCE SIGNALS AT SIMULTANEOUS SWITCHING
US6856158B2 (en) Comparator circuit for semiconductor test system
JPH10185990A (en) Test board for ic tester
US6181146B1 (en) Burn-in board
JPS62130367A (en) Electronic device driving circuit
JP3377097B2 (en) System for classifying and testing sub-module circuits of an integrated circuit
US7285975B2 (en) Termination providing apparatus mounted on memory module or socket and memory system using the apparatus
US4761566A (en) Input circuit for converting contact signal into a voltage signal
JPS62193292A (en) Mounting of parts on printed wiring board
JPH08248102A (en) Function inspection circuit of electronic circuit and method therefor
JPH01103098A (en) Centralized communication control system in electronic load equipment
JPH05304212A (en) Semiconductor integrated circuit device and functional test method
CN212364465U (en) Switch type test box for automobile instrument
JPS62191778A (en) Ageing circuit of semiconductor integrated circuit
JP3053012B2 (en) Test circuit and test method for semiconductor device
JPH0714392U (en) Integrated circuit
KR19990021363A (en) Burn-in test board
JPH0718914B2 (en) LSI tester
JPH0727827A (en) Module and semiconductor integrated circuit device using the same
JP2003035750A (en) Semiconductor integrated circuit testing apparatus, testing board, and semiconductor integrated circuit testing method
JPH0519012A (en) Burn-in tester
JP3747649B2 (en) Printed circuit board test equipment
JPH07221420A (en) Interconnection between ic-mounted printed circuit board
JPH1048289A (en) Test system for semiconductor integrated circuit
JPS5934172A (en) Burn-in testing method of semiconductor integrated circuit