JPS62119524A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPS62119524A
JPS62119524A JP60260251A JP26025185A JPS62119524A JP S62119524 A JPS62119524 A JP S62119524A JP 60260251 A JP60260251 A JP 60260251A JP 26025185 A JP26025185 A JP 26025185A JP S62119524 A JPS62119524 A JP S62119524A
Authority
JP
Japan
Prior art keywords
bus line
gate bus
liquid crystal
drain
light shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60260251A
Other languages
Japanese (ja)
Inventor
Yasuhiro Nasu
安宏 那須
Satoru Kawai
悟 川井
Tomotaka Matsumoto
友孝 松本
Koichi Tatsuoka
浩一 立岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60260251A priority Critical patent/JPS62119524A/en
Publication of JPS62119524A publication Critical patent/JPS62119524A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To eliminate noise from a drain bus line by connecting a light shielding metallic film of each thin film transistor TR to a circuit of gate bus line which is preceding in the scanning order. CONSTITUTION:Gate bus lines 5 are scanned in the order from (a) to (c); and when taking notice of an optional gate bus line, the potential of the adjacent gate bus line preceding this gate bus line in the scanning order is kept at the earth potential until a TFT on the noticed gate bus line is selected next after it is selected, that is, duing about 100% of the period when a written signal should be held. Since the adjacent gate bus line 5 and a light shielding film 2 are close with respect to position and they can be easily connected, they are connected. Thus, the noise component from a drain bus line 6 which is transmitted to a display electrode 10 of a liquid crystal element 4 through the light shielding film 2 and the capacitive coupling between source and drain electrodes 9 and 8 is eliminated.

Description

【発明の詳細な説明】 〔概要〕 アクティブマトリックス形の液晶表示装置において、単
位画素を構成する薄膜トランジスタの遮光金属膜を走査
順で一つ手前のゲートバスラインに回路接続することに
よりノイズを減少して鮮明な階調表示を実現した表示装
置。
[Detailed Description of the Invention] [Summary] In an active matrix type liquid crystal display device, noise can be reduced by circuit-connecting the light-shielding metal film of a thin film transistor that constitutes a unit pixel to the gate bus line immediately preceding in the scanning order. A display device that achieves clear gradation display.

〔産業上の利用分野〕[Industrial application field]

本発明は低ノイズ化を実現したアクティブマトリックス
形液晶表示装置に関する。
The present invention relates to an active matrix liquid crystal display device that achieves low noise.

アクティブマトリックス形表示装置は単純マトリックス
形表示装置と共に情報処理装置の端末として使用されて
おり、表示媒体として液晶が使用されている。
Active matrix display devices are used together with simple matrix display devices as terminals of information processing devices, and liquid crystals are used as the display medium.

ここで両者の特性を比較するとアクティブマトリックス
形は多数ある画素をそれぞれ独立に駆動させることがで
き、原理的に表示容量を大きくとることができる。
Comparing the characteristics of the two, the active matrix type allows a large number of pixels to be driven independently, and can theoretically provide a large display capacity.

また、同種の液晶を使用する場合はコントラストが高く
、視野角が広いと云う特徴がある。
Furthermore, when the same type of liquid crystal is used, the contrast is high and the viewing angle is wide.

然し、各画素毎に薄膜1〜ランジスタを備えるためにコ
スト高になりやすく、また総ての薄膜トランジスタが良
品でなければならぬと云う制約があ〔従来の技術〕 第1図は本発明を実施したアクティブマトリックス形液
晶表示装置の等価回路を示すものであるが、薄膜トラン
ジスタ(以下略してTPT) 1に備えられている遮光
金属膜2の結線位置を除けば従来と変わらない。
However, since each pixel is provided with a thin film transistor or transistor, the cost tends to be high, and there is also a restriction that all thin film transistors must be of good quality [Prior art] FIG. This figure shows an equivalent circuit of an active matrix type liquid crystal display device, which is the same as the conventional one except for the connection position of a light-shielding metal film 2 provided in a thin film transistor (hereinafter abbreviated as TPT) 1.

すなわち各画素3ごとにTPT 1が設けられており、
そのソース電極は液晶素子4に回路接続されている。
That is, TPT 1 is provided for each pixel 3,
Its source electrode is circuit-connected to the liquid crystal element 4.

すなわら、ゲートバスライン5とドレインハスライン6
はそれぞれ互いに直角に交叉するように同一のガラス基
板上に形成されており、デー1〜バスライン5は画素3
を構成する1’FT 1のゲート電極7に、またドレイ
ンバスライン6はTFT  1のドレイン電極8に回路
接続されている。
In other words, gate bus line 5 and drain bus line 6
are formed on the same glass substrate so as to intersect with each other at right angles, and bus lines 1 to 5 are connected to pixel 3.
The drain bus line 6 is circuit-connected to the drain electrode 8 of the TFT 1.

またTFT 1のソース電極9は液晶素子4の表示電極
に回路接続されており、この表示電極に対向し液晶を挟
んで別のガラス基板に設けられている液晶素子4の透明
電極は共通接地されている。
Further, the source electrode 9 of the TFT 1 is circuit-connected to the display electrode of the liquid crystal element 4, and the transparent electrodes of the liquid crystal element 4, which are provided on another glass substrate facing the display electrode and sandwiching the liquid crystal, are commonly grounded. ing.

かかる表示装置の駆動法としてはパネルに多数設けられ
ているゲートバスライン5をパルス幅が30〜60μs
ecの短いパルスで順次ラインアドレスを行っている状
態で、多数設ジノられているドレインバスライン6より
信号パルスを加え、アドレスパルスに同期した表示信ぢ
を各液晶素子4に印加すること番こよって液晶表示が行
われる。
As a driving method for such a display device, a large number of gate bus lines 5 provided on the panel are driven with a pulse width of 30 to 60 μs.
While line addressing is being performed sequentially using short pulses of ec, a signal pulse is applied from the drain bus line 6, which is provided in large numbers, and a display signal synchronized with the address pulse is applied to each liquid crystal element 4. Therefore, a liquid crystal display is performed.

すなわちTFT ]がONとなることにより液晶素子4
の表示電極と透明電極との間に充電が行われ、これによ
り生じた電位差により液晶素子4はON状態となり、T
FT 1が叶Fになった後も充電電荷がそのまま維持さ
れるために液晶素子4はON状態が続き、次に再びライ
ンアドレスされてTNT  lがONになった際にリフ
レッシブーがjうわれでいる。
In other words, when the TFT is turned on, the liquid crystal element 4
Charging is performed between the display electrode and the transparent electrode, and the resulting potential difference turns the liquid crystal element 4 into an ON state, and T
Even after FT1 becomes active, the charged charge is maintained as it is, so the liquid crystal element 4 continues to be in the ON state, and the next time the line is addressed again and TNT1 is turned ON, the refresh is activated. I'm here.

さて、TFT 1の゛I−導体を構成する非晶質(アモ
ルファス)シリコン(St)層は光伝導性を示し、OF
F状態であっても光が当たるとトレイン・ソース間に微
少な電流が流れるので、1゛!メイン電極とソース電極
」二に絶縁層を介して遮光金属膜(以下略して遮光膜)
を設け、これによりTPTの特性が維持されている。
Now, the amorphous silicon (St) layer that constitutes the I-conductor of TFT 1 exhibits photoconductivity, and the OF
Even in the F state, when exposed to light, a small current flows between the train and the source, so 1゛! A light-shielding metal film (hereinafter simply referred to as a light-shielding film) is placed between the main electrode and the source electrode through an insulating layer.
is provided, thereby maintaining the TPT characteristics.

そして従来はこの遮光膜の結線法として、■フローティ
ング状態とするもの、 ■自己のTPTのゲート電位にするもの、■接地電位に
するもの、 などの方法が採られていた。
Conventionally, methods for connecting this light shielding film include: (1) setting it in a floating state, (2) setting it at the gate potential of its own TPT, and (2) setting it at ground potential.

然しなから、 ■の方法による場合はドレイン・ソース電極と遮光膜と
のオーバーランプにより生ずる静電容量により、ドレイ
ンハスライン6からのノイズが液晶素子4の表示電極に
加わると云う問題があり、■の方法による場合はゲート
バスライン5とソース電極との容量結合によりゲートハ
スライン5から表示電極にノイズが加わると云う問題が
あり、■の方法による場合はゲートバスライン5.ドレ
インハスライン6の他にガラス基板上に接地バスライン
を前面に互って形成する必要があり、構造が複雑になる
以外に駆動面積率(表示電極面積/画素面積)が減少す
ると云う問題があり、実用的ではない。
However, when method (2) is used, there is a problem in that noise from the drain lot line 6 is added to the display electrode of the liquid crystal element 4 due to the capacitance caused by the overlamp between the drain/source electrode and the light shielding film. When method (2) is used, there is a problem in that noise is added from the gate bus line 5 to the display electrode due to capacitive coupling between the gate bus line 5 and the source electrode; In addition to the drain bus lines 6, it is necessary to form ground bus lines on the glass substrate in front of each other, which not only complicates the structure but also reduces the driving area ratio (display electrode area/pixel area). Yes, it is not practical.

以上のことから従来のアクティブマトリックス形表示装
置ではノイズの除去が不充分であり、ツイストネマチッ
ク(j18 +¥i’+ T N )ンル晶を用い、1
6階調の表示をするためには駆動電圧を0.I V毎に
スライスする必要があるが、ノイズが大きく良好な表示
が得られないと云う問題があり、この解決が望まれてい
た。
For the above reasons, conventional active matrix type display devices are insufficient in noise removal, and twisted nematic (j18 +\i'+ T N ) crystals are used to
In order to display 6 gradations, the drive voltage should be set to 0. Although it is necessary to slice each IV, there is a problem that a good display cannot be obtained due to large noise, and a solution to this problem has been desired.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

以上記したようにアクティブマトリックス形液晶表示装
置において、良好な階調表示を行うにはノイズを更に減
少させることが必要であるが、実用的な解決法を見いだ
すことが課題である。
As described above, in an active matrix liquid crystal display device, it is necessary to further reduce noise in order to display good gradation, but the challenge is to find a practical solution.

〔問題点を解決するための手段〕[Means for solving problems]

上記の問題は複数のゲートバスラインとドレインバスラ
インとがマトリックス状にパターン形成され、該両バス
ラインによって囲まれた方形の面積に単位画素の薄膜ト
ランジスタと表示電極と1がパターン形成されている第
1の基板と透明電極が形成されている第2のガラス基板
との間に液晶を挟持してなるアクティブマトリックス形
表示装置において、各藩11m )ランジスタの遮光金
属膜を走査順で一つ手前の各ケートバスラインに回路接
続してなることを特徴とする液晶表示装置を用いること
により解決することができる。
The above problem arises when a plurality of gate bus lines and drain bus lines are patterned in a matrix, and a thin film transistor of a unit pixel and a display electrode 1 are patterned in a rectangular area surrounded by the two bus lines. In an active matrix display device in which a liquid crystal is sandwiched between a first substrate and a second glass substrate on which transparent electrodes are formed, the light-shielding metal film of each transistor is placed one next in scanning order. This problem can be solved by using a liquid crystal display device that is characterized by having a circuit connected to each network bus line.

〔作用〕[Effect]

本発明は第1図において、ゲートハスライン5の走査順
をa、b、c、と下より上に向かって走査が行われると
し、任意のケートハスラインに着目すると、これよりも
走査順にルて一つ手前に隣接するゲートハスラインの電
位はそのデー1〜ハスラインにあるTFT 1が選択さ
れてから次に選択される直前まで、すなわち書き込まれ
た信号が保持されるべき時間の略100%に互って接地
電位に保たれており、また隣接するゲートバスライン5
と遮光膜2は位置的に近く、接続が容易であることから
両者を接続することにより、遮光膜2とソース・ドレイ
ン電極間の客用結合を通じて液晶素子4の表示電極に伝
達されるドレインハスライン6がらのノイズ成分を除去
できるようにしたものである。
In the present invention, in FIG. 1, the scanning order of the gate hash line 5 is assumed to be a, b, c, and scanning is performed from the bottom to the top, and when focusing on an arbitrary gate hash line, the scanning order is higher than this. The potential of the gate lotus line adjacent to the previous one is approximately 100% of the time from when TFT 1 on the data 1 to lotus line is selected until immediately before the next selection, that is, approximately 100% of the time that the written signal is to be held. The gate bus lines 5 and 5 are held at ground potential, and the adjacent gate bus lines 5
The light shielding film 2 and the light shielding film 2 are located close to each other and can be easily connected. Therefore, by connecting the two, the drain lotus that is transmitted to the display electrode of the liquid crystal element 4 through the coupling between the light shielding film 2 and the source/drain electrode can be reduced. This makes it possible to remove noise components from the line 6.

すなわち、遮光膜2とドレイン電極8との間の静電容量
をCd、 遮光膜2とソース電極9との間の静電容量をCs、この
両者の直列容量をCdsとし、 液晶素子4の表示電極と透明電極との間の静電容量をC
Lcとすると、 ドレインバスライン6に印加されるパルス電圧VdのC
ds/(CLc  + Cd5)仔)のノイズが1’l
lT  1の非選択時にランダムに印加されるが、遮光
膜2を走査順で一つ手前のゲーi・バスライン5に結線
し、接地電位とずろことより除去することができる。
That is, the capacitance between the light shielding film 2 and the drain electrode 8 is Cd, the capacitance between the light shielding film 2 and the source electrode 9 is Cs, and the series capacitance between the two is Cds, and the display of the liquid crystal element 4 is as follows. The capacitance between the electrode and the transparent electrode is C
Let Lc be C of the pulse voltage Vd applied to the drain bus line 6.
ds/(CLc + Cd5) pups) noise is 1'l
Although it is applied randomly when lT1 is not selected, it can be removed by connecting the light shielding film 2 to the previous game/i bus line 5 in the scanning order and aligning it with the ground potential.

〔実施例〕〔Example〕

本発明の具体的な実施法を示すと次のようになる。 A concrete implementation method of the present invention is as follows.

第2図は単位の画素3を示すもので、ゲートバスライン
5のラインアドレスが5a→5bの順に行われるものと
する。
FIG. 2 shows a unit pixel 3, and it is assumed that the line address of the gate bus line 5 is performed in the order of 5a→5b.

クローム(Cr)よりなるゲート電極7がゲートバスラ
イン5a及び5bより分岐してガラス基板上にパターン
形成した後、この上に窒化硅素(Si2H4)絶縁層、
非晶質Si半導体層、 Si02層をプラズマ化学気相
成長法(P−CVD)で連続成膜し、従来の方法でTF
T 1を形成した後、表示電極10゜走査順で一つ手前
のゲートバスライン5a上の接続窓11.ドレイン電極
8の上の接続窓12を除いて基板の前面にポリイミドな
どの絶縁膜を約1μmの厚さに形成する。
After gate electrodes 7 made of chromium (Cr) are branched from gate bus lines 5a and 5b and patterned on a glass substrate, a silicon nitride (Si2H4) insulating layer,
An amorphous Si semiconductor layer and a Si02 layer were sequentially formed using plasma chemical vapor deposition (P-CVD), and TF was formed using a conventional method.
After forming the connection window 11.T1 on the gate bus line 5a that is one line before the display electrode 10 in the scanning order. An insulating film made of polyimide or the like is formed to a thickness of about 1 μm on the front surface of the substrate except for the connection window 12 above the drain electrode 8.

次にアルミニウム(AI)を約1μmの厚さに真空蒸着
した後、写真食刻法によりパターン形成してドレインハ
スライン6、遮光膜2.ソース・表示電極接続部13を
作るが、このパターン形成に際して遮光膜2をゲートバ
スライン5aにまで延長し、接続窓11を通して回路接
続すればよい。
Next, aluminum (AI) was vacuum-deposited to a thickness of about 1 μm, and then patterned by photolithography to form a drain lot line 6, a light-shielding film 2. When forming the source/display electrode connection portion 13, the light shielding film 2 may be extended to the gate bus line 5a, and the circuit may be connected through the connection window 11.

−・方、ドレイン電極8とドレインバスライン6とは接
続窓12を通じて接続される。
- On the other hand, the drain electrode 8 and the drain bus line 6 are connected through the connection window 12.

さて、通常のTN液晶を用いて16階調の表示を行うた
めには0.I V7−駆動電圧をスライスする必要があ
るが、本発明の実施によりノイズ電圧を殆ど0近くにま
で減らすことができた。
Now, in order to display 16 gray levels using a normal TN liquid crystal, 0. Although it is necessary to slice the IV7-drive voltage, implementation of the present invention has been able to reduce the noise voltage to almost zero.

〔発明の効果〕〔Effect of the invention〕

本発明によれば特にパターン形成工程を複雑にすること
なく遮光膜を擬似的に接地電位に保持できるので、ドレ
インバスラインからのノイズを除去することができ、こ
れにより良好な階調表示が可能となる。
According to the present invention, the light-shielding film can be held at a pseudo-ground potential without complicating the pattern formation process, so noise from the drain bus line can be removed, thereby enabling good gradation display. becomes.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明を実施した液晶表示装置の等価回路、 第2図は本発明を実施したQj位画素の平面図、である
。 図において、 1はTPT 、        2は遮光膜、3は画素
、      4は液晶素子、5はゲートバスライン、 6はドレインバスライン、 7はゲート電極、   8はドレイン電極、9はソース
電極、   10は表示電極、11.12は接続窓、 である。
FIG. 1 is an equivalent circuit of a liquid crystal display device embodying the present invention, and FIG. 2 is a plan view of a Qj-order pixel embodying the present invention. In the figure, 1 is TPT, 2 is a light shielding film, 3 is a pixel, 4 is a liquid crystal element, 5 is a gate bus line, 6 is a drain bus line, 7 is a gate electrode, 8 is a drain electrode, 9 is a source electrode, 10 is a source electrode Display electrodes, 11.12 are connection windows.

Claims (1)

【特許請求の範囲】[Claims] 複数のゲートバスラインとドレインバスラインとがマト
リックス状にパターン形成され、該両バスラインによっ
て囲まれた方形の面積に単位画素の薄膜トランジスタと
表示電極とがパターン形成されている第1の基板と透明
電極が形成されている第2のガラス基板との間に液晶を
挟持してなるアクティブマトリックス形表示装置におい
て、各薄膜トランジスタの遮光金属膜を走査順で一つ手
前の各ゲートバスラインに回路接続してなることを特徴
とする液晶表示装置。
A first substrate on which a plurality of gate bus lines and drain bus lines are patterned in a matrix, and a thin film transistor of a unit pixel and a display electrode are patterned on a rectangular area surrounded by the two bus lines; In an active matrix display device in which a liquid crystal is sandwiched between a second glass substrate on which electrodes are formed, the light-shielding metal film of each thin film transistor is circuit-connected to each gate bus line immediately preceding in the scanning order. A liquid crystal display device characterized by:
JP60260251A 1985-11-20 1985-11-20 Liquid crystal display device Pending JPS62119524A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60260251A JPS62119524A (en) 1985-11-20 1985-11-20 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60260251A JPS62119524A (en) 1985-11-20 1985-11-20 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JPS62119524A true JPS62119524A (en) 1987-05-30

Family

ID=17345449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60260251A Pending JPS62119524A (en) 1985-11-20 1985-11-20 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JPS62119524A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0464897A2 (en) * 1990-06-27 1992-01-08 Philips Electronics Uk Limited Active matrix liquid crystal display devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0464897A2 (en) * 1990-06-27 1992-01-08 Philips Electronics Uk Limited Active matrix liquid crystal display devices
EP0464897A3 (en) * 1990-06-27 1992-08-12 Philips Electronics Uk Limited Active matrix liquid crystal display devices

Similar Documents

Publication Publication Date Title
JP3109967B2 (en) Active matrix substrate manufacturing method
KR101354406B1 (en) Liquid Crystal Display
JP3256730B2 (en) Liquid crystal display device and driving method thereof
JP3140358B2 (en) LCD drive system
US5886365A (en) Liquid crystal display device having a capacitator in the peripheral driving circuit
JP3069930B2 (en) Liquid crystal display
KR101540072B1 (en) Liquid crystal display apparatus
JPH052969B2 (en)
JP3127640B2 (en) Active matrix type liquid crystal display
JP3194873B2 (en) Active matrix type liquid crystal display device and driving method thereof
KR960014824B1 (en) Active matrix liquid crystal display apparatus
JP2001249319A (en) Liquid crystal display device
US20060113540A1 (en) Reflective active matrix liquid crystal display and apparatus
US6738107B2 (en) Liquid crystal display device
JP3346493B2 (en) Liquid crystal display
JPH01197722A (en) Liquid crystal display device and its driving method
JP2960268B2 (en) Active matrix liquid crystal panel, manufacturing method and driving method thereof, and active matrix liquid crystal display
JP2000330519A (en) Driving method for liquid crystal element
JPS62119524A (en) Liquid crystal display device
JP3089675B2 (en) Thin film field effect transistor driven liquid crystal display element array and driving method
JPH01140129A (en) Liquid crystal display device and driving method thereof
KR100430086B1 (en) Liquid Crystal Panel and Fabricating Method Thereof
JP3206666B2 (en) Liquid crystal matrix display device
JP2860206B2 (en) Driving method of liquid crystal display device
JP2881030B2 (en) Liquid crystal display