JPS6211822B2 - - Google Patents

Info

Publication number
JPS6211822B2
JPS6211822B2 JP54056055A JP5605579A JPS6211822B2 JP S6211822 B2 JPS6211822 B2 JP S6211822B2 JP 54056055 A JP54056055 A JP 54056055A JP 5605579 A JP5605579 A JP 5605579A JP S6211822 B2 JPS6211822 B2 JP S6211822B2
Authority
JP
Japan
Prior art keywords
memory
circuit
time
output
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54056055A
Other languages
Japanese (ja)
Other versions
JPS55147840A (en
Inventor
Kazuo Shimomura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP5605579A priority Critical patent/JPS55147840A/en
Publication of JPS55147840A publication Critical patent/JPS55147840A/en
Publication of JPS6211822B2 publication Critical patent/JPS6211822B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Circuits Of Receivers In General (AREA)

Description

【発明の詳細な説明】[Detailed description of the invention]

本発明は、テレビジヨン受信機の番組予約、テ
ープレコーダ、ビデオテープレコーダ等の録音予
約等の如く、一日、一週間或いは時として一ケ月
を一周期として、番組即ちチヤンネルの指定、オ
ン・オフ及び録再等のモード指定制御を予約時刻
に応じて自動的に行うよう構成したテレビジヨン
受信機等の予約制御装置に関し、特に余分のメモ
リを使用することなく実行済のプログラム表示を
行い得べくした改良された装置を得ることを目的
とするものである。 例えば、一週間分の番組の視聴を予約し得るよ
うにしたテレビジヨン(TVと略す)受信機等に
おいて、予約プログラムの内容をTV画面上に表
示し得る様に構成する場合、プログラムの実行済
を表示するためには、プログラムの実行を記憶す
るメモリを設けておき、該読出出力で、実行済表
示を行つている。 しかし乍ら通常一度実行したプログラム予約内
容を再度実行するよりも、一度実行したプログラ
ムは再び実行しないものとして、再度実行を必要
とする場合においてのみ、そのプログラムの保存
を指示し、その他の場合には実行済プログラムの
内容を実行済表示のために使用する方がより実用
的で、実質上メモリ容量の増加を計ることなく効
率的にメモリを使用することが可能となる。 本発明は、上述の点に鑑み、予約時刻が現時刻
と一致し、プログラムの内容が実行されると、例
えばそのプログラムメモリの内容のうち、時刻該
当のメモリ(4ワード…1ワードをハーフバイト
で構成する場合)を全てF,F,F,F,(但し
Fは16進表示以下(F)16と表示)に書換えることに
よつて、表示用セグメントデータを全て零とし
て、TV画面上の時刻部分の表示を消去し、それ
によつてプログラムの実行を表示すべく構成する
ことを特徴とする。 以下その詳細を、一週間番組予約形式のTV受
信機の要部回路図を表わす第1図につき説明す
る。図面に点線で枠囲いしてある如く、本発明装
置は、大別して、予約内容を入力するキーボード
入力装置10、書込むべきプログラムメモリを選
択して情報を入力するメモリ選択入力回路20、
予約内容を書込むプログラムメモリ30、電源周
波数の実質的定周期出力をカウントダウンし、現
時刻相当の情報(曜日、時、分等)毎に1乃至4
ワード(1乃至4ハーフバイト、但し1バイトを
8ビツトとする場合、以下同じ)単位でメモリす
る時刻計数メモリ回路40、指定されたプログラ
ムメモリの内容を読出すメモリ読出回路50、該
出力と前記時刻計数メモリ回路40の内容とを比
較して一定の条件(後述)に対する該当、不該当
を判定する比較回路60、TV画面上に予約内容
及びプログラム内容の実行の有無を表示する表示
回路70及び上記比較回路出力により、実行済の
プログラムメモリの時刻該当部に(F,F,F,
F)16の情報を書込む実行メモリ書込回路80
で構成される。なお、90はTV受像機、100
はそのPLL選局装置を示す。 前記キーボード入力装置10は、TV受信機の
制御モード、オン―オフ、選択チヤンネル(ビデ
オテープレコーダの場合には、更に録画、再生)
等のモード選択釦及び曜日及び時刻書込用の順次
式(日曜日から土曜日までの情報を順次押圧する
回数によつてシフトして行く方式)或いはランダ
ムアクセス式(日曜日乃至土曜日及び0乃至9ま
での数字に対応するキーを備え、メモリ入力デー
タを任意に設定し得る方式)釦及びエンコード
(10進―2進変換4ビツトコード化信号に変換す
る)回路等を内蔵している。 前記メモリ選択回路20は、上記キーボード入
力装置10の出力を入力すべきプログラムメモリ
を、書込み或いは読出すべきプログラムメモリを
記憶している読出メモリ(或はカウンタ)51の
出力によつて所定のプログラムメモリのアドレス
を選択するセレクタメモリ21及び対応して書込
むべき情報ワードを選択するデータセレクタ22
で構成されて指定のプログラムメモリ(例えば、
4ビツトRAM)に第1表の如く予約情報を書込
む。
The present invention is capable of specifying programs, that is, channels, and turning them on/off in one cycle of a day, a week, or sometimes a month, such as program reservations for television receivers, recording reservations for tape recorders, video tape recorders, etc. Regarding reservation control devices such as television receivers that are configured to automatically perform mode specification control such as recording and playback according to the reservation time, it is possible to display executed programs without using extra memory. The purpose of this invention is to obtain an improved device. For example, if a television (abbreviated as TV) receiver that allows you to reserve viewing of a week's worth of programs is configured to display the contents of the reserved program on the TV screen, if the program is In order to display this, a memory is provided to store the execution of the program, and the read output is used to indicate that the program has been executed. However, rather than re-executing the program reservation contents that have been executed once, it is assumed that a program that has been executed once will not be executed again, and the program will be saved only when it is necessary to execute it again, and in other cases. It is more practical to use the contents of the executed program for displaying the executed program, and it becomes possible to use memory efficiently without substantially increasing the memory capacity. In view of the above-mentioned points, the present invention provides that when the reserved time coincides with the current time and the contents of the program are executed, for example, among the contents of the program memory, the memory corresponding to the time (4 words...1 word is By rewriting all of the segment data for display to zero (when configured with The present invention is characterized in that the time portion of the display is erased, thereby displaying the execution of the program. The details will be explained below with reference to FIG. 1, which shows a circuit diagram of a main part of a TV receiver in a one-week program reservation format. As shown in the dotted line frame in the drawing, the device of the present invention is roughly divided into a keyboard input device 10 for inputting reservation details, a memory selection input circuit 20 for selecting a program memory to be written and inputting information, and
A program memory 30 in which the reservation contents are written counts down the substantially constant periodic output of the power supply frequency, and counts down from 1 to 4 for each piece of information corresponding to the current time (day of the week, hour, minute, etc.).
A time counting memory circuit 40 that stores data in units of words (1 to 4 half-bytes, however, if one byte is 8 bits, the same applies hereinafter), a memory reading circuit 50 that reads out the contents of a designated program memory, and a memory reading circuit 50 that reads out the contents of a designated program memory, a comparison circuit 60 that compares the contents of the time counting memory circuit 40 and determines whether a certain condition (described later) applies or not; a display circuit 70 that displays on the TV screen whether or not the reservation contents and program contents are being executed; The above comparator output causes the time corresponding part of the executed program memory to be stored (F, F, F,
F) an execution memory write circuit 80 for writing 16 pieces of information. In addition, 90 is a TV receiver, 100
indicates the PLL channel selection device. The keyboard input device 10 is used to control the TV receiver's control mode, on-off, selection channel (and in the case of a video tape recorder, recording and playback).
Mode selection buttons such as sequential type (method in which information from Sunday to Saturday is shifted depending on the number of times the button is pressed) or random access type (method in which information from Sunday to Saturday and information from 0 to 9 are shifted) for writing day of the week and time. It is equipped with keys corresponding to numbers, buttons that allow memory input data to be set arbitrarily, and an encoding circuit (converting from decimal to binary to a 4-bit encoded signal). The memory selection circuit 20 selects a program memory into which the output of the keyboard input device 10 is to be input, and selects a predetermined program by using the output of a read memory (or counter) 51 that stores a program memory to be written or read. A selector memory 21 for selecting the address of the memory and a corresponding data selector 22 for selecting the information word to be written.
consists of designated program memory (e.g.
4-bit RAM) as shown in Table 1.

【表】 上述の如く、プログラムメモリ30は、4ビツ
トRAMを可とし、所望の予約内容数によりその
容量を選択すればよい。実施例では、プログラム
メモリ1〜7で各々の曜日について―予約を行な
う例を図示している。 次に、時刻計数メモリ回路40について説明す
る。同回路は、AC電源41の周波数或いは、ク
ロツクパルス発振器42の逓降周波数をカウント
ダウンして現時刻を算出する時刻カウント回路4
3及び該出力即ち、現時点の曜日及び時刻を夫々
独立に記憶する曜日メモリ44及び時刻メモリ4
5を備え、曜日は1ワードで、時刻は、時間単位
の上位(0)10、(1)10、(2)10、下位(0〜9)
10、分単位の上位(0〜5)10、下位(0〜9)
10を計4ワードで記憶する。 上記メモリ読取回路52は、上記プログラムメ
モリの一の内容を読取りし、単位(曜日、開始時
刻、終了時刻、チヤンネル番号等)毎に対応する
第1表の如きメモリの内容を読み出してストアす
るレジスタ群及びその入出力バツフア回路等を備
えている。 このメモリ読取回路52は、前記プログラムメ
モリへの書込方式〔即ち、ランダム書込方式の場
合であるか、優先順位書込方式(常に実行する順
序に従つてプログラムを書換えて優先順に並べか
える方式)〕によつて多少異りはするが、上記読
出メモリの指示するプログラムメモリの内容を順
次サイクリツクに(前者の方式の場合)優先順位
1のプログラムメモリの内容を(後者の方式の場
合)を読み出し、予約曜日情報を曜日比較回路6
1に、予約時刻情報を時刻比較回路62に、又選
択すべきチヤンネル番号をチヤンネル番号メモリ
63に1ワード毎にパラレルに供給する。 前記曜日比較回路61、時刻比較回路62、チ
ヤンネル番号メモリ63及び判定回路64は、上
記比較回路60を構成しており、まず、曜日比較
回路61において、上記曜日メモリ44の出力と
上記メモリ読取回路52経由で印加される予約曜
日データの内容とを比較し、一致することが確認
されると、次の時刻比較回路62において、上記
時刻メモリ45と上記メモリ読出回路52を経て
加えられる予約時刻データの各ワード中の各ビツ
トの一致を検出して、 T :現在時刻と、プログラムメモリの内容の TS:開始時刻 TE:終了時刻とを夫々比較して、
[Table] As mentioned above, the program memory 30 can be a 4-bit RAM, and its capacity can be selected depending on the desired number of reserved contents. In the embodiment, an example is shown in which reservations are made for each day of the week in program memories 1 to 7. Next, the time counting memory circuit 40 will be explained. This circuit includes a time count circuit 4 that calculates the current time by counting down the frequency of an AC power source 41 or the down frequency of a clock pulse oscillator 42.
3 and the output, that is, a day of the week memory 44 and a time memory 4 that independently store the current day of the week and time, respectively.
5, the day of the week is one word, and the time is the upper (0) 10, (1) 10, (2) 10, and lower (0 to 9) in hourly units.
10, Top (0-5) in minutes 10, Bottom (0-9)
Memorize 10 in a total of 4 words. The memory reading circuit 52 reads the contents of one of the program memories, and reads and stores the contents of the memory corresponding to each unit (day of the week, start time, end time, channel number, etc.) as shown in Table 1. It is equipped with a group, its input/output buffer circuit, etc. This memory reading circuit 52 can write to the program memory using either a random writing method or a priority writing method (a method in which programs are always rewritten according to the order of execution and rearranged in priority order). )], the contents of the program memory indicated by the read memory are sequentially cyclically (in the case of the former method) the contents of the program memory with priority 1 (in the case of the latter method). Read and reserve day of the week information to the day of the week comparison circuit 6
1, reserved time information is supplied to the time comparison circuit 62, and the channel number to be selected is supplied to the channel number memory 63 word by word in parallel. The day of the week comparison circuit 61, the time comparison circuit 62, the channel number memory 63, and the determination circuit 64 constitute the comparison circuit 60. First, the day of the week comparison circuit 61 compares the output of the day of the week memory 44 with the memory reading circuit. 52, and if it is confirmed that they match, the next time comparison circuit 62 compares the contents of the reserved day data applied via the time memory 45 and the memory readout circuit 52. Detecting a match between each bit in each word, T: current time and T S : start time T E : end time of the contents of the program memory are compared, respectively.

【表】 の判定条件によつて、オン条件突入時には、チヤ
ンネル番号メモリ63のアドレスを選択して、そ
のラツチ出力にて選局装置100中のPLL回路を
形成するプログラマブルカウンタ(図示せず)を
制御することにより所望の予約チヤンネルを選局
すべく入力すると共に、TV受像機90をオンす
る。 同時に、前記判定回路64の出力は、上記メモ
リ書込回路80を制御し、実行終了直後のプログ
ラムメモリを指定する上記読出メモリ52の出力
を入力とし、書込むべき、開始時刻及び或いは終
了時刻記憶アドレスを選択するセレクタメモリ2
1によつて選択されたアドレス102〜105、
10及び或いは106〜109、10に、上記メモリ
書込回路80の出力(F,F,F,F)16を順次
書込んで行く。 オン条件突入時、上記読出メモリの出力は固定
されている。オフ条件の場合にはTV受像機90
をオフとし、同時に読出メモリ51の内容を+1
して、次に進める。 一方、キーボード装置の入力、或いは予約内容
をTV画面上に表示する表示回路70は、上記メ
モリ読出回路52の出力に対応するデイスプレメ
モリ71に記憶されている指定のプログラムメモ
リ中のデイスプレーデータを読出し、該出力を、
TV画面上7セグメント表示に変換し得べきデコ
ーダ72に入力し、
According to the judgment conditions in [Table], when the ON condition is entered, the address of the channel number memory 63 is selected and the programmable counter (not shown) forming the PLL circuit in the channel selection device 100 is activated by the latch output. By controlling the TV receiver 90, the user inputs a desired reserved channel to select the channel and turns on the TV receiver 90. At the same time, the output of the judgment circuit 64 controls the memory writing circuit 80 and inputs the output of the reading memory 52 which specifies the program memory immediately after the execution, and stores the start time and/or end time to be written. Selector memory 2 for selecting addresses
1, addresses 102-105 selected by
The output (F, F, F, F) 16 of the memory write circuit 80 is sequentially written into 10 and/or 106 to 109 and 10. When entering the ON condition, the output of the read memory is fixed. In case of off condition, TV receiver 90
is turned off, and at the same time the contents of the read memory 51 are increased by +1.
Then proceed to the next step. On the other hand, a display circuit 70 that displays input from a keyboard device or reservation contents on a TV screen displays display data in a specified program memory stored in a display memory 71 corresponding to the output of the memory read circuit 52. and the output as
input to a decoder 72 that should be able to convert it into a 7-segment display on the TV screen,

【表】 なる関係に変換するデコーダと、第2図の如く表
示すべき7セグメント文字のうち、a,g,d相
当部分を列方向に各2H(但し、Hは1水平走査
線巾)とし、全体を14H、行方向にb,c,e,
fを3MHzのクロツクパルスの2個分の厚みとし
全体を7乃至8クロツク数長で表示するための行
カウンタ73及び列カウンタ74及び両カウンタ
出力をゲート制御信号とし、前記デコーダ72の
出力を入力信号とするゲート回路75で構成さ
れ、予約内容等をTV走査に同期する7セグメン
ト表示信号としてビデオ信号に重畳し、TV画面
上に表示する。 表示位置は、行、列各カウンタの始端を設定す
ることで任意に設定可能であることは言を俟たな
い。 上述の如く構成すれば、上記メモリ読出回路
0を介して読み出した予約開始時刻及び或いは予
約終了時刻のデータの4アドレスの内容が(F,
F,F,F)16であれば、そのプログラムメモリ
の内容は実行されたものとして、読出メモリ51
を+1して次のプログラムメモリをチエツクすべ
く構成することにより、プログラム実行済を記憶
する専用のメモリは不要となる。 また、上記第3表の如く、メモリ読取回路52
の出力を7セグメント表示に変換する方法を採つ
ているので、時刻データの内容が(F)16即ち
(1111)2となつた場合には、TV画面上、実行済
プログラム内容中の曜日及びチヤンネル番号はそ
のまま表示され、開始時刻及び或いは終了時刻の
項が消えるので、格別の表示手段が不要となる等
の効果が得られる。 なお、プログラムメモリ30の内容を実行後も
再度くり返し翌週、或いは毎日実行させたい場合
には、上記キーボード入力装置にその旨のキーを
設け、その入力により上記判定回路にその入力の
判別を行う回路を設けて、その出力によつて上記
判定回路64から上記メモリ書込回路80に到る
出力をオフ(デイスエイブル)するよう構成すれ
ばよい。
[Table] A decoder that converts into the following relationship, and of the 7-segment characters to be displayed as shown in Figure 2, the parts corresponding to a, g, and d are each 2H in the column direction (however, H is the width of 1 horizontal scanning line). , the whole is 14H, b, c, e in the row direction,
A row counter 73 and a column counter 74 and the outputs of both counters are used as gate control signals, and the output of the decoder 72 is used as an input signal. It is composed of a gate circuit 75, which superimposes reservation contents and the like on the video signal as a 7-segment display signal synchronized with TV scanning, and displays it on the TV screen. Needless to say, the display position can be arbitrarily set by setting the starting end of each counter in the row and column. If configured as described above, the memory readout circuit 5
The contents of the 4 addresses of the reservation start time and/or reservation end time data read through 0 are (F,
F, F, F) 16, the contents of the program memory are assumed to have been executed and are stored in the read memory 51.
By incrementing 1 by 1 and checking the next program memory, a dedicated memory for storing program execution status becomes unnecessary. Also, as shown in Table 3 above, the memory reading circuit 52
Since we have adopted a method of converting the output of Since the number is displayed as it is and the start time and/or end time items disappear, effects such as no special display means can be obtained. In addition, if it is desired to repeat the contents of the program memory 30 after execution the next week or every day, the keyboard input device is provided with a key to that effect, and the determination circuit determines the input based on the input. may be provided, and the output from the determination circuit 64 to the memory write circuit 80 may be turned off (disabled).

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の要部回路図、第2図はTV
画面上のセグメント表示の態様を表わす図面であ
る。 30…プログラムメモリ、50…メモリ読出回
路、40…刻時計数メモリ回路、60…比較回
路、80…メモリ書込回路、70…表示回路。
Figure 1 is a circuit diagram of the main part of the present invention, Figure 2 is a TV
5 is a drawing showing an aspect of segment display on a screen. 30 ...program memory, 50 ...memory reading circuit, 40 ...ticking count memory circuit, 60 ...comparison circuit, 80 ...memory writing circuit, 70 ...display circuit.

Claims (1)

【特許請求の範囲】 1 (イ) 定出力を計数し現時刻を曜日、時、分等
の如く表示単位毎にカウント出力する時刻カウ
ンタと、表示単位を各1ワードとして記憶する
時刻メモリを備える時刻計数メモリ回路。 (ロ) テレビジヨン受信機等の被制御機器の制御モ
ードと時刻等の入力し得るキーボード入力装
置、 (ハ) 少なくとも操作モード別に予約時刻及び指示
情報を記憶し得る複数のプログラムメモリ回
路、 (ニ) 読出し或いは書込むべき前記(ハ)記載の回路の
一を、指定する読出しメモリの出力に応じ、指
定されたプログラムメモリの内容を読み出すメ
モリ読出回路、 (ホ) 前記読出しメモリの出力によつて選択された
プログラムメモリに上記(ロ)記載の装置のデータ
出力を予定のアドレス順に書込むメモリ選択回
路、 (ヘ) 上記(イ)記載のメモリの内容と前記メモリ読出
回路によつて読出された対応する予約メモリ内
容とを比較し、両者の条件の該当性を比較判定
する判定回路を備える比較回路、 (ト) 上記(ニ)記載の回路の出力をセグメント表示デ
ータに変換して上記(ハ)記載のプログラムの内容
をセグメント表示する回路及び (チ) 予約プログラムが実行された際前記(ヘ)記載の
出力によつて制御され、上記メモリ選択手段を
介して実行済のメモリの該当の開始時刻或いは
終了時刻メモリ部のみに、前記(ト)のセグメント
表示データにデコードして、時刻表示セグメン
トの表示出力が全て零(無表示)となるべきデ
ータを書込むべく構成した実行済メモリ書込回
路、 とを備えてなるテレビジヨン受信機等の予約制
御装置。
[Claims] 1 (a) A time counter that counts constant output and outputs the current time in display units such as day of the week, hour, minute, etc., and a time memory that stores each display unit as one word. Time counting memory circuit. (b) A keyboard input device that can input the control mode and time of a controlled device such as a television receiver; (c) A plurality of program memory circuits that can store at least reserved times and instruction information for each operation mode; ) A memory reading circuit that reads out the contents of a designated program memory according to the output of the designated reading memory from which one of the circuits described in (c) is to be read or written; (e) according to the output of the reading memory; A memory selection circuit that writes the data output of the device described in (b) above into the selected program memory in the scheduled address order; A comparison circuit that includes a judgment circuit that compares the contents of the corresponding reserved memory and determines the suitability of both conditions; (g) A comparison circuit that converts the output of the circuit described in (d) above into segment display data; (h) A circuit for displaying the contents of the program described in (h) in segments; Executed memory writing configured to write data that is to be decoded into the segment display data in (g) above and to make the display output of the time display segment all zero (no display) only in the time or end time memory section. A reservation control device for a television receiver, etc., comprising a circuit.
JP5605579A 1979-05-07 1979-05-07 Reservation control unit of television receiver and so on Granted JPS55147840A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5605579A JPS55147840A (en) 1979-05-07 1979-05-07 Reservation control unit of television receiver and so on

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5605579A JPS55147840A (en) 1979-05-07 1979-05-07 Reservation control unit of television receiver and so on

Publications (2)

Publication Number Publication Date
JPS55147840A JPS55147840A (en) 1980-11-18
JPS6211822B2 true JPS6211822B2 (en) 1987-03-14

Family

ID=13016390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5605579A Granted JPS55147840A (en) 1979-05-07 1979-05-07 Reservation control unit of television receiver and so on

Country Status (1)

Country Link
JP (1) JPS55147840A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5235929A (en) * 1975-09-17 1977-03-18 Toshiba Corp Program reservation system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5235929A (en) * 1975-09-17 1977-03-18 Toshiba Corp Program reservation system

Also Published As

Publication number Publication date
JPS55147840A (en) 1980-11-18

Similar Documents

Publication Publication Date Title
EP0449985B1 (en) Apparatus and method for using encoded video recorder/player timer preprogramming information
JP3774683B2 (en) Recording reservation method by text input
US20050084239A1 (en) Data recording and reproducing apparatus displaying information about recording reservations
JPH03286483A (en) Information recording and reproducing device
JPS6211822B2 (en)
EP1613074B1 (en) Data recording and reproducing apparatus with recording reservation capability
US20050019010A1 (en) Data recording and reproducing apparatus displaying information about recording reservations
JPS6259376B2 (en)
JP3162998B2 (en) Timer reservation device
KR0146692B1 (en) Real time reservation recording
KR930007068B1 (en) Video cassette recorder with program reservation
JPS6174475A (en) Television receiver
KR910007395B1 (en) How to display the error message screen when scheduling the on-screen display program
JP2797257B2 (en) Program reservation device for receiving device
JPS6130717B2 (en)
JPH0649029Y2 (en) Timer reservation device
JPH0125355Y2 (en)
JPS6174473A (en) Television receiver
JP3258967B2 (en) Video cassette recorder
KR0157501B1 (en) Scheduled Recording System
JPH075553Y2 (en) Timer-Reservation display device
KR0149252B1 (en) Scheduled Recording Method in Video Cassette Recorder
JP2001036826A (en) Television broadcast receiver, method for selecting channel of television broadcast and recording medium
JPS61142489A (en) Timer reservation circuit
KR19990002637A (en) Program reservation recording setting method and device