JPS62111452A - 半導体素子塔載用回路基板 - Google Patents
半導体素子塔載用回路基板Info
- Publication number
- JPS62111452A JPS62111452A JP60250481A JP25048185A JPS62111452A JP S62111452 A JPS62111452 A JP S62111452A JP 60250481 A JP60250481 A JP 60250481A JP 25048185 A JP25048185 A JP 25048185A JP S62111452 A JPS62111452 A JP S62111452A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- copper circuit
- plate
- bonded
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は半導体素子塔載用回路基板に関し、特に大電力
トランジスタ、サイリスク等を直接塔載してモジュール
化するのに使用される高熱伝導性の回路基板に係わる。
トランジスタ、サイリスク等を直接塔載してモジュール
化するのに使用される高熱伝導性の回路基板に係わる。
［発明の技術的背景とその問題点コ
十導体モジュール装置において、素子を塔載する回路基
板としては第４図（Ａ）、（Ｂ）に示すように非金属耐
火材料板１と銅回路！！阪２とを接触させ、加熱により
生成した非金属耐火材料の酸素と銅の共晶により接合し
た構造のものが知られている。
板としては第４図（Ａ）、（Ｂ）に示すように非金属耐
火材料板１と銅回路！！阪２とを接触させ、加熱により
生成した非金属耐火材料の酸素と銅の共晶により接合し
た構造のものが知られている。
守
上述 金属耐火材料板としてはＡｆ、０３仮がアルミニ
ウム板（ＡＪｌ’Ｎ板）に替りつつある。しかしながら
、かかるＡ、ｆ７Ｎ板をベースとする回路ＩＪ、 ＩＮ
の銅回路板に半導体素子の外部端子を半田を介して塔載
すると、次のような問題を生じる。
ウム板（ＡＪｌ’Ｎ板）に替りつつある。しかしながら
、かかるＡ、ｆ７Ｎ板をベースとする回路ＩＪ、 ＩＮ
の銅回路板に半導体素子の外部端子を半田を介して塔載
すると、次のような問題を生じる。
即ち、ＡＩ！２０３板と銅回路板及び半田との熱膨張係
数の差と、ＡｆＮ板のと銅回路板及び半田との熱膨張係
数の差とを比較すると、Ａ、ｆ？２ｏ３ 。
数の差と、ＡｆＮ板のと銅回路板及び半田との熱膨張係
数の差とを比較すると、Ａ、ｆ？２ｏ３ 。
７．５ Ｘ １０″６／”Ｃ１銅、 １Ｂ、６Ｘ １０
’ ／’Ｃ半田；２５×ｔｏ”／’Ｃの組合せに対し、
Ａ、ｆｆ Ｎ 、 ４．５ ＸＬＯＪＤ／°ＣＳ銅；
１Ｂ、６Ｘ １０′６／’Ｃ１半田； ２５Ｘ １０”
／ ’Ｃとなり、Ａ、ｆＪＮ板の使用の場合は半田接
合部の応力かＡＩ！２０３板の使用の場合より約６０％
大きくなる。従って、こうした応力によってＡＩ！Ｎ［
と銅回路板の接合部分にクラックが発生したり、銅回路
板の剥かれによるＡ、ｉ？Ｎ板の襞間が生じたりする等
の問題を招くことがある。
’ ／’Ｃ半田；２５×ｔｏ”／’Ｃの組合せに対し、
Ａ、ｆｆ Ｎ 、 ４．５ ＸＬＯＪＤ／°ＣＳ銅；
１Ｂ、６Ｘ １０′６／’Ｃ１半田； ２５Ｘ １０”
／ ’Ｃとなり、Ａ、ｆＪＮ板の使用の場合は半田接
合部の応力かＡＩ！２０３板の使用の場合より約６０％
大きくなる。従って、こうした応力によってＡＩ！Ｎ［
と銅回路板の接合部分にクラックが発生したり、銅回路
板の剥かれによるＡ、ｉ？Ｎ板の襞間が生じたりする等
の問題を招くことがある。
このようなことから、本出願人は第５図（Ａ）。
（Ｂ）に示すようにＡ、ｆｆＮ板１と銅回路板２とを接
合した構造において、半田付けすべき部分のみを非接合
とした非接合部３を形成した半導体素子塔載用回路基板
を提案した。かかる回路基板は、非接合部とすべき銅回
路板部分を予め両端支持形状にプレス成形して段付きと
し、銅回路板とＡｒＮ板が接触しないようにさせ、その
後加熱により接触部のみを前述した共晶を利用して接合
することによって製作される。しかしながら、第５図に
示す回路基板２の非接合部３に外端端子等を半田トｊけ
すると、半田付時の温度（通常２００℃程度）でＡｌＮ
板１の熱膨張係数（４ｘｌＯ′６／℃）と銅回路板２の
熱膨張係数（１Ｂ、［ｉ Ｘ １０−’ ／ ’Ｃ）の
差により、第６図に示すように非接合部３の銅回路板２
がＡｌＮ板１より余計に伸びて銅回路板２か円弧状とな
って中央が盛り上がる。その結果、外部端子４は銅回路
板２が円弧状態のまま半田例けされるため、半田５の厚
さが一様とならず、製品の寿命テスト等においてその半
田付部分からクラックが発生する等の問題があった。
合した構造において、半田付けすべき部分のみを非接合
とした非接合部３を形成した半導体素子塔載用回路基板
を提案した。かかる回路基板は、非接合部とすべき銅回
路板部分を予め両端支持形状にプレス成形して段付きと
し、銅回路板とＡｒＮ板が接触しないようにさせ、その
後加熱により接触部のみを前述した共晶を利用して接合
することによって製作される。しかしながら、第５図に
示す回路基板２の非接合部３に外端端子等を半田トｊけ
すると、半田付時の温度（通常２００℃程度）でＡｌＮ
板１の熱膨張係数（４ｘｌＯ′６／℃）と銅回路板２の
熱膨張係数（１Ｂ、［ｉ Ｘ １０−’ ／ ’Ｃ）の
差により、第６図に示すように非接合部３の銅回路板２
がＡｌＮ板１より余計に伸びて銅回路板２か円弧状とな
って中央が盛り上がる。その結果、外部端子４は銅回路
板２が円弧状態のまま半田例けされるため、半田５の厚
さが一様とならず、製品の寿命テスト等においてその半
田付部分からクラックが発生する等の問題があった。
［発明の目的］
本発明は、ＡＩ！Ｎ板と銅回路板の非接合部に外部端子
を半田付けする際、該半田っけの温度による非接合部の
銅回路板の熱膨張に伴なう半田膜厚の不均一化を防止し
た半導体素子塔載用回路基板を提供しようとするもので
ある。
を半田付けする際、該半田っけの温度による非接合部の
銅回路板の熱膨張に伴なう半田膜厚の不均一化を防止し
た半導体素子塔載用回路基板を提供しようとするもので
ある。
［発明の概要〕
本発明は、Ａノｑ板と銅回路板とを加熱により生成した
共晶を利用して接合した半導体素子塔載用回路基板にお
いて、前記銅回路板の一部をＡ、ｌｌ’Ｎ板に対して非
接合とし、かつ非接合部分に該非接合部近傍の銅回路板
とＡｌＮ板の接合線と平行なスリットを形成したことを
特徴とするものである。かかる本発明によれば既述の如
く非接合部に外部端子を半田付けする際、該半田付けの
温度による非接合部の銅回路板の熱膨張に伴なう半田膜
厚の不均一化等を防止できる。
共晶を利用して接合した半導体素子塔載用回路基板にお
いて、前記銅回路板の一部をＡ、ｌｌ’Ｎ板に対して非
接合とし、かつ非接合部分に該非接合部近傍の銅回路板
とＡｌＮ板の接合線と平行なスリットを形成したことを
特徴とするものである。かかる本発明によれば既述の如
く非接合部に外部端子を半田付けする際、該半田付けの
温度による非接合部の銅回路板の熱膨張に伴なう半田膜
厚の不均一化等を防止できる。
図中の１１はＡ、ｆｆＮ板であり、このＡｌＮ板１１の
両面には銅回路板１２が加熱により生成したＡ、ｆ？Ｎ
中の酸素と銅の共晶によって接合されて部１３か形成さ
れている。この非接合部１３の中央には、スリット１４
か該非接合部１３の近傍のＡ／Ｎ板１１と銅回路板１２
の接合線１５と平行となるように形成されている。つま
り、非接合部１３の中央にスリット１４を形成すること
によって、該非接合部１３が２個の片持ち支持形状をな
す。なお、かかる非接合部１３を形成するには、ｒめ非
接合部となるなるべき銅回路板１２部分を両端支持形状
にすると共に、スリット１４をプレス形成して段付きと
し、銅回路板とｌｆ？Ｎ板が接非接合部１３を両端支持
形状とし、その後ブレート゛９により非接合部１３の銅
回路板１２にスリフト１４を形成してもよい。
両面には銅回路板１２が加熱により生成したＡ、ｆ？Ｎ
中の酸素と銅の共晶によって接合されて部１３か形成さ
れている。この非接合部１３の中央には、スリット１４
か該非接合部１３の近傍のＡ／Ｎ板１１と銅回路板１２
の接合線１５と平行となるように形成されている。つま
り、非接合部１３の中央にスリット１４を形成すること
によって、該非接合部１３が２個の片持ち支持形状をな
す。なお、かかる非接合部１３を形成するには、ｒめ非
接合部となるなるべき銅回路板１２部分を両端支持形状
にすると共に、スリット１４をプレス形成して段付きと
し、銅回路板とｌｆ？Ｎ板が接非接合部１３を両端支持
形状とし、その後ブレート゛９により非接合部１３の銅
回路板１２にスリフト１４を形成してもよい。
このような構成によれば、第２図に示すように銅回路板
１２の非接合部１３に外部端子１６を半田付した場合、
非接合部１３はスリット１４の形成により２個の片持ち
形状をなすため、半田付１１１７に１１μ戊か上がって
も同非接合部１３での銅回路板１２は片側に伸縮が自由
で、横方向に伸びるだけで円弧にならない。その結果、
半田１７は′１シ而のままで、均一な膜厚か維持される
ため、外部端子１６を回路基板の非接合部１３に強固に
半田付けてきる。事実、非接合部にスリットを形成しな
い従来の回路基板は寿命試験の一つである温度サイクル
テスト（−４０℃→２５℃→１２５°Ｃ−２５°Ｃ）に
おいて１００回で半田付は部分にクラックか生じメか、
本実施例の回路）Ｊ、仮では２００回以上耐えることか
できた。
１２の非接合部１３に外部端子１６を半田付した場合、
非接合部１３はスリット１４の形成により２個の片持ち
形状をなすため、半田付１１１７に１１μ戊か上がって
も同非接合部１３での銅回路板１２は片側に伸縮が自由
で、横方向に伸びるだけで円弧にならない。その結果、
半田１７は′１シ而のままで、均一な膜厚か維持される
ため、外部端子１６を回路基板の非接合部１３に強固に
半田付けてきる。事実、非接合部にスリットを形成しな
い従来の回路基板は寿命試験の一つである温度サイクル
テスト（−４０℃→２５℃→１２５°Ｃ−２５°Ｃ）に
おいて１００回で半田付は部分にクラックか生じメか、
本実施例の回路）Ｊ、仮では２００回以上耐えることか
できた。
なお、本発明の回路基板は前述した第１図（Ａ）、（Ｂ
）に示す構造に限定されない。例えば、第３図（Ａ）、
（Ｂ）に示すように非接合部も、実施例と同様な効果を
達成できる。
）に示す構造に限定されない。例えば、第３図（Ａ）、
（Ｂ）に示すように非接合部も、実施例と同様な効果を
達成できる。
［発明の効果］
以上詳述した如く、本発明によればＡ、ｆｆＮ板と銅回
路板の非接合部に外部端子を半田付けする際、該゛（≦
山付けの温度による非接合部の銅回路板の熱膨張に伴な
う半田膜厚の不均一化を防止し、ひいては信頼性の高い
外部端子の半田付けが可能な半導体素子塔載用回路基板
を提供できる。
路板の非接合部に外部端子を半田付けする際、該゛（≦
山付けの温度による非接合部の銅回路板の熱膨張に伴な
う半田膜厚の不均一化を防止し、ひいては信頼性の高い
外部端子の半田付けが可能な半導体素子塔載用回路基板
を提供できる。
第１図（Ａ）は本発明の一実施例を示す回路基板の要部
平面図、同図（Ｂ）は同図（Ａ）の断面図、第２図は第
１図の回路基板に外部端子を半田イ・ｊけしだ状態を示
す断面図、第３図（Ａ）は本発明の他の実施例を示す平
面図、同図（Ｂ）は同図（Ａ）の断面図、第４図（Ａ）
は一般的な回路基板を示す平面図、同図（Ｂ）は同図（
Ａ）の断面図、第５図（Ａ）は本出願人が既に提案した
回路基板の平面図、同図（Ｂ）は同図（Ａ）の１折面図
、第６図は第５図の回路基板の問題点を説明するための
断１石図である。 １１・・・Ａ、Ｃ’Ｎ仮、１２・・銅回路板、］３・・
・非接合部、１４・・・スリット、１５・・・接合線、
１６ ・外部端子、１７・・・半田。
平面図、同図（Ｂ）は同図（Ａ）の断面図、第２図は第
１図の回路基板に外部端子を半田イ・ｊけしだ状態を示
す断面図、第３図（Ａ）は本発明の他の実施例を示す平
面図、同図（Ｂ）は同図（Ａ）の断面図、第４図（Ａ）
は一般的な回路基板を示す平面図、同図（Ｂ）は同図（
Ａ）の断面図、第５図（Ａ）は本出願人が既に提案した
回路基板の平面図、同図（Ｂ）は同図（Ａ）の１折面図
、第６図は第５図の回路基板の問題点を説明するための
断１石図である。 １１・・・Ａ、Ｃ’Ｎ仮、１２・・銅回路板、］３・・
・非接合部、１４・・・スリット、１５・・・接合線、
１６ ・外部端子、１７・・・半田。
Claims (1)
- 窒化アルミニウム板と銅回路板とを加熱により生成した
共晶を利用して接合した半導体素子塔載用回路基板にお
いて、前記回路板の一部を窒化アルミニウム板に対して
非接合とし、かつ非接合部に該非接合部近傍の銅回路板
と窒化アルミニウム板の接合線と平行なスリットを形成
したことを特徴とする半導体素子塔載用回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60250481A JPS62111452A (ja) | 1985-11-08 | 1985-11-08 | 半導体素子塔載用回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60250481A JPS62111452A (ja) | 1985-11-08 | 1985-11-08 | 半導体素子塔載用回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62111452A true JPS62111452A (ja) | 1987-05-22 |
| JPH022290B2 JPH022290B2 (ja) | 1990-01-17 |
Family
ID=17208495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60250481A Granted JPS62111452A (ja) | 1985-11-08 | 1985-11-08 | 半導体素子塔載用回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62111452A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5288948A (en) * | 1989-06-26 | 1994-02-22 | Oki Electric Industry Co., Ltd. | Structure of a semiconductor chip having a conductive layer |
-
1985
- 1985-11-08 JP JP60250481A patent/JPS62111452A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5288948A (en) * | 1989-06-26 | 1994-02-22 | Oki Electric Industry Co., Ltd. | Structure of a semiconductor chip having a conductive layer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH022290B2 (ja) | 1990-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5324892A (en) | Method of fabricating an electronic interconnection | |
| JP2504610B2 (ja) | 電力用半導体装置 | |
| JP2002043508A (ja) | 半導体装置およびその製造方法 | |
| KR102359146B1 (ko) | 저항기 및 저항기의 제조 방법 | |
| JPS62128533A (ja) | はんだプリフオ−ム及びその使用方法 | |
| JP3816821B2 (ja) | 高周波用パワーモジュール基板及びその製造方法 | |
| NL2022578A (en) | Method of manufacturing semiconductor device | |
| JPS62111452A (ja) | 半導体素子塔載用回路基板 | |
| JPS6348901A (ja) | マイクロ波デバイス | |
| JPH0883864A (ja) | 電力用半導体装置 | |
| JP2002076254A (ja) | パワー半導体モジュール及びその製造方法 | |
| JP2851779B2 (ja) | 電子部品の実装方法 | |
| JP6930317B2 (ja) | 端子ピンの接合方法及び接合用冶具 | |
| JP2576531B2 (ja) | ハイブリッドｉｃ | |
| WO2024150370A1 (ja) | 絶縁基板および半導体装置 | |
| JP7124018B2 (ja) | 回路素子及び薄膜基板実装方法 | |
| JP2004014827A (ja) | 高周波用パッケージの製造方法 | |
| JP3100750B2 (ja) | セラミック誘電体基板 | |
| JP4434979B2 (ja) | 半導体パッケージの製造方法 | |
| JPH0590460A (ja) | 半導体装置の製造方法 | |
| JP2000151034A (ja) | セラミック回路基板 | |
| JPS6199359A (ja) | 混成集積回路装置 | |
| JPH10321669A (ja) | 電子部品の実装方法および実装構造 | |
| JPH0513061U (ja) | 電力半導体装置 | |
| JP2002252433A (ja) | セラミックス回路基板及びその製造方法 |