JPS62108643A - タイミング同期方式 - Google Patents
タイミング同期方式Info
- Publication number
- JPS62108643A JPS62108643A JP60248268A JP24826885A JPS62108643A JP S62108643 A JPS62108643 A JP S62108643A JP 60248268 A JP60248268 A JP 60248268A JP 24826885 A JP24826885 A JP 24826885A JP S62108643 A JPS62108643 A JP S62108643A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- circuit
- phase
- voltage controlled
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
位相誤差をアナログ量に変換し、Ｉ） Ｌ Ｌ回路内で
フィードバックすることによりジッタ量を改善する。
フィードバックすることによりジッタ量を改善する。
本発明はモデムで使用されているタイミングＰＬＬ回路
の同期方式に関するものである。
の同期方式に関するものである。
従来のタイミングＰＬＬ回路はジッタの抑圧が不完全で
あると云う欠点があり、其の改善が強く求められていた
。
あると云う欠点があり、其の改善が強く求められていた
。
ＰＳＫ方式、ＱＡＭ方式等の変調方式を採るモデムに於
いて、受信側ではサンプリングの周波数及び位相を合わ
せるため、下記タイミング同期方式の回路を使用してい
る。
いて、受信側ではサンプリングの周波数及び位相を合わ
せるため、下記タイミング同期方式の回路を使用してい
る。
第４図は従来のタイミング同期方式の一例を示す図であ
る。
る。
図中、１はＡ−Ｄ変換器、２はタイミング抽出回路、３
はベクトル変換回路、４はローバスフィルタ、５は極性
判定回路、６は電圧制御発振器である。尚以下企図を通
じ同一記号は同一対話物を表す。
はベクトル変換回路、４はローバスフィルタ、５は極性
判定回路、６は電圧制御発振器である。尚以下企図を通
じ同一記号は同一対話物を表す。
受信信号はモデムに入ると先づＡ−Ｄ変換器１に入力さ
れ、此処で周波数ｆ （例えば９６００ｂｐｓ ）でサ
ンプリングされた後、デイジタルシグナルプロセソサＤ
ＳＰに入力される。
れ、此処で周波数ｆ （例えば９６００ｂｐｓ ）でサ
ンプリングされた後、デイジタルシグナルプロセソサＤ
ＳＰに入力される。
従来比の種のモデム内の信号処理はデイジタルシグナル
プロセソサＤＳＰを使用してデータ処理により行われて
いる。
プロセソサＤＳＰを使用してデータ処理により行われて
いる。
デイジタルシグナルプロセソサＤＳＰに於いて−ば、第
４図に示す様に先づタイミング抽出回路２に入る。此処
でサンプリングされた受信信号からタイミング信号（２
４００ｂｐｓ ）を抽出する。
４図に示す様に先づタイミング抽出回路２に入る。此処
でサンプリングされた受信信号からタイミング信号（２
４００ｂｐｓ ）を抽出する。
此のタイミング信号はベクトル変換回路３に送られて此
処でスカラー量からベクトルに変換され、且つ其の絶対
値を単位長に直されて、ローパスフィルタ４で高周波成
分が除去された後、極性判定回路５に入力される。
処でスカラー量からベクトルに変換され、且つ其の絶対
値を単位長に直されて、ローパスフィルタ４で高周波成
分が除去された後、極性判定回路５に入力される。
極性判定回路５に於いては、ベクトルの位相の進み又は
遅れを判定して極性ビットを発生し、此の極性ビットに
より電圧制御発振器６を制御してＡ−Ｄ変換器１のサン
プリング値し１ツクの位相を制御する所謂上の極性判定
方式のＰ Ｌ Ｌにより受信タイミングＲＴを取ってい
た。
遅れを判定して極性ビットを発生し、此の極性ビットに
より電圧制御発振器６を制御してＡ−Ｄ変換器１のサン
プリング値し１ツクの位相を制御する所謂上の極性判定
方式のＰ Ｌ Ｌにより受信タイミングＲＴを取ってい
た。
然しなから上記従来方式ではヘクトルの位相の進んでい
るか、遅れているかにより電圧制御発振器６を制御する
のでオン／オフ制御形式となり、ジッタ抑圧が困難であ
ると云う欠点があった。
るか、遅れているかにより電圧制御発振器６を制御する
のでオン／オフ制御形式となり、ジッタ抑圧が困難であ
ると云う欠点があった。
本発明の目的はジッタを抑圧したアナｔｉグ的な、即ら
連続的なタイミング同１０１方式を提供することである
。
連続的なタイミング同１０１方式を提供することである
。
上記問題点は受信信号をサンプリングしてＡ−り変換し
、サンプリング値からタイミング信号を抽出し、ベクト
ル化し、ベクトルに基づき電圧制御発振器を制御してサ
ンプリングクロックの位相を加減するタイミング同期方
式を採るモデムに於いて、第１図に示す様にＡＰＣ回路
７を設け、ＡＰＣ回路７に於いてベクトルのレベルダイ
アを調整した後、リミッタ処理を行い、ベクトルの積算
値が或る一定値に達すると電圧制御発振器８のタップを
１つ進め、前記一定値に達しない時は電圧制御発振器８
に対し制御を行わない様にし、此の様に制御された電圧
制御発振回路の出力クロックによりＡ−Ｄ変換器をサン
プリングすることにより解決される。
、サンプリング値からタイミング信号を抽出し、ベクト
ル化し、ベクトルに基づき電圧制御発振器を制御してサ
ンプリングクロックの位相を加減するタイミング同期方
式を採るモデムに於いて、第１図に示す様にＡＰＣ回路
７を設け、ＡＰＣ回路７に於いてベクトルのレベルダイ
アを調整した後、リミッタ処理を行い、ベクトルの積算
値が或る一定値に達すると電圧制御発振器８のタップを
１つ進め、前記一定値に達しない時は電圧制御発振器８
に対し制御を行わない様にし、此の様に制御された電圧
制御発振回路の出力クロックによりＡ−Ｄ変換器をサン
プリングすることにより解決される。
本発明に依ると従来方式の様なオン／オフ制御形式では
なく、アナログ的な、即ち連続的なサンプリングパルス
の位相制御を行うのでジッタが抑圧されると云う効果が
生まれる。
なく、アナログ的な、即ち連続的なサンプリングパルス
の位相制御を行うのでジッタが抑圧されると云う効果が
生まれる。
第１図は本発明に依るタイミング同期方式の一実施例を
示す図である。
示す図である。
図中、７はＡＰＣＩｉ′Ｆ回路、８は電圧制御発振回路
である。
である。
本発明では前記従来例の場合と同じく、受信信号をＡ−
Ｄ変換器１によりサンプリングしてディジタル量に変換
し、タイミング抽出回路２により受信信号からタイミン
グ信号（２４００ｂｐｓ ）を抽出し、ベクトル変換回
路３でスカラー量からベクトルに変換し、且つ其の絶対
値を単位長とし、ローパスフィルタ４により高周波成分
を除去する。
Ｄ変換器１によりサンプリングしてディジタル量に変換
し、タイミング抽出回路２により受信信号からタイミン
グ信号（２４００ｂｐｓ ）を抽出し、ベクトル変換回
路３でスカラー量からベクトルに変換し、且つ其の絶対
値を単位長とし、ローパスフィルタ４により高周波成分
を除去する。
本発明では此の単位長ベクトルをＡＰＣ回路７に入力す
る。ＡＰＣ回路７に於いては、士の極性制御を行う従来
方式とは異なり、入力ベクトルの位相によりアナログ的
に、即ち連続的に前記サンプリング周波数の位相を変化
させる。
る。ＡＰＣ回路７に於いては、士の極性制御を行う従来
方式とは異なり、入力ベクトルの位相によりアナログ的
に、即ち連続的に前記サンプリング周波数の位相を変化
させる。
第２図は本発明に依るＡＰＣ回路の一実施例の説明図で
ある。
ある。
第３図は本発明に依るへｐｃ回路の動作説明図である。
図中、１０．１１は夫々乗算器、１２．１３．１５は夫
々加算器、１４はタップ、１６は極性判定器である。
々加算器、１４はタップ、１６は極性判定器である。
東位長ベクトルばＡＰＣ回路に入ると、先づ乗算器１０
に於いて或るパラメータαが掛けられ、レベルダイアが
調整される。
に於いて或るパラメータαが掛けられ、レベルダイアが
調整される。
次に先づ乗算器１１によりパラメータβが掛けられ、更
に加算器１２でパラメータγが加算され、位相の上下限
（例えば、＋２〜〜２の間）を規定される。此の演算処
理、をリミッタ処理と云う。
に加算器１２でパラメータγが加算され、位相の上下限
（例えば、＋２〜〜２の間）を規定される。此の演算処
理、をリミッタ処理と云う。
次に演算器１２の出力は加算器１３とタップ１４から
−なる積分回路に入り、此処で積算されて第３図に示す
様に積算値は漸次増大する。
−なる積分回路に入り、此処で積算されて第３図に示す
様に積算値は漸次増大する。
此の積算値は加算器１５に入力され、此処で−１が加え
られる。−１と云う値は所謂スレショルド値である。
られる。−１と云う値は所謂スレショルド値である。
若し−１を加えた値が十となると、極性判定器１６は信
号、例えば“ｏｏｏｏ”を出力して電圧制御発振回路８
に対し位相を１ステップ進ませ、且つタップ１４の値を
０にセットする。
号、例えば“ｏｏｏｏ”を出力して電圧制御発振回路８
に対し位相を１ステップ進ませ、且つタップ１４の値を
０にセットする。
若し−１を加えた値が−であれば、極性判定器１６は信
号、例えば“” ０１００ ”を出力して電圧制御発振
回路８に対し何も制御せず、タップ１４の値を其の侭と
し、積算を続ける。
号、例えば“” ０１００ ”を出力して電圧制御発振
回路８に対し何も制御せず、タップ１４の値を其の侭と
し、積算を続ける。
従って周波数、位相のずれが大きい場合には極性判定器
１６から電圧制御発振回路８に対し、頻繁に１ステップ
進ませる信号が発信し、ずれの小さい場合は余り発情し
ない。
１６から電圧制御発振回路８に対し、頻繁に１ステップ
進ませる信号が発信し、ずれの小さい場合は余り発情し
ない。
尚加算器１５〜極性判定器１６の処理を積分回路と万つ
。
。
此の様にして得られた電圧制御発振回路８の出力パルス
によりＡ−Ｄ変換器１のサンプリングを行う。
によりＡ−Ｄ変換器１のサンプリングを行う。
以上詳細に説明した様に本発明によれば、Ａ−り変換器
のサンプリングパルスの位相を連続的に制御出来るので
ジッタの抑圧が可能になると云う大きい効果がある。
のサンプリングパルスの位相を連続的に制御出来るので
ジッタの抑圧が可能になると云う大きい効果がある。
第１図は本発明に依るタイミング同期方式の一実施例を
示す図である。 第２図は本発明に依るＡＰＣ回路の一実施例の説明図で
ある。 第３図は本発明に依るＡＰＣ回路の動作説明図である。 第４図は従来のタイミング同期方式の一例を示す図であ
る。 図中、１はＡ／Ｄ変換器、２はタイミング抽出回路、３
はベクトル変換回路、４ばローパスフィルタ、５は極性
判定回路、６ば電圧制御発振器、７ばＡＰＣ回路、８は
電圧制御発振回路、１０．１１は夫々乗算器、１２．１
３．１５は夫々加算器、１４はタップ、１６は極性判定
器である。 ５Ｆ、イしＢ目１−誹ろ７４ミ〉ブ同１月方大。−呻（
方ヒＪすｊ早 １ 図 旨すミ、７ヌー廿−一琳を分口ｙ各 −一一４−桧ちａ
ｑｌｚ誹・るＡ ＰＣ０７ｙｑ１）り）−喫；ｖ ’＝
ｒ”ｙ・’Ｊ第 Ｚ 図
示す図である。 第２図は本発明に依るＡＰＣ回路の一実施例の説明図で
ある。 第３図は本発明に依るＡＰＣ回路の動作説明図である。 第４図は従来のタイミング同期方式の一例を示す図であ
る。 図中、１はＡ／Ｄ変換器、２はタイミング抽出回路、３
はベクトル変換回路、４ばローパスフィルタ、５は極性
判定回路、６ば電圧制御発振器、７ばＡＰＣ回路、８は
電圧制御発振回路、１０．１１は夫々乗算器、１２．１
３．１５は夫々加算器、１４はタップ、１６は極性判定
器である。 ５Ｆ、イしＢ目１−誹ろ７４ミ〉ブ同１月方大。−呻（
方ヒＪすｊ早 １ 図 旨すミ、７ヌー廿−一琳を分口ｙ各 −一一４−桧ちａ
ｑｌｚ誹・るＡ ＰＣ０７ｙｑ１）り）−喫；ｖ ’＝
ｒ”ｙ・’Ｊ第 Ｚ 図
Claims (1)
- 【特許請求の範囲】 受信信号をサンプリングしてＡ−Ｄ変換し、該サンプリ
ング値からタイミング信号を抽出し、ベクトル化し、該
ベクトルに基づき電圧制御発振器（８）を制御してサン
プリングクロックの位相を加減するタイミング同期方式
を採るモデムに於いて、ＡＰＣ回路（７）を設け、 該ＡＰＣ回路（７）に於いて該ベクトルのレベルダイア
を調整した後、リミッタ処理を行い、該ベクトルの積分
値が或る一定値に達すると電圧制御発振器（８）のタッ
プを１つ進め、前記一定値に達しない時は該電圧制御発
振器（８）に対し制御を行わないことを特徴とするタイ
ミング同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60248268A JPH0683282B2 (ja) | 1985-11-06 | 1985-11-06 | タイミング同期装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60248268A JPH0683282B2 (ja) | 1985-11-06 | 1985-11-06 | タイミング同期装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62108643A true JPS62108643A (ja) | 1987-05-19 |
| JPH0683282B2 JPH0683282B2 (ja) | 1994-10-19 |
Family
ID=17175601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60248268A Expired - Fee Related JPH0683282B2 (ja) | 1985-11-06 | 1985-11-06 | タイミング同期装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0683282B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0554036A2 (en) * | 1992-01-27 | 1993-08-04 | Fujitsu Limited | Sampling clock generator for digital demodulator |
| JPH05207001A (ja) * | 1992-01-27 | 1993-08-13 | Fujitsu Ltd | データ伝送装置のタイミング生成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56154857A (en) * | 1980-04-03 | 1981-11-30 | Codex Corp | Modem device |
| JPS6075155A (ja) * | 1983-09-30 | 1985-04-27 | Fujitsu Ltd | タイミング引込み方式 |
-
1985
- 1985-11-06 JP JP60248268A patent/JPH0683282B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56154857A (en) * | 1980-04-03 | 1981-11-30 | Codex Corp | Modem device |
| JPS6075155A (ja) * | 1983-09-30 | 1985-04-27 | Fujitsu Ltd | タイミング引込み方式 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0554036A2 (en) * | 1992-01-27 | 1993-08-04 | Fujitsu Limited | Sampling clock generator for digital demodulator |
| JPH05207001A (ja) * | 1992-01-27 | 1993-08-13 | Fujitsu Ltd | データ伝送装置のタイミング生成方法 |
| US5442656A (en) * | 1992-01-27 | 1995-08-15 | Fujitsu Limited | Timing extraction device and data transmission device using the timing extraction device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0683282B2 (ja) | 1994-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009033300A (ja) | シンボルタイミングリカバリ回路 | |
| US6563897B1 (en) | Multirate symbol timing recovery circuit | |
| JPS62108643A (ja) | タイミング同期方式 | |
| JPS6075155A (ja) | タイミング引込み方式 | |
| US6377647B1 (en) | PLL circuit | |
| KR910004015A (ko) | 원격 pll을 이용한 직각 변복조 방식 및 회로 | |
| EP0224828A2 (en) | PLL circuit | |
| JPH04291822A (ja) | Ａ／ｄ変換器 | |
| JPS54156461A (en) | Demodulator for amplitude modulation wave | |
| JP2841935B2 (ja) | 位相復調器 | |
| JP2721455B2 (ja) | データ伝送装置のタイミング生成方法 | |
| JP2840569B2 (ja) | 局間クロック同期回路 | |
| JPS6352496B2 (ja) | ||
| JPH0754904B2 (ja) | 位相同期回路 | |
| JPH0738633B2 (ja) | タイミング・クロック再生回路 | |
| KR100201281B1 (ko) | 팩시밀리 모뎀에서의 클럭 복구방법 및 회로 | |
| JPH063898B2 (ja) | デイジタルタイミング抽出回路 | |
| JPH0275223A (ja) | Ｐｌｌ回路の制御方式 | |
| JPS63229934A (ja) | タイミングｐｌｌ方式 | |
| JPH04262638A (ja) | アナログ−デジタル変換器 | |
| JP2760123B2 (ja) | ディジタル位相同期回路 | |
| JPH11185395A (ja) | クロック再生用ｐｌｌ装置 | |
| JPH01274548A (ja) | 復調装置 | |
| JP2001285888A (ja) | ディジタルカラー映像信号処理装置 | |
| JPS6296879A (ja) | タイミング制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |