JPS62104039A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPS62104039A
JPS62104039A JP24156285A JP24156285A JPS62104039A JP S62104039 A JPS62104039 A JP S62104039A JP 24156285 A JP24156285 A JP 24156285A JP 24156285 A JP24156285 A JP 24156285A JP S62104039 A JPS62104039 A JP S62104039A
Authority
JP
Japan
Prior art keywords
semiconductor device
passivation film
moisture
film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24156285A
Other languages
Japanese (ja)
Inventor
Haruji Shinada
品田 春治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP24156285A priority Critical patent/JPS62104039A/en
Publication of JPS62104039A publication Critical patent/JPS62104039A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a semiconductor device which does not possibly accumulated heat improperly operate by providing protecting effect against alkali ion and moisture by a passivation film and forming it of an insulator having high thermal conductivity. CONSTITUTION:An insulating layer 26 of SiO2 is formed on the surface of a substrate 10 except electrodes 16, 18, a passivation film 28 is formed on the layer 26 and the electrodes 16, 18 to protect the surface of a semiconductor device. The film 28 is formed of aluminum nitride or gallium arsenide. Accordingly, the protecting effect against alkali ions and moisture are sufficient and the thermal conductivity of the aluminum nitride or the gallium nitride is large. Thus, even if the number of elements of the device can be increased in high density, it can prevent the device from heating to eliminate an improper operation.

Description

【発明の詳細な説明】 皮主且I 本発明は半導体デバイスに関し、半導体基板に電極など
を形成し、表面を絶縁物のパッシベーション膜によって
被覆した半導体デバイスに関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a semiconductor device, and more particularly to a semiconductor device in which electrodes and the like are formed on a semiconductor substrate, and the surface is covered with an insulating passivation film.

宣’i r* it シリコンチップにより形成された半導体デバイスの表面
にはチップや電極を水分、薬品などから保護するため絶
縁物のパッジベージ層ン膜が形成される。
A padding layer of an insulator is formed on the surface of a semiconductor device made of a silicon chip to protect the chip and electrodes from moisture, chemicals, and the like.

パッシベーション膜としてS + 02の絶縁膜は、 
Naイオンに対しては保護効果が十分でない、また。
The S + 02 insulating film as a passivation film is
Also, the protective effect against Na ions is not sufficient.

PSG 膜はNaイオンに対しては保護効果が大きいが
、耐湿性が悪く、給水によりAI電極配線の腐食不良を
発生させるおそれがある。そこで、Naなとのイオンを
ほとんど通過せず、水分に対してもS + 02よりも
保護効果の高い窒化シリコン(S;3N4)の絶縁膜が
、プラズマCvn法により6θ0−900℃の加熱によ
って形成され使用されている。
Although the PSG film has a large protective effect against Na ions, it has poor moisture resistance and may cause corrosion defects in the AI electrode wiring due to water supply. Therefore, an insulating film of silicon nitride (S; 3N4), which hardly passes Na and other ions and has a higher protective effect against moisture than S + 02, is heated at 6θ0-900℃ using the plasma Cvn method. formed and used.

しかしこのようなsi3?44のパッシベーション膜を
形成した半導体デバイスは、Si3N4の熱伝導率が低
いため、デバイスの素子数の増大、高密度化にともない
、デバイスに多くの熱が蓄積され、動作不良が生じる欠
点があった。
However, in semiconductor devices formed with such Si3-44 passivation films, due to the low thermal conductivity of Si3N4, as the number of device elements increases and device density increases, a lot of heat accumulates in the device, resulting in malfunction. There was a drawback that this occurred.

目   的 本発明はこのような従来技術の欠点を解消し。the purpose The present invention overcomes these drawbacks of the prior art.

熱の蓄積、動作不良を生じるおそれのない半導体デバイ
スを提供することを目的とする。
An object of the present invention is to provide a semiconductor device that is free from heat accumulation and malfunction.

発明の開示 本発明によれば、半導体基板の一方の主表面に不純物を
混入した領域、電極、絶縁層などを形成し、これらの表
面を絶縁物のパッジベージオン膜により被覆した半導体
デバイスは、パッシベーション膜がアルカリイオンおよ
び水分に対する保1効果を有するとともに熱伝導率の高
い絶縁物により形成されているものである。
DISCLOSURE OF THE INVENTION According to the present invention, a semiconductor device in which an impurity-doped region, an electrode, an insulating layer, etc. are formed on one main surface of a semiconductor substrate, and these surfaces are covered with a padding film of an insulator, is a passivation film. It is made of an insulator that has a retaining effect on alkali ions and moisture and has high thermal conductivity.

yims<先墓里 次に添付図面を参照して本発明による半導体デバイスの
実施例を詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

第1図にはFETを構成する半導体デバイスの断面構造
が概念的に示されている。
FIG. 1 conceptually shows a cross-sectional structure of a semiconductor device constituting an FET.

この例では、p型シリコンの基板10の一方の主表面に
2つのn÷領域12および14が形成されている。n÷
領域12および14にはそれぞれAIの電極1B。
In this example, two n÷ regions 12 and 14 are formed on one main surface of a p-type silicon substrate 10. n÷
Regions 12 and 14 each have an AI electrode 1B.

18が接触して形成されている0両n◆領域12と14
の間の基板表面にはS r 02の絶縁層20を介して
ゲート電極22が配設されている。ゲート電極22は1
本実施例では多結晶シリコンからなる。
0 and n◆ regions 12 and 14 where 18 are in contact and formed
A gate electrode 22 is provided on the surface of the substrate between them with an insulating layer 20 of S r 02 interposed therebetween. The gate electrode 22 is 1
In this embodiment, it is made of polycrystalline silicon.

これら2つのn◆領域12および14、絶縁層20なら
びにゲート電極22によってMOS トランジスタすな
わちI(2FETが形成されている。この例では、nチ
ャネル導電型のICFETであり、n◆領域12がソー
スとして、またn◆領域14がドレーンとして機能する
。n÷領域12および14に接続された電極18および
18は、それぞれ第1図の紙面と垂直に他の配線に接続
され、また、ゲート電極22も同様に他の配線に接続さ
れている。
These two n◆ regions 12 and 14, the insulating layer 20, and the gate electrode 22 form a MOS transistor, that is, I(2FET). In this example, it is an n-channel conductivity type ICFET, and the n◆ region 12 serves as the source. , and the n◆ region 14 functions as a drain.The electrodes 18 and 18 connected to the n÷ regions 12 and 14 are respectively connected to other wiring perpendicular to the paper plane of FIG. Similarly connected to other wiring.

シリコン基板10のn◆領域12.14%ゲート電極2
2の形成されていない部分にはSt O2の絶縁層24
が形成され、 ICFETに隣接して配設された他の素
子との分離の機能を有する。さらに電極18および18
以外の基板10の表面には5in2の絶縁層2Bが形成
され、この絶縁層2Bおよび電極18.18の上面にパ
ッシベーション1!I28が形成され、半導体デバイス
の表面を保護している。パッシベーション膜28は窒化
アルミニウム(AIM)または窒化ガリウム(Gap)
により形成される。
n◆region 12.14% of silicon substrate 10 gate electrode 2
2 is not formed with an insulating layer 24 of StO2.
is formed and has the function of isolating the ICFET from other elements disposed adjacent to it. Further electrodes 18 and 18
A 5in2 insulating layer 2B is formed on the other surface of the substrate 10, and passivation 1! I28 is formed to protect the surface of the semiconductor device. The passivation film 28 is made of aluminum nitride (AIM) or gallium nitride (Gap).
formed by.

本実施例によれば、パッシベーション@28を窒化アル
ミニウムまたは窒化ガリウムにより形成している。した
がって、アルカリイオン、水分に対して保護効果が十分
であると同時に、窒化アルミニウムまたは窒化ガリウム
の熱伝導率が大きいため、デバイスの素子数が増して高
密度した場合にも、□デバイスに熱が発生するのを防止
でき、動作不良が生じない。
According to this embodiment, the passivation@28 is formed of aluminum nitride or gallium nitride. Therefore, it has a sufficient protective effect against alkali ions and moisture, and at the same time, the thermal conductivity of aluminum nitride or gallium nitride is high. This can be prevented and malfunctions will not occur.

第2図にパッシベーション膜28を形成する装置が概念
的に示されている。
FIG. 2 conceptually shows an apparatus for forming the passivation film 28.

図示の装置は容量結合形のプラズマCvn反応炉である
0石英管40内には試料電極42と高周波電極44とが
対向して配置され、試料電極42にはパッジベージ、ン
膜28が積層されるシリコンチップlがJailされて
いる。高周波電極44には高周波を発生する電源4Bが
接続され、試料電極42は接地されている。また試料電
極42は加熱装置t(図示せず)に接続され、・載置さ
れるシリコンチップlを250〜 ′380℃に加熱で
きるように設けられている。
The illustrated apparatus is a capacitively coupled plasma Cvn reactor.A sample electrode 42 and a high-frequency electrode 44 are disposed facing each other in a quartz tube 40, and a pudge plate 28 is laminated on the sample electrode 42. Silicon chip l is jailed. A power source 4B that generates a high frequency is connected to the high frequency electrode 44, and the sample electrode 42 is grounded. Further, the sample electrode 42 is connected to a heating device t (not shown), and is provided so as to be able to heat the silicon chip 1 placed thereon to 250 to 380°C.

ガス供給口48はパッシベーション膜28を形成する原
料となるガスを供給するためのものである。
The gas supply port 48 is for supplying gas that is a raw material for forming the passivation film 28.

真空排気口50は真空ポンプ(図示せず)により石英管
40内の気体を排気し1石英管40内を減圧状態とする
ものである。
The vacuum exhaust port 50 is used to exhaust the gas inside the quartz tube 40 using a vacuum pump (not shown) to bring the inside of the quartz tube 40 into a reduced pressure state.

このような装置によりパッシベーション[28を形成す
る場合には、まず電極42上にパッシベーション膜28
が積層されるシリコンチップl、すなわち第1r14に
示すデバイスにおいてパッシベーション膜2Bの形成さ
れていない状態のものを@、Mする。
When forming the passivation film 28 using such an apparatus, first the passivation film 28 is formed on the electrode 42.
The silicon chip l on which is stacked, that is, the device shown in the first r14, in which the passivation film 2B is not formed, is @, M.

シリコンチップlに窒化アルミニウムのパッシベーショ
ン膜28を形成する場合にはガス供給口48からシラン
(SiH4)、トリメチルアルミニウム[AI(OH4
)3]およびアンモニアガス(N H3)を供給する。
When forming the passivation film 28 of aluminum nitride on the silicon chip l, silane (SiH4), trimethylaluminum [AI(OH4)
)3] and ammonia gas (NH3).

なお、アンモニアガス(N)N3)に代えて窒素ガス(
N2)、酸化二窒素(N20)または二酸化窒素(NO
□)を供給してもよい。
Note that nitrogen gas (N) is used instead of ammonia gas (N)
N2), dinitrogen oxide (N20) or nitrogen dioxide (NO
□) may be supplied.

真空ポンプ(図示せず)により真空排気口50から排気
を行い、本実施例では石英管4θ内を圧力1丁orrと
する。高周波電極44に高周波の電圧を印加し、高周波
放電を行い1石英管4θ内に供給された前記のガスをプ
ラズマとし、試料電極42に載置され加熱されたシリコ
ンチップl上に窒化アルミニウムのパッシベーション膜
28を形成する。
A vacuum pump (not shown) performs exhaustion from the vacuum exhaust port 50, and in this embodiment, the pressure inside the quartz tube 4θ is set to 1 orr. A high-frequency voltage is applied to the high-frequency electrode 44 to generate a high-frequency discharge, and the gas supplied into the quartz tube 4θ is turned into plasma, and aluminum nitride is passivated onto the heated silicon chip placed on the sample electrode 42. A film 28 is formed.

高周波放電を約1時間行うことにより約1pmのパッシ
ベーション膜が形成される。
A passivation film with a thickness of about 1 pm is formed by performing high-frequency discharge for about 1 hour.

なお、パッシベーション膜が形成される基板はシリコン
の基板の他、ガリウムヒ素(GaAs)、SOIその他
′任意のものが適用できる。
Note that the substrate on which the passivation film is formed may be a silicon substrate, gallium arsenide (GaAs), SOI, or any other suitable substrate.

また、シリコンチップ1に窒化ガリウムのパッシベーシ
ョンH28を形成する場合にはガス供給口48からシラ
ン(SiH4)、トリメチルガリウムHa(CHt)3
1およびアンモニアガス(N)f3)を供給する。この
場合にもアンモニアガス(NH3)に代エテ窒素ガス(
N2)、酸化二窒素(N20)または二酸化窒素(NO
2)をガス供給口48から供給してもよい。
In addition, when forming a passivation H28 of gallium nitride on the silicon chip 1, silane (SiH4), trimethylgallium Ha (CHt)3, etc. are supplied from the gas supply port 48.
1 and ammonia gas (N) f3). In this case as well, ammonia gas (NH3) is substituted with nitrogen gas (
N2), dinitrogen oxide (N20) or nitrogen dioxide (NO
2) may be supplied from the gas supply port 48.

さらに窒化アルミニウムのパッジベージ、ン膜28を形
成する場合と同様に真空ポンプにより真空排気口50か
ら排気を行い1石英管40内を圧力Horrとし、高周
波電極44に高周波の電圧を印加して高周波放電を行い
1石英管40内に供給された前記のガスをプラズマとし
、試料電極42に載置されたシリコンチップl上に窒化
ガリウムのパッシベーション膜28を形成する。
Furthermore, in the same way as in the case of forming the aluminum nitride padding film 28, exhaust air is evacuated from the vacuum exhaust port 50 using a vacuum pump to bring the pressure inside the quartz tube 40 to Horr, and a high frequency voltage is applied to the high frequency electrode 44 to generate a high frequency discharge. Then, the gas supplied into the quartz tube 40 is turned into plasma, and a passivation film 28 of gallium nitride is formed on the silicon chip 1 placed on the sample electrode 42.

また、上記のようなプラズマCVD法の他、光CVD法
によってパッシベーション膜28を形成してもよい。
Further, in addition to the plasma CVD method described above, the passivation film 28 may be formed by a photo CVD method.

本実施例ではFITのパッシベーション膜について説明
したが1本発明はその他各種の半導体デバイスのパッシ
ベーション膜にも適用できる。
In this embodiment, a passivation film of FIT was explained, but the present invention can also be applied to passivation films of various other semiconductor devices.

効果 本発明によれば、パッジベージ層ン膜を、アルカリイオ
ンおよび水分に対する保護効果を有するとともに熱伝導
率の高い絶縁物により形成しているので、アルカリイオ
ン、水分に対してブロッキング効果を有するとともに、
デバイスに熱が蓄積するのを防止+き、動作不良を起こ
す恐れがない。
Effects According to the present invention, since the padding layer film is formed of an insulator that has a protective effect against alkali ions and moisture and has high thermal conductivity, it has a blocking effect against alkali ions and moisture, and
Prevents heat from accumulating in the device, eliminating the risk of malfunction.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の適用されたFITを構成する半導体デ
バイスを概念的に示す断面図。 第2図は本発明の半導体デバイスのパッシベーション膜
を形成するための装置の一例を示す概略図である。 一部 の符−の説明 l 81.シリコンチップ 10、、、シリコン基板 !2、!4.n◆領域 18.1B、電極 22、、、ゲート電極 2B、、、パッシベーション膜 42、、、試料電極 44、、、高周波電極 4B、、、電源 48、、、ガス供給口 5G、、、真空排気口 特許出願人 富士写真フィルム株式会社代 理 人 香
取 卓識 丸山隆夫
FIG. 1 is a cross-sectional view conceptually showing a semiconductor device constituting an FIT to which the present invention is applied. FIG. 2 is a schematic diagram showing an example of an apparatus for forming a passivation film of a semiconductor device according to the present invention. Explanation of some marks 81. Silicon chip 10... Silicon substrate! 2,! 4. n◆Region 18.1B, Electrode 22, Gate electrode 2B, Passivation film 42, Sample electrode 44, High frequency electrode 4B, Power supply 48, Gas supply port 5G, Vacuum exhaust Patent applicant Fuji Photo Film Co., Ltd. Representative Katori Takao Maruyama

Claims (1)

【特許請求の範囲】 1、半導体基板の一方の主表面に不純物を混入した領域
、電極、絶縁層などを形成し、これらの表面を絶縁物の
パッシベーション膜により被覆した半導体デバイスにお
いて、該デバイスは、 前記パッシベーション膜がアルカリイオンおよび水分に
対する保護効果を有するとともに熱伝導率の高い絶縁物
により形成されていることを特徴とする半導体デバイス
。 2、特許請求の範囲第1項記載のデバイスにおいて、前
記絶縁物が窒化アルミニウムを含むことを特徴とする半
導体デバイス。 3、特許請求の範囲第1項記載のデバイスにおいて、前
記絶縁物が窒化ガリウムを含むことを特徴とする半導体
デバイス。
[Claims] 1. A semiconductor device in which an impurity-doped region, an electrode, an insulating layer, etc. are formed on one main surface of a semiconductor substrate, and these surfaces are covered with an insulating passivation film, the device comprising: . A semiconductor device, wherein the passivation film is formed of an insulator that has a protective effect against alkali ions and moisture and has high thermal conductivity. 2. A semiconductor device according to claim 1, wherein the insulator contains aluminum nitride. 3. A semiconductor device according to claim 1, wherein the insulator contains gallium nitride.
JP24156285A 1985-10-30 1985-10-30 Semiconductor device Pending JPS62104039A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24156285A JPS62104039A (en) 1985-10-30 1985-10-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24156285A JPS62104039A (en) 1985-10-30 1985-10-30 Semiconductor device

Publications (1)

Publication Number Publication Date
JPS62104039A true JPS62104039A (en) 1987-05-14

Family

ID=17076186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24156285A Pending JPS62104039A (en) 1985-10-30 1985-10-30 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS62104039A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0852416A1 (en) * 1995-09-18 1998-07-08 Hitachi, Ltd. Semiconductor material, method of producing the semiconductor material, and semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0852416A1 (en) * 1995-09-18 1998-07-08 Hitachi, Ltd. Semiconductor material, method of producing the semiconductor material, and semiconductor device
EP0852416A4 (en) * 1995-09-18 1999-04-07 Hitachi Ltd Semiconductor material, method of producing the semiconductor material, and semiconductor device
US6377596B1 (en) 1995-09-18 2002-04-23 Hitachi, Ltd. Semiconductor materials, methods for fabricating semiconductor materials, and semiconductor devices
US6459712B2 (en) 1995-09-18 2002-10-01 Hitachi, Ltd. Semiconductor devices

Similar Documents

Publication Publication Date Title
US4134125A (en) Passivation of metallized semiconductor substrates
US6518634B1 (en) Strontium nitride or strontium oxynitride gate dielectric
JP2000003885A (en) Manufacture of field-effect device and capacitor using improved thin film dielectric substance and device obtained thereby
JPS6022497B2 (en) semiconductor equipment
US4866003A (en) Plasma vapor deposition of an improved passivation film using electron cyclotron resonance
GB1422033A (en) Method of manufacturing a semiconductor device
KR970013315A (en) Method for manufacturing semiconductor integrated circuit device
JPS62104039A (en) Semiconductor device
JP3029434B2 (en) Method of manufacturing insulating film and method of manufacturing semiconductor device using this insulating film
JPS5893273A (en) Thin film semiconductor device
JPS5666065A (en) Semiconductor memory unit
JP2001358153A (en) Semiconductor device
JPS5933837A (en) Formation of insulating film onto surface of semiconductor device
US3924321A (en) Radiation hardened mis devices
JPH088265B2 (en) Compound semiconductor device and manufacturing method thereof
JPH02303071A (en) Semiconductor device and manufacture thereof
JPS59117133A (en) Semiconductor device
JP2563455B2 (en) Method for manufacturing semiconductor device
JPH01292861A (en) Semiconductor device and manufacture thereof
JPH10326777A (en) Method and device for manufacturing semiconductor integrated circuit device
JPS6018924A (en) Manufacture of semiconductor device
JPS6126214B2 (en)
JPH05315610A (en) Semiconductor device and its manufacture
JPH01189928A (en) Manufacture of insulating thin film
KR980005454A (en) Gate electrode formation method of semiconductor device