JPS62100622A - Light intensity detector - Google Patents
Light intensity detectorInfo
- Publication number
- JPS62100622A JPS62100622A JP24182285A JP24182285A JPS62100622A JP S62100622 A JPS62100622 A JP S62100622A JP 24182285 A JP24182285 A JP 24182285A JP 24182285 A JP24182285 A JP 24182285A JP S62100622 A JPS62100622 A JP S62100622A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- time
- photodiode
- becomes
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積化に適した経済的な構成の光強度検出装置
に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a light intensity detection device having an economical structure suitable for integration.
近年、照射される光の強度を検出するホトダイオード等
のセンサとマイクロプロセンサ等の制御装置とを組合せ
、光強度に応じて被制御装置を制御することが種々の分
野で行なわれるようになってきている。ところで、ホト
ダイオード等のセンサからは光強度に対応したアナログ
信号が出力されるものであるから、従来は一般にセンサ
から出力されるアナログ信号をAD変換器を用いてディ
ジタル信号に変換した後、マイクロプロセッサ等に加え
るようにしているが、高価なAD変換器を使用しなけれ
ばならない問題があった。また、この場合、ホトダイオ
ード等の光電変換素子とAD変換器とを1チツプに集積
化することも考えられるが、AD変換器はl−ランジス
タ以外にもコンデンサ、抵抗が構成要素となるため、千
ノブを小型にすることが困難であると共に、歩留りが低
くなる問題がある。In recent years, it has become common in various fields to combine sensors such as photodiodes that detect the intensity of irradiated light with control devices such as microprocessors to control controlled devices according to the light intensity. ing. By the way, since a sensor such as a photodiode outputs an analog signal corresponding to the light intensity, conventionally, the analog signal output from the sensor is generally converted into a digital signal using an AD converter, and then the microprocessor However, there was a problem in that an expensive AD converter had to be used. In this case, it is also possible to integrate a photoelectric conversion element such as a photodiode and an AD converter into a single chip, but since the AD converter includes a capacitor and a resistor in addition to the L-transistor, There are problems in that it is difficult to make the knob small and the yield is low.
(発明が解決しようとする問題点〕
本発明は前述の如き問題点を解決したものであり、その
目的は集積化に適し7た経済的な構成の光強度検出装置
を提供することにある。(Problems to be Solved by the Invention) The present invention has solved the above-mentioned problems, and its purpose is to provide a light intensity detection device with an economical structure that is suitable for integration.
本発明は前述の如き問題点を解決するため、ホトダイオ
ードと直列に接続されたスイッチ素子と、MOSトラン
ジスタから構成されるインバータを複数個直列に接続し
た直列回路とを設け、該直列回路の入力端子を前記ホト
ダイオードとスイッチ素子との間に接続し、該直列回路
の出力端子を前記スイッチ素子の制御端子に接続したも
のである。In order to solve the above-mentioned problems, the present invention provides a switch element connected in series with a photodiode, and a series circuit in which a plurality of inverters each consisting of a MOS transistor are connected in series, and an input terminal of the series circuit is provided. is connected between the photodiode and the switch element, and the output terminal of the series circuit is connected to the control terminal of the switch element.
第1図は本発明の実施例のブロック線図であり、1はホ
トダイオード、2はN−MOS トランジス4−1〜4
−nはC−MO3I−ランジスタ等から構成されるイン
バータ、5はバッファ、6は出力端子である。尚、イン
バータ4−1〜4−nは偶数個直列に接続されているも
のであり、またインバータ4−nの出力端子はN−MO
Sトランジスタ2のゲート端子に接続されているもので
ある。FIG. 1 is a block diagram of an embodiment of the present invention, where 1 is a photodiode and 2 is an N-MOS transistor 4-1 to 4.
-n is an inverter composed of a C-MO3I-transistor, etc., 5 is a buffer, and 6 is an output terminal. Incidentally, an even number of inverters 4-1 to 4-n are connected in series, and the output terminal of inverter 4-n is N-MO.
It is connected to the gate terminal of the S transistor 2.
また、第2図はホトダイオード1に強度がL1〜L5
(L5>L4>L3>L2>Ll)の光を照射し、N
−MOS トランジスタ2のゲートに印加する電圧Vi
nを変化させたときのN−MO3I−ランジスタ2の両
端に現れる電圧Voutを示した線図である。In addition, in Fig. 2, the photodiode 1 has an intensity of L1 to L5.
Irradiate the light of (L5>L4>L3>L2>Ll) and
-Voltage Vi applied to the gate of MOS transistor 2
FIG. 2 is a diagram showing the voltage Vout appearing across the N-MO3I-transistor 2 when n is changed.
今、例えば時刻t1に於いて、ホトダイオード1に所定
の強度を有する光を照射したとする。この時、N−MO
Sトランジスタ2は第3図(dlに示すように、オフ状
態であるから、ホトダイオード1に光を照射することに
より、ホトダイオード1を介してインバータ4−1を構
成するC−MOSのゲート容量に充電@流が供給され、
インバータ4−1の入力電圧が同図(alに示すように
徐々に上昇し、時刻L1からTpl後の時刻t2に於い
て点線で示すレベルvSを超える。インバータ4−1は
その入力電圧がレベルVS以上の場合は、入力が論理″
1”になったとするものであり、従ってインバータ4−
1の入力を論理“l”、“O”で表すと同図(blに示
すものとなる。ここで、前記Tplはインバータ4−1
のゲート容量への充電電流が大きい程、即ちホトダイオ
ード1に照射される光の強度が大きく、ホトダイオード
lの抵仇値が小さくなる程、小さくなるものである。Now, suppose that, for example, at time t1, the photodiode 1 is irradiated with light having a predetermined intensity. At this time, N-MO
Since the S transistor 2 is in the off state as shown in FIG. @stream is supplied,
The input voltage of the inverter 4-1 gradually increases as shown in FIG. If it is greater than or equal to VS, the input is logic''
1”, therefore, inverter 4-
If the input of 1 is represented by logic "l" and "O", it becomes what is shown in the same figure (bl).Here, the said Tpl is the inverter 4-1
The larger the charging current to the gate capacitance of , that is, the greater the intensity of the light irradiated to the photodiode 1, and the smaller the resistance value of the photodiode 1, the smaller it becomes.
そして、時刻t2に於いて、インバータ4−1の入力が
“1”となることにより、インバータ4−nの出力は同
図(C)に示すように時刻t2からTpa後の時刻t3
に於いて“1″となる。ここで、前記Tp3はインバー
タ4−1〜4−nそれぞれの遅延時間をTpとするとT
p3=n−Tpで表されるものである。そして時刻t3
に於いて、インバータ4−nの出力が“1″となること
により、N−MOSトランジスタ2が同図fdlに示す
ようにオフ状態となり、これによりインバータ4−1の
ゲート容量に蓄えられていた電荷が放電され、インバー
タ4−1の入力電圧が同図(a)に示すように徐々に減
少し、時刻t3からTp2後の時刻t4に於いてレベル
Vs以下となる。即ち、時刻t4に於いてインバータ4
−1の入力は同図fb)に示すように“O″となること
になる。Then, at time t2, the input of the inverter 4-1 becomes "1", so that the output of the inverter 4-n is changed to the time t3 after Tpa from the time t2, as shown in FIG.
It becomes "1" at . Here, Tp3 is T, where Tp is the delay time of each of the inverters 4-1 to 4-n.
It is expressed as p3=n-Tp. and time t3
When the output of the inverter 4-n becomes "1", the N-MOS transistor 2 is turned off as shown in fdl in the same figure, and as a result, the voltage stored in the gate capacitance of the inverter 4-1 is The charge is discharged, and the input voltage of the inverter 4-1 gradually decreases as shown in FIG. 2(a), and becomes equal to or lower than the level Vs at time t4, which is after Tp2 from time t3. That is, at time t4, inverter 4
An input of -1 becomes "O" as shown in fb) in the same figure.
そして、インバータ4−1の入力が時刻t4に於いて“
0″となることにより、インバータ4−nの出力信号は
同図tc)に示すように、時刻t4からTp3後の時刻
t5に於いて0”となる。そして、時刻t5に於いて、
インパーク4−nの出力信号が“0”となることより、
N−MO3I−ランジスク2が同図(dlに示すように
オフ状態となり、これにより、ホトダイオード1を介し
てインバータ4−1のゲート容量に充電電流が供給され
、インバータ4−1の入力電圧が同図(alに示すよう
に徐々に上昇し、時刻t5よりTpl後の時刻t6に於
いてレベルVsを超える。即ち、時刻t6に於いて、イ
ンバータ4−1の入力は同図(blに示すように1゛と
なることになる。そして、時刻L6に於いてインバータ
4−1の人力が“1”となることにより、インバータ4
−nの出力信号は同図(C1に示すように、時刻L6か
らTp3後の時刻t7において1”となる。以下、同様
の動作が行なわれ、インバータ4−nから、次式(1)
に示す周波数fを有するパルス信号が出力されることに
なる。Then, the input of the inverter 4-1 is “
As a result, the output signal of the inverter 4-n becomes 0'' at time t5 after Tp3 from time t4, as shown in tc) in the figure. Then, at time t5,
Since the output signal of Impark 4-n becomes “0”,
N-MO3I-ranjisk 2 is turned off as shown in the figure (dl), and as a result, a charging current is supplied to the gate capacitance of inverter 4-1 through photodiode 1, and the input voltage of inverter 4-1 becomes the same. As shown in Figure (al), it gradually rises and exceeds the level Vs at time t6, which is Tpl after time t5.In other words, at time t6, the input to inverter 4-1 increases as shown in Figure (bl). Then, at time L6, the human power of the inverter 4-1 becomes "1", so that the inverter 4
The output signal of -n becomes 1" at time t7 after time Tp3 from time L6 as shown in FIG.
A pulse signal having a frequency f shown in is output.
f = 1/ (Tpl+Tp2+2 n−Tp3)
−−(1)ここで、Tplは前述したように、ホトダイ
オード1に照射される光の強度が大きい程、短くなるも
のであるから、インバータ4−nから出力されるパルス
信号は光強度に対応した周波数を有することになる。そ
して、インバータ4−1から出力されたパルス信号はバ
ッファ5及び出力端子6を介してマイクロプロセッサ等
の制御装置Qこ加えられ、制御装置は印加されるパルス
信号の周波数に対応した処理、即ち、ホトダイオード1
に照射される光の強度に対応した処理を行なう。f = 1/ (Tpl+Tp2+2 n-Tp3)
--(1) Here, as mentioned above, Tpl becomes shorter as the intensity of the light irradiated to the photodiode 1 increases, so the pulse signal output from the inverter 4-n corresponds to the light intensity. frequency. The pulse signal output from the inverter 4-1 is applied to a control device Q such as a microprocessor via a buffer 5 and an output terminal 6, and the control device performs processing corresponding to the frequency of the applied pulse signal, that is, Photodiode 1
Processing is performed in accordance with the intensity of light irradiated to the area.
面、上述した実施例に於いては説明しなかったが、補助
電流源3,3゛は動作対象とする光強度に応じて、ホト
ダイオード1とN−MOS I−ランジスタ2とからな
る電流源負荷のインバータ回路の直流動作点を調整する
ものである。即ち、光強度の低い光を動作対象とする場
合は補助電流源3を用いて前記インバータ回路に電流を
供給と7、光強度の高い光を動作対象とする場合は補助
電流源3゛を用で前記ホトダイオード1を介して流れる
電流を分流するものである。On the other hand, although not explained in the above embodiment, the auxiliary current sources 3, 3' have a current source load consisting of a photodiode 1 and an N-MOS I-transistor 2, depending on the light intensity to be operated. This is to adjust the DC operating point of the inverter circuit. That is, when the operation target is light with low light intensity, the auxiliary current source 3 is used to supply current to the inverter circuit 7, and when the operation target is light with high light intensity, the auxiliary current source 3 is used. The current flowing through the photodiode 1 is shunted.
(発明の]宋〕
以上説明したように、本発明は、ホ1−ダイ、4−−ド
と直列に接続されたN−MQSl・ランジスタ等のスイ
ッチ素子と、MQSl−ランジスタから構成されるイン
バータを複数個直列に接続した直列回路からなり、該直
列回路の入力)瑞を前記ホトダイオードとスイッチ素子
との間に接続し、該直列回路の出力端子を前記スイッチ
素子の制御端子(ゲート端子)に接続したものであり、
従来例のようにAD変換器を使用しないものであるから
、装置を経済的に構成できる利点がある。また、装置を
集積化する場合に於いても、抵抗、コンデンサ等の素子
を作成する必要がないものであるから、チップの小型化
及び歩留りの同士を図れる利点もある。(Song of the Invention) As explained above, the present invention provides an inverter comprising switch elements such as N-MQSl transistors and MQSl transistors connected in series with the first and fourth nodes. The input terminal of the series circuit is connected between the photodiode and the switch element, and the output terminal of the series circuit is connected to the control terminal (gate terminal) of the switch element. connected,
Since it does not use an AD converter unlike the conventional example, there is an advantage that the device can be constructed economically. Further, even when integrating the device, there is no need to create elements such as resistors and capacitors, so there is an advantage that chip size can be reduced and yields can be improved.
第1図は本発明の実施例の回路図、第2図は入出力特性
図、第3図は第1図の動作説明図である。
1はホ1〜ダイオ−1−12ば[−MOS l−ランジ
スタ、3.3′は補助電流源、4−1〜4−nはインバ
ータ、5ばバッファ、6は出力端子である。FIG. 1 is a circuit diagram of an embodiment of the present invention, FIG. 2 is an input/output characteristic diagram, and FIG. 3 is an explanatory diagram of the operation of FIG. 1. Reference numeral 1 designates transistors 1 to diodes 1-12, 3.3' is an auxiliary current source, 4-1 to 4-n are inverters, 5 is a buffer, and 6 is an output terminal.
Claims (1)
直列に接続した直列回路とからなり、該直列回路の入力
端子を前記ホトダイオードとスイッチ素子との間に接続
し、該直列回路の出力端子を前記スイッチ素子の制御端
子に接続したことを特徴とする光強度検出装置。[Claims] It consists of a switching element connected in series with a photodiode, and a series circuit in which a plurality of inverters each composed of MOS transistors are connected in series, and an input terminal of the series circuit is connected to the photodiode and the switching element. 1. A light intensity detection device, characterized in that the output terminal of the series circuit is connected to the control terminal of the switch element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24182285A JPS62100622A (en) | 1985-10-29 | 1985-10-29 | Light intensity detector |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24182285A JPS62100622A (en) | 1985-10-29 | 1985-10-29 | Light intensity detector |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62100622A true JPS62100622A (en) | 1987-05-11 |
Family
ID=17080010
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24182285A Pending JPS62100622A (en) | 1985-10-29 | 1985-10-29 | Light intensity detector |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62100622A (en) |
-
1985
- 1985-10-29 JP JP24182285A patent/JPS62100622A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6353309B1 (en) | Switching circuit having a switching semiconductor device and control method thereof | |
US3996481A (en) | FET load gate compensator | |
US6163190A (en) | Hysteresis comparator circuit consuming a small current | |
JP2008099385A (en) | Dc-dc converter | |
JPH0370478A (en) | Changeover bridge circuit | |
US10200056B2 (en) | Method and apparatus for analog to digital error conversion with multiple symmetric transfer functions | |
JPH09312968A (en) | Charge pump circuit | |
JPS62149215A (en) | Time constant circuit | |
WO2005043732A1 (en) | Multiplier-divider circuit for a pfc controller | |
JPS626537A (en) | Load limiter for flash type a/d converter | |
JPH02146815A (en) | Input circuit for semiconductor integrated circuit | |
US4908752A (en) | DC-to-DC voltage-increasing power source | |
JPS62100622A (en) | Light intensity detector | |
JPH0428171B2 (en) | ||
JPH07221642A (en) | Semiconductor integrated circuit | |
JPH0599756A (en) | Detector for temperature | |
US4047056A (en) | Voltage-frequency converter | |
JPH11299226A (en) | Dc voltage converter | |
JP3024514B2 (en) | Solenoid control device | |
JP2003250265A (en) | Dc/dc converter | |
US6879199B2 (en) | PWM control signal generation method and apparatus | |
KR100427686B1 (en) | Dc-dc converter system for using two channel pwm ic having output voltage sequence control circuit | |
JPS5925577A (en) | Switching regulator | |
JPH0724947Y2 (en) | Gate drive circuit | |
JPH04340112A (en) | Voltage feedback circuit and constant voltage circuit using the voltage feedback circuit |