JPS6158386A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPS6158386A
JPS6158386A JP18093684A JP18093684A JPS6158386A JP S6158386 A JPS6158386 A JP S6158386A JP 18093684 A JP18093684 A JP 18093684A JP 18093684 A JP18093684 A JP 18093684A JP S6158386 A JPS6158386 A JP S6158386A
Authority
JP
Japan
Prior art keywords
signal
liquid crystal
switch
pixel
horizontal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18093684A
Other languages
Japanese (ja)
Other versions
JPH0614720B2 (en
Inventor
Mitsuo Soneda
曽根田 光生
Yoshikazu Hazama
間 快和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP18093684A priority Critical patent/JPH0614720B2/en
Publication of JPS6158386A publication Critical patent/JPS6158386A/en
Publication of JPH0614720B2 publication Critical patent/JPH0614720B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

PURPOSE:To display a good static picture for a long time without strains of an image not using the specific scan by regulating a signal and resetting an electric load after the signal taken out of a liquid crystal cell is returned to the same liquid crystal cell. CONSTITUTION:An input terminal 1 is connected with switching component M1-Mm through a switching component MB and a common display side of connecting point N of a common/static display switch MA. The connecting point between the component MB and M1-Mm is connected with an amplifier 12 through a switching component MA and connected with a condenser 13 and a turn circuit 14 by the output of the amplifier 12. The output of the circuit 14 is regulated by a regulating circuit 15 to connect with a static display side connecting point S of a switch 11. Further, switching components MR1-Mm is connected with each signal line L1-Lm and a target terminal 3 is connected with M1-Rm to display a good static picture for a long time without strains of the image.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、/ff?止画像の表示を行うための液晶ディ
スプレイ装置に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention is directed to /ff? The present invention relates to a liquid crystal display device for displaying still images.

〔従来の技術〕[Conventional technology]

例えば液晶を用いてテレビ1thl像を表示することが
提案されている。
For example, it has been proposed to display a 1thl image on a television using a liquid crystal.

第8図において、(11はテレビの映像信号が供給され
る入力a111子で、この入力端子(11からの信号が
それぞれ例えばNチャンネルFETからなるスイッチン
グ素子Ml、M2  ・・・Mrnを通じて垂直(Y軸
)方向のラインLL、L2 ・・・Lmに供給される。
In FIG. 8, (11 is an input a111 to which a television video signal is supplied, and the signal from this input terminal (11) is vertically (Y It is supplied to lines LL, L2 . . . Lm in the axial direction.

なおmは水平(X軸)方向の画素数に相当する数である
。さらにm段のシフトレジスタ(2肋り設けられ、この
シフトレジスタ12)に水平周波数のm倍のクロック信
号Φ□H1”2Nが供給され、このシフトレジスタ(2
)の各出力☆1;1子からのクロック信号ΦIHT Φ
2Hによって順次走査される画素スイッチ信号φH1,
φH2・・・φHTnがスイッチング素子M1〜Mmの
各制御端子に供給される。なおシフトレジスタ(2)に
は低電位(V ss )と高電位(Voo)が供給され
、この2つの電位の駆動パルスが形成される。
Note that m is a number corresponding to the number of pixels in the horizontal (X-axis) direction. Furthermore, a clock signal Φ□H1''2N with m times the horizontal frequency is supplied to an m-stage shift register (2 rows are provided, this shift register 12), and this shift register (2
) ☆1; Clock signal from 1 child ΦIHT Φ
Pixel switch signal φH1, which is sequentially scanned by 2H.
φH2...φHTn are supplied to each control terminal of the switching elements M1 to Mm. Note that the shift register (2) is supplied with a low potential (V ss ) and a high potential (Voo), and drive pulses of these two potentials are formed.

また各ラインL1〜Lmにそれぞれ例えばNチャンネル
FETからなるスイッチング素子M 111M21・・
・Mn11M129M22・・・Mn7.・・・M i
n r M 2..1・・・Mnmの一端が接続される
。なおnは水平走査線数に相当する数である。このスイ
ッチング索子MLI〜Mnmの他端がそれぞれ液晶セル
C111C21・・・Cnmを通じてターゲット端子(
3)に接続される。
In addition, each line L1 to Lm has a switching element M111M21, for example, an N-channel FET.
・Mn11M129M22...Mn7. ...M i
n r M 2. .. 1...One end of Mnm is connected. Note that n is a number corresponding to the number of horizontal scanning lines. The other ends of the switching cables MLI to Mnm are connected to target terminals (
3).

さらに0段のシフトレジスタ(4)が設けられ、このシ
フトレジスタ(4)に水平周波数のクロック信号ΦIV
r  Φ2Vが供給され、このシフトレジスタ(4)の
各出力端子からのクロック信号Φ□V、Φ2vによって
l!口次走査される走査線スイッチ信号φV1+  φ
v2・・・φvnが、水平(X軸)方向のゲート線G1
.  −02 ・・・Onを通じてスイッチング素子M
11〜MnmのX軸方向の各列<Mtt〜M1m)、 
 (M21〜M21)・・・ (Mn1〜Mnm)ごと
の制御端子にそれぞれ供給される。なお、シフトレジス
タ(4)にもシフトレジスタ(2)と同様にVSSとV
DDが供給される。
Further, a 0-stage shift register (4) is provided, and this shift register (4) receives a horizontal frequency clock signal ΦIV.
r Φ2V is supplied, and l! by the clock signals Φ□V and Φ2v from each output terminal of this shift register (4). Scanning line switch signal φV1+φ scanned sequentially
v2...φvn is the gate line G1 in the horizontal (X-axis) direction
.. -02...Switching element M through On
Each row in the X-axis direction of 11 to Mnm<Mtt to M1m),
(M21 to M21)... (Mn1 to Mnm) are respectively supplied to control terminals. Note that the shift register (4) also has VSS and V as in the shift register (2).
DD is supplied.

すなわちこの回路において、シフトレジスタ(2)。That is, in this circuit, a shift register (2).

(4)には第9図A、Bに示すようなりロック信号ΦI
HI Φ2H1ΦtV+  Φ2vが供給される。そし
てシフトレジスタ(2)からは第9図Cに示すように各
画素期間ごとにφH1〜φ朋が出力され、シフトレジス
タ(4)からは第9図りに・示すように1水平期間ごと
にφv4〜φvnが出力される。さらに入力端子(1)
には第9図Eに示すような信号が供給される。
(4) As shown in FIG. 9A and B, the lock signal ΦI
HI Φ2H1ΦtV+Φ2v is supplied. The shift register (2) outputs φH1 to φho for each pixel period as shown in FIG. 9C, and the shift register (4) outputs φv4 for each horizontal period as shown in FIG. 9. ~φvn is output. Furthermore, input terminal (1)
is supplied with a signal as shown in FIG. 9E.

そしてφVl+  φH工が出力されているときは、ス
イッチング素子M1とM11〜M1□がオンされ、入力
端子(1)=M 1 = L 1−M u= C11→
ターゲツト端子(3)の電流路が形成されて液晶セルC
uに入力端子(IIに供給された信号とターゲット端子
(3)との電位差が供給される。このためこのセルC1
lの容量分に、1番目の画素の信号による電位差に相当
する電荷がサンプル水・−ルドされる。この電荷量に対
応して液晶の光透過率が変化される。これと同様のごと
がセルCt2〜Cnmについて順次行われ、さらに次の
フィールドの信号が供給された時点で各セルC1l〜C
nmの電荷量が書き換えられる。
When φVl+ φH is being output, switching elements M1 and M11 to M1□ are turned on, and input terminal (1) = M 1 = L 1 - M u = C11→
A current path for the target terminal (3) is formed and the liquid crystal cell C
The potential difference between the signal supplied to the input terminal (II) and the target terminal (3) is supplied to u. Therefore, this cell C1
A charge corresponding to the potential difference due to the signal of the first pixel is applied to the sample water in the capacity of 1. The light transmittance of the liquid crystal changes depending on the amount of charge. The same process is performed sequentially for cells Ct2 to Cnm, and when the next field signal is supplied, each cell C1l to Cnm is
The amount of charge in nm is rewritten.

このようにして、映像信号の各画素に対応して液晶セル
C1l〜Cnmの光透過率が変化され、これが順次繰り
返されてテレビlI!tI像の表示が行われる。
In this way, the light transmittance of the liquid crystal cells C1l to Cnm is changed corresponding to each pixel of the video signal, and this is sequentially repeated until the TV lI! A tI image is displayed.

ところで液晶で表示を行う場合には、一般にその信頼性
、寿命を良くするため交流駆動が用いられる。例えばテ
レビ画像の表示においては、1フイールドまたは1フレ
ームごとに映像信号を反転させた信号を入力端子(1)
に供給する。すなわち入力端子(1)には第91gl 
Eに示すように1フイールドまたは1フレームごとに反
転された信号が供給される。
By the way, when displaying with a liquid crystal, AC drive is generally used to improve its reliability and lifespan. For example, when displaying television images, a signal obtained by inverting the video signal for each field or frame is input to the input terminal (1).
supply to. In other words, the input terminal (1) has the 91st gl.
As shown in E, an inverted signal is supplied for each field or frame.

ところで上述の装置において、任意のテレビ画像を静止
画で表示したいという要求がある。その場合に従来から
、例えば1フイールドあるいは1フレ一ム分のメモリを
設け、所望の画像をこのメモリに記憶させ、これを繰返
し品充出し、この読出された信号を1フイールドごとに
位相反転し′ζ上述の入力端子(11に供給することが
提案されている。
By the way, in the above-mentioned apparatus, there is a demand for displaying an arbitrary television image as a still image. In that case, conventionally, for example, a memory for one field or one frame is provided, a desired image is stored in this memory, this is repeatedly stored, and the phase of the read signal is inverted for each field. 'ζ It is proposed to feed the above-mentioned input terminal (11).

しかしながら上述のようなlフィールドあるいは1フレ
一ム分のメモリは、それ自体大形であり四価であって、
一般の民生用の機器に適用することは困難である。
However, the memory for one field or one frame as described above is itself large and quadrivalent.
It is difficult to apply it to general consumer equipment.

これに対して、例えば特開昭58−107782号公報
に示されるように、液晶セルCのメモリ機能を利用して
静止画の表示を行うことが提案された。すなわちこの装
置は、1画面ごとに極性が反転される映像信号を複数画
素に時系列的に供給する第1のザンプルボールド回路を
有する液晶ビデオディスプレィ駆動回路において、該映
像信号を反転し該第1のサンプルホールド回路へ供給す
る反転手段と、該複数ii!ii素からの該映像信号を
時系列的に読出ず第2のサンプルボールド回路と、外部
61ii子からの映像信号又は該第2サンプルホールド
回路からの映像信号を切換えて該反転手段に供給する切
換手段とを有する液晶ビデオディスプレイ駆動回路であ
る。
In response to this, for example, as disclosed in Japanese Patent Laid-Open No. 58-107782, it has been proposed to utilize the memory function of the liquid crystal cell C to display still images. That is, in this device, in a liquid crystal video display drive circuit having a first sample bold circuit that supplies a video signal whose polarity is inverted for each screen to a plurality of pixels in time series, the video signal is inverted and the polarity is inverted. an inverting means for supplying the sample and hold circuit to the sample and hold circuit of the plurality of ii! Switching to supply the video signal from the second sample bold circuit and the external 61ii element or the video signal from the second sample and hold circuit to the inverting means without reading out the video signal from the element II in time series. A liquid crystal video display driving circuit having means.

ところがこの装置の場合、公報中にも記載されているよ
うに1フイールドの表示を行うごとに画像が1画素分ず
つ走査方向にずれて行く。このため1フイールドごとに
走査方向を逆にするなどの処置が行われるが、このよう
に走査方向を切換えるためには大規模な回路が必要であ
り、また1フイールドごとに交互に1画素分ずれる状態
は残るので、これがフリッカ−等になるおそれがある。
However, in the case of this device, as described in the publication, the image shifts by one pixel in the scanning direction each time one field is displayed. For this reason, measures such as reversing the scanning direction for each field are taken, but switching the scanning direction in this way requires a large-scale circuit, and the scanning direction is shifted by one pixel alternately for each field. Since the state remains, there is a possibility that this may result in flicker or the like.

また液晶セルCの信号を取出し、この信号を再び液晶セ
ルCに戻し、これを繰返えして静止画表示を行っている
ので、この間の信号の伝達特性に歪みがあると、この歪
みが累積されて画質が短時間に著しく劣化されてしまう
。これに対して反転手段の利得をd周接することが示さ
れているが、このような調整を完全に行うのは不nJ能
であり、長時間に亘って正字な静止画表示を行うことは
極めて困1’−1tである。
Also, since the signal from the liquid crystal cell C is extracted, this signal is returned to the liquid crystal cell C, and this process is repeated to display a still image, if there is any distortion in the signal transmission characteristics during this time, this distortion will occur. This accumulates and the image quality deteriorates significantly in a short period of time. For this purpose, it has been shown that the gain of the inverting means should be set to d, but it is impossible to make such adjustments completely, and it is impossible to display a still image in an orthogonal manner for a long period of time. It is extremely difficult 1'-1t.

さらに液晶セルCから信号を取出す際に、その  −信
号線の浮遊容量等に残留電イitがあると、これによっ
ても信号が劣化され、長時間に亘って静止画表示を行う
ことができなくなってしまう。
Furthermore, if there is residual electricity in the stray capacitance of the signal line when extracting the signal from the liquid crystal cell C, the signal will also deteriorate, making it impossible to display still images for a long time. I end up.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来の装置は上述のように構成されていた。このため従
来の装置では、構成が複雑になったり長時間に亘って静
止画像を表示すると画質が極めて劣化されてしまうなど
の問題点があった。
Conventional devices were constructed as described above. For this reason, conventional devices have problems such as complicated configurations and extremely poor image quality when displaying still images for a long time.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、水平画素数に等しい数の列線Ll。 In the present invention, the number of column lines Ll is equal to the number of horizontal pixels.

L2 ・・・Lmにそれぞれ水平画素クロックによって
順次形成される画素スイッチ信号にてオン駆動される水
平スイッチ素子M1.M2  ・・・Mmを介して映像
信号を供給し、水平走査線数に等しい数の行線G工、G
2  ・・・Gnに水平走査クロ′シクによって順次形
成される走査線スイッチ信号を供給し、上記各列線と行
線の交点にそれぞれ上記走査線スイッチ信号にてオン駆
動される画素スイッチ素子M11. M12・・・Mn
mを設け、これらの画素スイッチ素子を介して上記列線
に供給される上記映像信号をそれぞれが1画素を構成す
る液晶表示セルCu 、  C12・・・Cnm4ニー
供給するようにした液晶ディスプレイ装置において、上
記水平スイッチ素子に共通に上記映像信号を供給する信
号路(1)に上記画素スイッチ信号の前半にオン駆動さ
れる第1のスイッチ素子MAを接続してこの第1のスイ
ッチ素子のオン期間に上記液晶表不セルに記憶された上
記映像信号を上記画素スイッチ素子及び水平スイッチ素
子を介して取り出し、この取り出された信号を反転(1
4)及び所定のレベル範囲ごとに正規化(15) L、
この反転及びIF規化された信号を上記画素スイッチ信
号の後半にオン駆動される第2のスイッチ素子MBを介
し7て上記信号路に供給すると共に、上記各列線に上記
映像信号の水平ブランキング期間ごとにオン駆動される
第3のスイッチ素子MR□、MR2・・・MRllを介
してリセット電圧(3)を供給するようにしたことを特
徴とする液晶ディスプレイ装置である。
L2 . . . Lm are horizontal switch elements M1, . M2...supplies the video signal via Mm, and connects the row lines G, G of the number equal to the number of horizontal scanning lines.
2... Gn is supplied with a scanning line switch signal sequentially formed by horizontal scanning clocks, and a pixel switch element M11 is driven on by the scanning line switch signal at each intersection of each column line and row line. .. M12...Mn
m, and the video signal supplied to the column line through these pixel switch elements is supplied to liquid crystal display cells Cu, C12...Cnm4, each of which constitutes one pixel. , a first switch element MA that is turned on in the first half of the pixel switch signal is connected to the signal path (1) that commonly supplies the video signal to the horizontal switch elements, and the on period of this first switch element is controlled. The video signal stored in the liquid crystal cell is taken out via the pixel switch element and the horizontal switch element, and this taken out signal is inverted (1
4) and normalization for each predetermined level range (15) L,
This inverted and IF normalized signal is supplied to the signal path via the second switch element MB which is turned on in the latter half of the pixel switch signal, and the horizontal block of the video signal is supplied to each column line. This is a liquid crystal display device characterized in that a reset voltage (3) is supplied through third switching elements MR□, MR2, . . . MRll, which are turned on every ranking period.

〔作用〕[Effect]

この装置によれば、液晶セルCがら取出された信号が同
じ液晶セルCに戻されるの゛乙画像のずれ等が生じるこ
とがなく、特別な走査等が不要で、駆動回路等は従来の
ものがそのまま使用できる。
According to this device, the signal taken out from the liquid crystal cell C is returned to the same liquid crystal cell C. There is no image shift, etc., no special scanning is required, and the drive circuit etc. is the same as the conventional one. can be used as is.

また信号の正規化及び信号線の電位のリセットを行って
いるので、これらによって画質が劣化することがな(、
長時間に亘って良好な静止画表示を行うことができる。
In addition, since the signal is normalized and the signal line potential is reset, the image quality will not deteriorate due to these steps.
Good still image display can be performed for a long time.

〔実施例〕〔Example〕

第1図において、人力端子(1)はiln常表示/ /
j71止画表示切換スイッチ(11)の通常表示側接点
N、スイッチング素子MBを通じて、スイッチング素子
M1〜M rnに接続される。またスイッチング素子M
Bとスイッチング素子M1〜Mmとの接続中点がスイッ
チング素子Mへを介してアンプ(12)に接続され、こ
のアンプ(12)の出力端にコンデンサ(13)が接続
され、この出力端が反転回M&(14)を通じて正規化
回路(ノーマライザ)  (15)に接続される。そし
てこの正規化回路(15)の出力端が切換スイッチ(1
1)の静止画表不測接点Sに接続される。さらに各信号
ラインL1〜Lmにそれぞれスイッチング素子MR□、
MR2・・・MRmが接続され、このスイッチング素子
MR,〜MRmを通じて所定の電圧源、例えばターゲッ
ト端子(3)に接続される。
In Figure 1, the manual terminal (1) always displays iln / /
j71 It is connected to the switching elements M1 to Mrn through the normal display side contact N of the still image display changeover switch (11) and the switching element MB. Also, switching element M
The connection midpoint between B and switching elements M1 to Mm is connected to an amplifier (12) via switching element M, and a capacitor (13) is connected to the output terminal of this amplifier (12), and this output terminal is inverted. It is connected to a normalizer (15) through circuit M& (14). The output terminal of this normalization circuit (15) is the changeover switch (1
It is connected to the still image table unexpected contact point S of 1). Furthermore, each of the signal lines L1 to Lm has a switching element MR□,
MR2 .

そしてこの装置において、スイッチング素子MA、MB
のゲート端子には、第2図のA、Bに示すような画素ス
イッチ信号φH□、φH2に対して、C,Dに示すよう
なスイッチ信号φA、φBが供給される。なお以下の画
素スイッチ信号φH3・・・についても同様のスイッチ
信号φへ、φBが形成される。
In this device, switching elements MA, MB
Switch signals φA and φB as shown in C and D are supplied to the gate terminals of pixel switch signals φH□ and φH2 as shown in A and B in FIG. 2, respectively. Note that for the following pixel switch signals φH3, . . . , φB is formed into a similar switch signal φ.

これによって、例えば画素スイッチ信号φH□の前半で
対応する液晶セルCの信号が取出され、この信号がアン
プ(12)を通じてコンデンサ(13)に餠積され、反
転回路(14)、正規化回路(15)を通じて画素スイ
ッチ信号φH工の後半で同じ液晶セルCに書込まれる。
As a result, for example, the signal of the corresponding liquid crystal cell C is taken out in the first half of the pixel switch signal φH□, this signal is accumulated on the capacitor (13) through the amplifier (12), and the inverting circuit (14) and the normalizing circuit ( 15), it is written into the same liquid crystal cell C in the latter half of the pixel switch signal φH.

ご・−で11に品セルCからの信号の電位を■3とし、
コンデンサ(13)の容量を05とすると、アンプ(1
2)の容量をCPとして、コンデンサ(13)のホット
側の電位v′、ば、利得を−Aとすると、この反転回路
(14)の出力この電位がvI+、、、=  、、とな
るように−Aの値を定めることにより、液晶セルCには
反転された同じ信号が再書込されることになり、交流駆
動による静止画表示が行われる。
Set the potential of the signal from cell C to 11 with -3, and
If the capacitance of the capacitor (13) is 05, then the amplifier (1
If the capacitance of 2) is CP, the potential of the hot side of the capacitor (13) is v', and the gain is -A, then the output potential of this inverting circuit (14) is vI+, , = , . By setting the value of -A to , the same inverted signal is rewritten to the liquid crystal cell C, and a still image is displayed by AC drive.

しかしながらこの場合に、−Aの値を上述の要領で完全
に定めるのは不可能である。そこで正規化回路(15)
が設けられる。ずなわらこの正規化回路(15)の人出
力特性は第3図に示す通りであ、りて、これを設けるこ
とにより−Aの値に多少の誤差があっても、常に出力信
号(再書込倍号)を一定の値にすることができる。
However, in this case, it is impossible to completely determine the value of -A in the manner described above. Therefore, the normalization circuit (15)
is provided. The human output characteristics of this normalization circuit (15) are as shown in Figure 3, and by providing this, even if there is some error in the value of -A, the output signal (reproduction) is always (write multiple) can be set to a constant value.

さらにスイッチング素子MR工〜MR,11のゲート端
子には水平ブランキング信号φHa LKが供給される
Furthermore, a horizontal blanking signal φHaLK is supplied to the gate terminals of the switching elements MR, MR,11.

このため各信号ラインL1〜Lmは水」1tブランキン
グごとにターゲット電圧にリセットされる。このため各
信号ラインに残留した信号がリセットされ、液晶セルC
の信号を取出す際に不要信号が混入されることがなくな
る。
Therefore, each signal line L1 to Lm is reset to the target voltage every 1t blanking. Therefore, the signals remaining on each signal line are reset, and the liquid crystal cell C
Unnecessary signals will not be mixed in when extracting the signals.

こうして静止画の表示が行われるわけであるが、上述の
装置によれば構成が極めて筒車であると共に、長時間に
亘って表示を行っても信号が劣化されることがなく、常
に良好な静止画表ボを行うことができる。
In this way, still images are displayed, and the above-mentioned device has a very hour wheel configuration, and the signal does not deteriorate even if it is displayed for a long time, so it always maintains a good quality. You can perform still image display.

さらに第4図は、液晶セルCの数を3倍に増して表示を
カラー化する場合であって、各色(赤。
Furthermore, FIG. 4 shows a case where the number of liquid crystal cells C is tripled to display a color display, and each color (red, red, etc.) is displayed.

縁、青)に対応する回路が並列に設けられ(R。A circuit corresponding to the edge (blue) is provided in parallel (R.

G、Bのサフィックスを付して示す)これらを同時に駆
動して上述と同様の動作を行う。この場合に、上述の液
晶セルCからの信号の取出し、反転、再書込の処理はコ
ンデンサを含むために処理時間が必要であり、上述の構
成とすることにより、その処理時間を長(することがで
きる。なおこの構成は単色の表示で画像の密度を高める
場合にも適用できる。逆に処理時間の長い低速の回路を
用いる場合にも通用できる。
G and B suffixes) are simultaneously driven to perform the same operation as described above. In this case, the processing of extracting, inverting, and rewriting the signal from the liquid crystal cell C described above requires processing time because it includes a capacitor, and the above-mentioned configuration lengthens the processing time. Note that this configuration can also be applied when increasing the density of an image in monochromatic display.On the contrary, it can also be applied when using a low-speed circuit that requires a long processing time.

ところで上述の構成の内で、正規化回路(15R)(1
5G )  (1511)は処理時間は短いものの回路
規模が大きい。そこで第5図に小ずように、直列で供給
される信号の3画素分をスイッチング素子MOIB 、
 MO2B 、 MO3Bで同時化し、コンデンサ(1
61ン)  (16G)  (16B)を介してバッフ
ァ回路(17Rン (17G )  <178 )に供
給し、この信号をスイッチング素子M BR、M 8G
 、 M BBを介して上述と同様の各液晶セルに供給
すると共に、各液晶セルからスイッチング素子M AR
、M AG 、 M AR、アンプ(12R)  (1
2G )  (12B ) 、コンデンサ(13R)(
13G )  (13B ) 、反転回路(14R) 
 (14G )(14B)を通じて取出し、この信号を
スイッチング素子MOIへ+ MO2A+ M03Aで
直列化して正規化回路(15)に供給する。なお第6図
は各スイッチングのタイムチャートを示す。これによっ
ても上述と同様の静止画表示を行うことができる。
By the way, in the above configuration, the normalization circuit (15R) (1
5G ) (1511) has a short processing time but a large circuit scale. Therefore, as shown in Fig. 5, the signals for three pixels supplied in series are transferred to the switching element MOIB,
Simultaneous with MO2B and MO3B, capacitor (1
61n) (16G) (16B) to the buffer circuit (17Rn (17G) <178), and this signal is supplied to the switching elements MBR, M8G
, M BB to each liquid crystal cell similar to the above, and from each liquid crystal cell to a switching element M AR
, M AG , M AR, Amplifier (12R) (1
2G) (12B), capacitor (13R) (
13G) (13B), inversion circuit (14R)
(14G) and (14B), this signal is serialized to the switching element MOI by +MO2A+M03A, and is supplied to the normalization circuit (15). Note that FIG. 6 shows a time chart of each switching. This also allows the same still image display as described above.

さらに第7図は6画素を並列にして、ii!ji像のよ
り面密度化、あるいは回路のより低速化を計った場合で
、この場合に回路を3系統ずつ2組(サフィックスO,
Eを付して示す)に分け、これらを並列に駆動している
。この場合には正規化回路(150) 、  (151
も出校的低速にできる。
Furthermore, in Figure 7, six pixels are arranged in parallel, ii! In this case, two sets of three circuits each (suffix O,
(denoted with E), and these are driven in parallel. In this case, normalization circuits (150), (151
It can also be made as slow as possible.

なおこの装置は、アモルファスシリコン、ポリシリコン
、シリコンオンザファイア、有槻半1体等のTPTを用
いたアクティブマトリクスによる液晶ディスプレイ装置
に通用できる。
Note that this device can be used for active matrix liquid crystal display devices using TPT such as amorphous silicon, polysilicon, silicon on the fire, and Aritsuki half-body.

また上述のシフトレジスタ+21 、 +4)は装置を
構成するIGの外部に設けてもよい。
Furthermore, the above-mentioned shift registers +21, +4) may be provided outside the IG that constitutes the device.

さらに表示は点順次、線順次のいずれにも通用可能であ
る。
Furthermore, the display can be either dot-sequential or line-sequential.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、液晶セルCから取出された信号が同じ
液晶セルCに戻されるので、画像のずれ等が住しること
がなく、特別な走査等が不要で、駆動回路等は従来のも
のがそのまま使用できる。
According to the present invention, since the signal taken out from the liquid crystal cell C is returned to the same liquid crystal cell C, there is no possibility of image shift, etc., and there is no need for special scanning, etc., and the drive circuit etc. Things can be used as is.

また信号の正規化及び信号線の電位のリセットを行って
いるので、これらによっ°C画質が劣化することがなく
、長時間に亘って良好な静止画表ボを行うことができる
ようになった。
In addition, since the signal is normalized and the potential of the signal line is reset, the °C image quality does not deteriorate due to these operations, and it is now possible to perform high-quality still image display over a long period of time. Ta.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一例の構成図、第2図〜第7図はその
説明のための図、第8図、第9図は従来の装置の説明の
ための図である。 L1〜Lmは垂直信号ライン、G1〜Onはゲート李泉
、Ml  〜Mm、Mzt〜Mnm、MA 、MB 。 MR1〜M1.はスイッチング素子、(14)は反転回
路、(15)は正規化回路である。 第6図 Gφpコ 第8°図 Van 第9図
FIG. 1 is a block diagram of an example of the present invention, FIGS. 2 to 7 are diagrams for explaining the same, and FIGS. 8 and 9 are diagrams for explaining a conventional apparatus. L1~Lm are vertical signal lines, G1~On are gates Lisen, Ml~Mm, Mzt~Mnm, MA, MB. MR1~M1. is a switching element, (14) is an inversion circuit, and (15) is a normalization circuit. Figure 6 Gφp Figure 8 Figure Van Figure 9

Claims (1)

【特許請求の範囲】[Claims] 水平画素数に等しい数の列線にそれぞれ水平画素クロッ
クによって順次形成される画素スイッチ信号にてオン駆
動される水平スイッチ素子を介して映像信号を供給し、
水平走査線数に等しい数の行線に水平走査クロックによ
って順次形成される走査線スイッチ信号を供給し、上記
各列線と行線の交点にそれぞれ上記走査線スイッチ信号
にてオン駆動される画素スイッチ素子を設け、これらの
画素スイッチ素子を介して上記列線に供給される上記映
像信号をそれぞれが1画素を構成する液晶表示セルに供
給するようにした液晶ディスプレイ装置において、上記
水平スイッチ素子に共通に上記映像信号を供給する信号
路に上記画素スイッチ信号の前半にオン駆動される第1
のスイッチ素子を接続してこの第1のスイッチ素子のオ
ン期間に上記液晶表示セルに記憶された上記映像信号を
上記画素スイッチ素子及び水平スイッチ素子を介して取
り出し、この取り出された信号を反転及び所定のレベル
範囲ごとに正規化し、この反転及び正規化された信号を
上記画素スイッチ信号の後半にオン駆動される第2のス
イッチ素子を介して上記信号路に供給すると共に、上記
各列線に上記映像信号の水平ブランキング期間ごとにオ
ン駆動される第3のスイッチ素子を介してリセット電圧
を供給するようにしたことを特徴とする液晶ディスプレ
イ装置。
Supplying a video signal to a number of column lines equal to the number of horizontal pixels through horizontal switch elements that are turned on by pixel switch signals sequentially formed by a horizontal pixel clock,
A scanning line switch signal that is sequentially formed by a horizontal scanning clock is supplied to the row lines equal to the number of horizontal scanning lines, and a pixel is turned on by the scanning line switch signal at the intersection of each column line and the row line. In a liquid crystal display device that includes switch elements and supplies the video signals supplied to the column lines via these pixel switch elements to liquid crystal display cells each constituting one pixel, the horizontal switch element A first signal path that commonly supplies the video signal is turned on in the first half of the pixel switch signal.
The video signal stored in the liquid crystal display cell is extracted through the pixel switch element and the horizontal switch element during the ON period of the first switch element, and the extracted signal is inverted and The signal is normalized for each predetermined level range, and the inverted and normalized signal is supplied to the signal path via a second switch element that is turned on in the latter half of the pixel switch signal, and is also applied to each column line. A liquid crystal display device characterized in that a reset voltage is supplied through a third switch element that is turned on every horizontal blanking period of the video signal.
JP18093684A 1984-08-30 1984-08-30 LCD display device Expired - Lifetime JPH0614720B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18093684A JPH0614720B2 (en) 1984-08-30 1984-08-30 LCD display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18093684A JPH0614720B2 (en) 1984-08-30 1984-08-30 LCD display device

Publications (2)

Publication Number Publication Date
JPS6158386A true JPS6158386A (en) 1986-03-25
JPH0614720B2 JPH0614720B2 (en) 1994-02-23

Family

ID=16091862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18093684A Expired - Lifetime JPH0614720B2 (en) 1984-08-30 1984-08-30 LCD display device

Country Status (1)

Country Link
JP (1) JPH0614720B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000347627A (en) * 1999-06-02 2000-12-15 Sony Corp Liquid crystal display
USRE37456E1 (en) * 1987-09-28 2001-11-27 Stmicroelectronics S.A. Device to monitor the content and/or display of messages
JP2007079198A (en) * 2005-09-15 2007-03-29 Toshiba Corp Image data processor and image data processing method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE37456E1 (en) * 1987-09-28 2001-11-27 Stmicroelectronics S.A. Device to monitor the content and/or display of messages
JP2000347627A (en) * 1999-06-02 2000-12-15 Sony Corp Liquid crystal display
JP2007079198A (en) * 2005-09-15 2007-03-29 Toshiba Corp Image data processor and image data processing method
JP4607724B2 (en) * 2005-09-15 2011-01-05 株式会社東芝 Image data processing device

Also Published As

Publication number Publication date
JPH0614720B2 (en) 1994-02-23

Similar Documents

Publication Publication Date Title
EP0957491B1 (en) Bi-directional shift register without stage to stage signal attenuation suitable as driving circuit for a display device and associated image sensing apparatus
US9495897B2 (en) Display device, method of driving display device, and electronic appliance
JPH02170125A (en) Matrix display device
JPH02209091A (en) Liquid crystal display device
JPS6167894A (en) Liquid crystal display unit
JPH07118795B2 (en) Driving method for liquid crystal display device
JPS6169283A (en) Liquid crystal display device
JPS61116334A (en) Active matrix panel
JPS6158386A (en) Liquid crystal display device
JP3131411B2 (en) Liquid crystal display device
JP3243950B2 (en) Video display device
JPH03167977A (en) Liquid crystal display device
JPH0675204A (en) Active matrix type liquid crystal display device
JPS6326084A (en) Sequential scanning circuit for double speed line
JPH0450708Y2 (en)
JP2676897B2 (en) Liquid crystal display device
JPH02214817A (en) Liquid crystal display device and its driving method
JPH02170784A (en) Line memory circuit for driving liquid crystal panel
JPH08234706A (en) Inversion signal generating circuit for display element and display device using the circuit
JP3082227B2 (en) LCD color display device
JP2676882B2 (en) Liquid crystal display device
JPH07306662A (en) Active matrix liquid crystal display device and driving method thereof
JPH02242224A (en) Matrix display device
JPH0830242A (en) Liquid crystal driving device
JP3244431B2 (en) Liquid crystal display unit drive circuit and liquid crystal display device

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term