JPS61281580A - 電子部品付きフレキシブルプリント回路板の製造方法 - Google Patents
電子部品付きフレキシブルプリント回路板の製造方法Info
- Publication number
- JPS61281580A JPS61281580A JP12377385A JP12377385A JPS61281580A JP S61281580 A JPS61281580 A JP S61281580A JP 12377385 A JP12377385 A JP 12377385A JP 12377385 A JP12377385 A JP 12377385A JP S61281580 A JPS61281580 A JP S61281580A
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- circuit board
- flexible printed
- electronic component
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業−１−の利用分野）
本発明はＬＳＩ、ＩＣ、トランジスター、コンデンサ、
抵抗等の電子部品付きフレキシブルプリント回路板に関
する。
抵抗等の電子部品付きフレキシブルプリント回路板に関
する。
近年、電子機器の薄形化、軽量化が進むにしたがって、
電子部品をフレキシブルプリント回路板に直接設ける要
求が出るようになった。本発明はこの要求に応えうる電
子部品付きフレキシブルプリント回路板を提供すること
を［１的とするものである。
電子部品をフレキシブルプリント回路板に直接設ける要
求が出るようになった。本発明はこの要求に応えうる電
子部品付きフレキシブルプリント回路板を提供すること
を［１的とするものである。
（従来技術と問題点）
従来ＬＳＩ、ＩＣ、トランジスター、コンデンサー、抵
抗等の電子部品は、硬質プリント回路板に搭載されるの
が普通であり、一般には接続ビンが用いられていた。
抗等の電子部品は、硬質プリント回路板に搭載されるの
が普通であり、一般には接続ビンが用いられていた。
硬質プリント回路板の場合は、フェノール樹脂含浸紙積
層板、エポキシ樹脂含侵ガラス繊、Ｉ１ｍ板などである
ため、接続ビンの代りに接着剤を使用しても電子部品を
封１卜するエポキシ樹脂、シリコーン樹脂、セラミック
、ガラス等との接着が比較的容易で、エポキシ系あるい
はシリコーン系接着剤等で強固に接着させることができ
る。
層板、エポキシ樹脂含侵ガラス繊、Ｉ１ｍ板などである
ため、接続ビンの代りに接着剤を使用しても電子部品を
封１卜するエポキシ樹脂、シリコーン樹脂、セラミック
、ガラス等との接着が比較的容易で、エポキシ系あるい
はシリコーン系接着剤等で強固に接着させることができ
る。
しかしながら、フレキシブルプリント回路板の場合には
、これに使用される絶縁性フィルムは、ｌ゛にボリイミ
ＩＳフィルム、ポリエステルフィルムであって、これら
はエポキシ樹脂、シリコーン樹脂との接着性が悪く、表
面処理をしない場合には実用できる程ＩＣの接着強度は
得られないという問題点がある。
、これに使用される絶縁性フィルムは、ｌ゛にボリイミ
ＩＳフィルム、ポリエステルフィルムであって、これら
はエポキシ樹脂、シリコーン樹脂との接着性が悪く、表
面処理をしない場合には実用できる程ＩＣの接着強度は
得られないという問題点がある。
（発萌の構１＆）
本発明溝らは、このような従来の問題点を解消すべく鋭
意研究のムー果、本発明に至ったのであり、本発明によ
ればポリイミドフィルムおよびポリエステルフィルトを
絶縁基材とするフレキシブルプリント回路板とＩＣ１］
・ランシスター等の゛電子部品との強固な接合が１１丁
能となり、充分実用に供し得る製品が得られる。
意研究のムー果、本発明に至ったのであり、本発明によ
ればポリイミドフィルムおよびポリエステルフィルトを
絶縁基材とするフレキシブルプリント回路板とＩＣ１］
・ランシスター等の゛電子部品との強固な接合が１１丁
能となり、充分実用に供し得る製品が得られる。
本発明の第１の発明は活性化処理表面と導電回路とを４
１するフレキシブルプリント回路板の少なくとも片面に
電子部品を設けるとともに、前記導電回路に該電子部品
のリード部を接続してなる電ｒ一部品＋１きフレキシブ
ルプリント回路板であり。
１するフレキシブルプリント回路板の少なくとも片面に
電子部品を設けるとともに、前記導電回路に該電子部品
のリード部を接続してなる電ｒ一部品＋１きフレキシブ
ルプリント回路板であり。
第２の発明はこの回路板の製造方法に関するものである
。
。
以トーこれについて訂しく説明する。
本発明のフレキシブルプリンＩ・回路板は、耐熱性のポ
リイミドフィルム、ポリエステルフィルｌいを絶縁基材
とし、その片面または両面が低温プラズマ、スパッタリ
ング、イオンブレーティング等によって活性化処理され
たものである。
リイミドフィルム、ポリエステルフィルｌいを絶縁基材
とし、その片面または両面が低温プラズマ、スパッタリ
ング、イオンブレーティング等によって活性化処理され
たものである。
本発明において低温プラズマ処理する場合は、すぐれた
接着強度を１ひるために内部電極型低温プラズマ発生装
置に該プラスチックフィルムを入れ、減圧ドに無機ガス
または有機ガスを流通させながら電極間に４．０００ボ
ルト以１．の放電電ハミをり°−えてグロー放電を行わ
せることにより低温プラズマ処理する。かかる低温プラ
ズマ処理によりプラスチックフィルムに短時間の処理で
顕著な接着性改良効果がもたらされる。低温プラズマ発
生装置としては、内部電極型であることが好ましいが、
場合によって外部電極型であってもよいし。
接着強度を１ひるために内部電極型低温プラズマ発生装
置に該プラスチックフィルムを入れ、減圧ドに無機ガス
または有機ガスを流通させながら電極間に４．０００ボ
ルト以１．の放電電ハミをり°−えてグロー放電を行わ
せることにより低温プラズマ処理する。かかる低温プラ
ズマ処理によりプラスチックフィルムに短時間の処理で
顕著な接着性改良効果がもたらされる。低温プラズマ発
生装置としては、内部電極型であることが好ましいが、
場合によって外部電極型であってもよいし。
またコイル型などの容Ｖ結合、誘導結合のいずれであっ
てもよい。
てもよい。
低温プラズマ処理においては１例えば０．１トルの真空
中に酩素を導入し、電極にｌ ｌ ０ＫＨｚ、”２．’
５ｋｖｃｙｔ交流電圧を印加して発生するグロー放□電
により連続的に行なうことが好ましい。
中に酩素を導入し、電極にｌ ｌ ０ＫＨｚ、”２．’
５ｋｖｃｙｔ交流電圧を印加して発生するグロー放□電
により連続的に行なうことが好ましい。
−表面活性化処理きれたフィルムには電解銅箔などの金
属箔がラミネートされ、この金属箔から導電回路が形成
され、必要に応じてスルーホール加にを行なった後、さ
らに回路面□にカバーレイフィルムが設けられる。
゛ 絶縁基材フィルムの表面活性化゛処理は、金属箔をラミ
ネートする前、金属箔をラミネニトシた後または導電回
路形成後に行なうこともできる。
属箔がラミネートされ、この金属箔から導電回路が形成
され、必要に応じてスルーホール加にを行なった後、さ
らに回路面□にカバーレイフィルムが設けられる。
゛ 絶縁基材フィルムの表面活性化゛処理は、金属箔をラミ
ネートする前、金属箔をラミネニトシた後または導電回
路形成後に行なうこともできる。
ｙらに、必要に応じてカバーレイフィルムの表面活性化
処扁゛についても、接着剤を一′ける前、接着剤を設け
た後、またはフレキシブルプリント回路板の回路面にカ
バーレイフィルムを貼り合わせた後に行ってもよい。
処扁゛についても、接着剤を一′ける前、接着剤を設け
た後、またはフレキシブルプリント回路板の回路面にカ
バーレイフィルムを貼り合わせた後に行ってもよい。
導電回路は、基材フィルム１−にラミネートした金属箔
のエツチングによっそ形成されるが、導電性塗ネ′ｌ、
導電性ペースト等を用いて基材に回路を印刷して形成さ
せることもでｙる。
のエツチングによっそ形成されるが、導電性塗ネ′ｌ、
導電性ペースト等を用いて基材に回路を印刷して形成さ
せることもでｙる。
本発明はこのようにして得られた活性化処理面と導電回
路を有するフレキシブルプリント回路板に、ＩＣチップ
、トランジスターなどの電子部品を直接接合するのであ
るが、このための接着剤としてはエポキシ樹脂、シリコ
ーン樹脂、ポリイミド樹；指等の接着剤が適当であるが
ＩＣチップを封＋１〕するのと同じ′接着剤を使用して
も良く、導電回路またはその端子にＩＣチップのリード
部分をハンダ付けした後、接合部分を接着剤で封止する
。
路を有するフレキシブルプリント回路板に、ＩＣチップ
、トランジスターなどの電子部品を直接接合するのであ
るが、このための接着剤としてはエポキシ樹脂、シリコ
ーン樹脂、ポリイミド樹；指等の接着剤が適当であるが
ＩＣチップを封＋１〕するのと同じ′接着剤を使用して
も良く、導電回路またはその端子にＩＣチップのリード
部分をハンダ付けした後、接合部分を接着剤で封止する
。
本発明の方法では、ＩＣチップμ導電回路の接続方法と
してフレキシブルプリト回路板にＩＣチップを乗せた後
、ＩＣのリード線と導電性塗料で作成した回路とを導電
性ペーストで接続し、さらに必要に応じ樹脂封止剤でこ
の部分を月１１−することもできる。
してフレキシブルプリト回路板にＩＣチップを乗せた後
、ＩＣのリード線と導電性塗料で作成した回路とを導電
性ペーストで接続し、さらに必要に応じ樹脂封止剤でこ
の部分を月１１−することもできる。
しかも、活性化処理されたフィルム面との接着であるた
めより強固な接合が達成され、従来の問題点を解消しさ
らに工程を簡素化し、かつ加重費用を節約しうる電子部
品付きフレキシブルプリン１・回路板が１１＃られる。
めより強固な接合が達成され、従来の問題点を解消しさ
らに工程を簡素化し、かつ加重費用を節約しうる電子部
品付きフレキシブルプリン１・回路板が１１＃られる。
実施例 ｌ（第１図参照）
厚さ２５ＩＬｍのポリイミドフィルム（口ｕ Ｐａｎｔ
ン１商品名カプトン）を基材フィルム２として、連続プ
ラズマ処理機にて両面プラズマ処理した後、その片面１
にアクリル系樹脂接着剤３を塗４１シ。
ン１商品名カプトン）を基材フィルム２として、連続プ
ラズマ処理機にて両面プラズマ処理した後、その片面１
にアクリル系樹脂接着剤３を塗４１シ。
この１．に′１ｔ！、解銅箔をラミネー１− ｔ、、１
７０℃、５ｋｇｆ ７ｃｍで加熱圧着し１５０℃、１時
間アフタキュアして１１面銅張りフレキシブル基板を作
った。
７０℃、５ｋｇｆ ７ｃｍで加熱圧着し１５０℃、１時
間アフタキュアして１１面銅張りフレキシブル基板を作
った。
この表面の水接触角は、プラズマ処理しないときの７８
度に比べて３７度となっておりプラズマ処理によって表
面活性度が非常に１．かっていた。
度に比べて３７度となっておりプラズマ処理によって表
面活性度が非常に１．かっていた。
この片面銅張りフレキシブル基板にスルーホールをあけ
た後スルーホール表面を無電解メッキおよび電解メッキ
にてメッキ層を形成した。
た後スルーホール表面を無電解メッキおよび電解メッキ
にてメッキ層を形成した。
引続きスルーホールをテンティング法にて保護した後、
銅箔をエツチングして導電回路４を作成し、さらにこの
１−に接着剤５を介してカバーレイフィルム６を重ね１
８０℃、１０分間 ２０Ｋｇ／Ｃｌ１２ で加熱圧着し
た。
銅箔をエツチングして導電回路４を作成し、さらにこの
１−に接着剤５を介してカバーレイフィルム６を重ね１
８０℃、１０分間 ２０Ｋｇ／Ｃｌ１２ で加熱圧着し
た。
このようにして得られたプリント回路板は、−・方の面
はプラズマ処理されたポリイミドフィルム面であり、他
の面はカバーレイのポリイミドフィルム面である。
はプラズマ処理されたポリイミドフィルム面であり、他
の面はカバーレイのポリイミドフィルム面である。
このプラズマ処理された面に無溶剤タイプの常温硬化型
エポキシ系接着剤７を用いて、エポキシ樹脂で封ＩＩ−
したシリコンＩＣチップ８を接着し、ハンダ９によって
、前記チアゾ８のリード部材１０を銅箔ランドｌｌに接
合した。この銅箔？ンドｌｌはスルーホールメッキ部を
通じて導電回路４に至る。
エポキシ系接着剤７を用いて、エポキシ樹脂で封ＩＩ−
したシリコンＩＣチップ８を接着し、ハンダ９によって
、前記チアゾ８のリード部材１０を銅箔ランドｌｌに接
合した。この銅箔？ンドｌｌはスルーホールメッキ部を
通じて導電回路４に至る。
このようにして得られたフレキシブルプリント回路板に
ついてＪＩＳ（、−６４８１の９０剥離試験に準じた測
定方法で、ＩＣチップと基材フィルムとの接着力を測定
した結果２ Ｋｇｆ／ｃ鵬であった。
ついてＪＩＳ（、−６４８１の９０剥離試験に準じた測
定方法で、ＩＣチップと基材フィルムとの接着力を測定
した結果２ Ｋｇｆ／ｃ鵬であった。
実施例 ２（第２図参照）
実施例１と同じ方法で両側を活性化処理した基材フィル
ム２の片面に接着剤３で銅箔をラミネートし、スルーホ
ール加工とメッキを実施例１と同様に行なった後サブト
ラクティブ法により導電回路４を形成させた。この回路
面に片面を低温プラズマ処理１７、他面にポリエチレン
フィルムをラミネートし、必要なスルーホール部を打抜
いたカバーレイフィルム６を重ね合せ加熱加圧した。そ
の後カバーレイフィルム貢通部のスルーホールを前 ゛
このようにして得られたプリント回路板は両面゛がプラ
ズマ処理面である。この両面にシリコンＩ □Ｃチッ
プ８を無溶剤タイプの常温硬化型エポキシ 。
ム２の片面に接着剤３で銅箔をラミネートし、スルーホ
ール加工とメッキを実施例１と同様に行なった後サブト
ラクティブ法により導電回路４を形成させた。この回路
面に片面を低温プラズマ処理１７、他面にポリエチレン
フィルムをラミネートし、必要なスルーホール部を打抜
いたカバーレイフィルム６を重ね合せ加熱加圧した。そ
の後カバーレイフィルム貢通部のスルーホールを前 ゛
このようにして得られたプリント回路板は両面゛がプラ
ズマ処理面である。この両面にシリコンＩ □Ｃチッ
プ８を無溶剤タイプの常温硬化型エポキシ 。
接着剤７を用いて接合させた後、ＩＣチップのリード線
１０°を、導電回路４に至る導電性通孔１２を介して回
路部分にハンダづけした後、さらにＪＪ ＋１部１３に
、同様の無溶剤タイ、ブの常温硬化型、 。
１０°を、導電回路４に至る導電性通孔１２を介して回
路部分にハンダづけした後、さらにＪＪ ＋１部１３に
、同様の無溶剤タイ、ブの常温硬化型、 。
エポキシ樹脂を用いてシリコン１．Ｃチップ８．リード
線１０”および回路部分４を封止するどとによって、両
面にＩＣチップを設けたフレキシブルプリント回路板を
得た。これについて基材フィルムとチップとの接着試験
を行ったところ実施例１と同様の結果であった。
線１０”および回路部分４を封止するどとによって、両
面にＩＣチップを設けたフレキシブルプリント回路板を
得た。これについて基材フィルムとチップとの接着試験
を行ったところ実施例１と同様の結果であった。
実施例３（第３図参照）
厚さ２５ＩＬｍのポリイミドフィルム（ｎｕ Ｐａｎｔ
社商品名カプトン）を基材フィルム２として、その両面
をプラズマ処理し、その片面に導電性シリコーン塗料を
、回路状に印刷して導電回路１４を形成させ、フレキシ
ブルプリント回路板を得た。
社商品名カプトン）を基材フィルム２として、その両面
をプラズマ処理し、その片面に導電性シリコーン塗料を
、回路状に印刷して導電回路１４を形成させ、フレキシ
ブルプリント回路板を得た。
この回路板にシリコンＩＣチップ８を乗せた後、チップ
のリード部ｌＯと導電回路１４とを回路と同質の接着性
導電性シ・リコーンペース）１５で接続した。最後に封
＋Ｉ一部１３にシリコーン樹脂刃＋１ｙ−剤を用いてＩ
Ｃチップの接着と同時に封１１−を行なない、ＩＣチッ
プを設けたフレキシブルプリント回路板を得た。このも
のも実施例１と同様の剥離試験を行ったところ１．５Ｋ
ｇｆ／ｃｍであった。
のリード部ｌＯと導電回路１４とを回路と同質の接着性
導電性シ・リコーンペース）１５で接続した。最後に封
＋Ｉ一部１３にシリコーン樹脂刃＋１ｙ−剤を用いてＩ
Ｃチップの接着と同時に封１１−を行なない、ＩＣチッ
プを設けたフレキシブルプリント回路板を得た。このも
のも実施例１と同様の剥離試験を行ったところ１．５Ｋ
ｇｆ／ｃｍであった。
（発明の効果）
」−記実流側からも明らかなように、本発明によればポ
リイミドフィルム、およびポリエステルフィルムを絶縁
基材とするフレキシブルプリント回路板に電子部品を強
固に接合できるため、電子機器の軽薄化が容易となり、
しかもエポキシ樹脂、シリコーン樹脂、カラス等の封１
）二剤そのもので電ｒ一部品を直接基板フィルムに接合
できるため、「程の簡略化によるコスト削減の目的が達
成Ｊれる。
リイミドフィルム、およびポリエステルフィルムを絶縁
基材とするフレキシブルプリント回路板に電子部品を強
固に接合できるため、電子機器の軽薄化が容易となり、
しかもエポキシ樹脂、シリコーン樹脂、カラス等の封１
）二剤そのもので電ｒ一部品を直接基板フィルムに接合
できるため、「程の簡略化によるコスト削減の目的が達
成Ｊれる。
［４は未発１１による電子部品付きフレキシブルプリン
ト回路板の部分断面図であって、第１図は実施例！、第
２図は実施例２、第３図は実施例３の回路板を示すもの
である。 ■・・・活性化処理面、 ２・・・基材フィルム、３
・・・接着剤、４・・・導電回路、 ５・・・４ａｒｊ剤、 ６”・・カバーレイフィル
ム、７命・・接着剤、 ８嗜拳・ＩＣチップ。 ９・・・ハング１、 ＩＯ・・會リード部材、１０’
−・拳リード線、 １１・・・銅箭ランド、１２争・
・通孔、 １３拳・・封１１一部、１４・・・導電性
塗料による導電回路、１５・・・導電性ペースト。 ？’−’ｌｉ Ｊ、’Ｊ７〜
ト回路板の部分断面図であって、第１図は実施例！、第
２図は実施例２、第３図は実施例３の回路板を示すもの
である。 ■・・・活性化処理面、 ２・・・基材フィルム、３
・・・接着剤、４・・・導電回路、 ５・・・４ａｒｊ剤、 ６”・・カバーレイフィル
ム、７命・・接着剤、 ８嗜拳・ＩＣチップ。 ９・・・ハング１、 ＩＯ・・會リード部材、１０’
−・拳リード線、 １１・・・銅箭ランド、１２争・
・通孔、 １３拳・・封１１一部、１４・・・導電性
塗料による導電回路、１５・・・導電性ペースト。 ？’−’ｌｉ Ｊ、’Ｊ７〜
Claims (1)
- 【特許請求の範囲】 １）活性化処理表面と導電回路とを有するフレキシブル
プリント回路板の少なくとも片面に電子備品を設けると
ともに、前記導電回路に、該電子部品のリード部を接続
してなる電子部品付きフレキシブルプリント回路板。 ２）活性化処理表面と導電回路とを有するフレキシブル
プリント回路板の少なくとも片面に、接着剤を介して電
子部品を直接接合したのち、前記導電回路に該電子部品
のリード部を接続することを特徴とする電子部品付きフ
レキシブルプリント回路板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12377385A JPS61281580A (ja) | 1985-06-07 | 1985-06-07 | 電子部品付きフレキシブルプリント回路板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12377385A JPS61281580A (ja) | 1985-06-07 | 1985-06-07 | 電子部品付きフレキシブルプリント回路板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61281580A true JPS61281580A (ja) | 1986-12-11 |
| JPH057878B2 JPH057878B2 (ja) | 1993-01-29 |
Family
ID=14868921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12377385A Granted JPS61281580A (ja) | 1985-06-07 | 1985-06-07 | 電子部品付きフレキシブルプリント回路板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61281580A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0729257U (ja) * | 1993-10-29 | 1995-06-02 | ニチハ株式会社 | ドアヒンジ |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5313672A (en) * | 1976-07-23 | 1978-02-07 | Fuji Photo Film Co Ltd | Method of surface treatment and apparatus thereof |
| JPS5840886A (ja) * | 1981-09-03 | 1983-03-09 | 株式会社東芝 | 電気回路基板の製造方法 |
| JPS59218789A (ja) * | 1983-05-06 | 1984-12-10 | 信越化学工業株式会社 | フレキシブルプリント配線基板およびその製造方法 |
| JPS6031248A (ja) * | 1983-07-29 | 1985-02-18 | Matsushita Electric Works Ltd | 実装パッケ−ジ |
-
1985
- 1985-06-07 JP JP12377385A patent/JPS61281580A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5313672A (en) * | 1976-07-23 | 1978-02-07 | Fuji Photo Film Co Ltd | Method of surface treatment and apparatus thereof |
| JPS5840886A (ja) * | 1981-09-03 | 1983-03-09 | 株式会社東芝 | 電気回路基板の製造方法 |
| JPS59218789A (ja) * | 1983-05-06 | 1984-12-10 | 信越化学工業株式会社 | フレキシブルプリント配線基板およびその製造方法 |
| JPS6031248A (ja) * | 1983-07-29 | 1985-02-18 | Matsushita Electric Works Ltd | 実装パッケ−ジ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH057878B2 (ja) | 1993-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61185994A (ja) | 耐熱性フレキシブルプリント配線用基板およびその製造方法 | |
| CN109429441A (zh) | 软硬结合板及其制作方法 | |
| JP2003309336A (ja) | フレキシブルプリント基板用積層板およびフレキシブルプリント基板 | |
| JPS61281580A (ja) | 電子部品付きフレキシブルプリント回路板の製造方法 | |
| JP3826676B2 (ja) | プリント配線板の接続方法および接続構造 | |
| JPS61224492A (ja) | フレキシブルプリント回路基板 | |
| JP2003133666A (ja) | フレキシブルプリント基板用積層板およびフレキシブルプリント基板 | |
| CN110521292A (zh) | 印刷电路板及其制造方法 | |
| JP3094754B2 (ja) | プリント配線板およびその製造方法 | |
| JPH07115268A (ja) | プリント配線板及びその製造方法 | |
| WO2002085621A1 (fr) | Plaque laminee et piece dans laquelle elle est utilisee | |
| JPS61236882A (ja) | カバ−レイフイルム | |
| JPH06342986A (ja) | 多層回路基板構造およびその多層回路基板を用いてなる多層金属ベース基板 | |
| JP2005032739A (ja) | 電子部品埋込み用の窪みを備える多層プリント配線板及びその製造方法 | |
| JPH04276686A (ja) | 多層金属ベース基板 | |
| JPS61229388A (ja) | フレキシブルプリント回路用基板 | |
| JP2004172257A (ja) | 多層配線基板の製造方法および多層配線基板 | |
| JPS61224493A (ja) | プリント回路基板 | |
| JPS63195A (ja) | 配線板の製造法 | |
| JPS61236196A (ja) | フレキシブルプリント回路板およびその製造方法 | |
| JPH03283596A (ja) | 多層回路基板 | |
| JPH04322490A (ja) | 多層金属ベース基板及びその製造方法 | |
| JPH01211995A (ja) | プリント配線基板の製造方法 | |
| JPS5814760B2 (ja) | インサツカイロバン | |
| JPH05855B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |