JPS61269411A - Ｐｌｌ制御方式 - Google Patents
Ｐｌｌ制御方式Info
- Publication number
- JPS61269411A JPS61269411A JP60111198A JP11119885A JPS61269411A JP S61269411 A JPS61269411 A JP S61269411A JP 60111198 A JP60111198 A JP 60111198A JP 11119885 A JP11119885 A JP 11119885A JP S61269411 A JPS61269411 A JP S61269411A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- pll
- data
- change
- step data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
- H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はラジオ・無線送受信機等の無線通信機器にお
いて、ＣＰＵ （Ｃｅｎｔｒａｌ Ｐｒｏｃｅａｓｌｎ
ｇ Ｕｎｉｔ）にて制御するＰＬＬ （Ｐｈａｓｅ Ｌ
ｏｃｋｅｄ Ｌｏｏｐ ）発振回路の発振周波数を、使
用目的に応じて任意設定することが出来るＰＬＬ制御方
式に関するものである。
いて、ＣＰＵ （Ｃｅｎｔｒａｌ Ｐｒｏｃｅａｓｌｎ
ｇ Ｕｎｉｔ）にて制御するＰＬＬ （Ｐｈａｓｅ Ｌ
ｏｃｋｅｄ Ｌｏｏｐ ）発振回路の発振周波数を、使
用目的に応じて任意設定することが出来るＰＬＬ制御方
式に関するものである。
無線通信機にて受信にはスーパーヘテロダイン方式の局
部発振器にＰＬＬ発振回路を用いて受信周波数を設定し
、送信には原発振器または段間の周波数変換器の局部発
振器にＰＬＬ発振回路を用いて送信周波数を設定するの
が普通である。
部発振器にＰＬＬ発振回路を用いて受信周波数を設定し
、送信には原発振器または段間の周波数変換器の局部発
振器にＰＬＬ発振回路を用いて送信周波数を設定するの
が普通である。
ＰＬＬ発振回路は現在では極めて一般的な周知回路であ
るから詳細には述べないが、その基本構成は第６図のよ
うに所定の発振周波数範囲を有し直流電圧にて発振周波
数を変化できるｖＣＯと、その発振周波数を分周する可
変分周器ＰＤ （ＰｒｏｇｒａｍａｂｌｅＤｉｖｉｄｅ
ｒ ）と、その出力と基準発振器の出力周波数ｆＲと全
位相比較する位相検波器φＤと、その位相差出力をＬＰ
Ｆを通して得た直流成分をｖＣＯに加え、位相差出力が
ゼロの状態で発振周波数が安定化されるものである。
るから詳細には述べないが、その基本構成は第６図のよ
うに所定の発振周波数範囲を有し直流電圧にて発振周波
数を変化できるｖＣＯと、その発振周波数を分周する可
変分周器ＰＤ （ＰｒｏｇｒａｍａｂｌｅＤｉｖｉｄｅ
ｒ ）と、その出力と基準発振器の出力周波数ｆＲと全
位相比較する位相検波器φＤと、その位相差出力をＬＰ
Ｆを通して得た直流成分をｖＣＯに加え、位相差出力が
ゼロの状態で発振周波数が安定化されるものである。
ＶＣＯの発振周波数は
ｆＲ×（ＰＤＯ分周数）
となるので、ＰＤＯ分周数が１増減するごとに発振周波
数は八だけ増減する９とになるものである。
数は八だけ増減する９とになるものである。
従って可変分周器ＰＤの分周数（分周比でも同じ）を変
えて発振周波数を制御するＰＬＬ発振器の基本的周波数
変化量（最小変化量）は基準周波数へと等しくなる。仮
にｆＲｋ １ ｋＨｚにとればＰＤＯ分周数を１ステツ
プづつ増減するごとにｖＣＯの発振周波数は１ ｋＨｚ
ステップで変化し、ＰＤＯ分周数を２ステツプづつ増減
すればＶＣＯの発振周波数は２ｋＨｚステツプで変化す
る如くなる。
えて発振周波数を制御するＰＬＬ発振器の基本的周波数
変化量（最小変化量）は基準周波数へと等しくなる。仮
にｆＲｋ １ ｋＨｚにとればＰＤＯ分周数を１ステツ
プづつ増減するごとにｖＣＯの発振周波数は１ ｋＨｚ
ステップで変化し、ＰＤＯ分周数を２ステツプづつ増減
すればＶＣＯの発振周波数は２ｋＨｚステツプで変化す
る如くなる。
可変分周器ＰＤの分周数の設定はデジタルスイッチまた
はアップダウン・カウンタよシのＢＣＤコード等により
行なわれるが、無線通信機器ではＣＰＵ（Ｃｅｎｔｒａ
ｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ ： マイクロプ
ロセッサあるいはマイクロコンピュータ等と称される場
合もあるが、以下ＣＰＵで代表させる）を用いて制御す
ることが多く、その場合は配線等のハード部分を変更す
ることなく、ＣＰＵ内部のソフトウェアの設定により可
変分周器ＰＤの分周数および分周数の変化ピッチが任意
に決定できる便宜がある。
はアップダウン・カウンタよシのＢＣＤコード等により
行なわれるが、無線通信機器ではＣＰＵ（Ｃｅｎｔｒａ
ｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ ： マイクロプ
ロセッサあるいはマイクロコンピュータ等と称される場
合もあるが、以下ＣＰＵで代表させる）を用いて制御す
ることが多く、その場合は配線等のハード部分を変更す
ることなく、ＣＰＵ内部のソフトウェアの設定により可
変分周器ＰＤの分周数および分周数の変化ピッチが任意
に決定できる便宜がある。
無線通信機器ではラジオ放送や移動通信またアマチュア
無線等の多数の通信周波数が使用される用途には、周波
数帯や電波型式によりそれぞれ別個のチャンネル周波数
セ・やレーションが定められている。すなわち、中波帯
ラジオ放送では９ ｋＨｚ間隔、短波帯ラジオ放送では
５ ｋＨｚ間隔であり、ＦＭ放送では国により地域によ
って１． ＯＯｋＨｚ ・２００ ｋＨｚ・３００ ｋ
Ｈｚ等があり統一されていない。従ってこれ等のバンド
を共有するＰＬＬ制御のラジオ受信機では中波帯は９
ｋＨｚステ、プ、短波帯は５ ｋＨｚステップ、ＦＭ帯
は所定の周波数セミ４レーシヨンに合わせたステップで
選局できるようにして対応することが多い。しかしなが
ら、国によっては前記の周波数ステップによらない場合
もあるため、輸出用としては相手国の電波事情に合わせ
て特製する必要があり、特にアマチュア通信機では国ご
とにチャンネル・セパレーションを異にするため、総て
に対応するためにはｌ ｋＨｚステッグとして置けばよ
いが、必要以上にステップ間隔が細か過ぎて同調に手間
が掛りデジタル同調式の利点の半分を失う不利がある。
無線等の多数の通信周波数が使用される用途には、周波
数帯や電波型式によりそれぞれ別個のチャンネル周波数
セ・やレーションが定められている。すなわち、中波帯
ラジオ放送では９ ｋＨｚ間隔、短波帯ラジオ放送では
５ ｋＨｚ間隔であり、ＦＭ放送では国により地域によ
って１． ＯＯｋＨｚ ・２００ ｋＨｚ・３００ ｋ
Ｈｚ等があり統一されていない。従ってこれ等のバンド
を共有するＰＬＬ制御のラジオ受信機では中波帯は９
ｋＨｚステ、プ、短波帯は５ ｋＨｚステップ、ＦＭ帯
は所定の周波数セミ４レーシヨンに合わせたステップで
選局できるようにして対応することが多い。しかしなが
ら、国によっては前記の周波数ステップによらない場合
もあるため、輸出用としては相手国の電波事情に合わせ
て特製する必要があり、特にアマチュア通信機では国ご
とにチャンネル・セパレーションを異にするため、総て
に対応するためにはｌ ｋＨｚステッグとして置けばよ
いが、必要以上にステップ間隔が細か過ぎて同調に手間
が掛りデジタル同調式の利点の半分を失う不利がある。
この発明は前記の問題点に鑑みて、ＰＬＬ発振器を用い
て同調周波数を設定する無線通信機器において、周波帯
域や電波形式に応じて最も都合の良い選局周波数ステッ
プを使用者が任意に設定できるＰＬＬ制御方式を提供す
るにある。
て同調周波数を設定する無線通信機器において、周波帯
域や電波形式に応じて最も都合の良い選局周波数ステッ
プを使用者が任意に設定できるＰＬＬ制御方式を提供す
るにある。
この発明はＣＰＵにて制御するＰＬＬ発振回路において
、発振周波数の変化ステップ量を設定するステップデー
タをあらかじめ書き換え可能のメモリ機能に書き込む手
段によりメモリに記憶されたデータのステップ量にて変
化させることを特徴とするＰＬＬ制御方式であって、第
１図の回路構成図によりその概要を説明すれば、通信機
の局部発振局波数の設定において、ＣＰＵ１に周波数変
更信号発生器２よシＵＰ （周波数増大）またはＤＮ
（周波数減少）信号を入力すると、ＣＰＵ１は内部のＲ
ＡＭ（Ｒａｎｄｏｍ Ａｏｃｅｓｓ Ｍｅｍｏｒｙ ）
（内部ＲＡＭが満杯の際は外部ＲＡＭ ’ｉ使用する
場合もある）ＩＩＫ書込んだ記憶データに従って、第２
図チャートのごとくＰＬＬ発振回路３に周波数ステップ
データを出力し、これを受けたＰＬＬ発振回路３は所定
のステップ周波数で発振周波数を増減し、同時に表示器
４にその時の送／受信周波数を表示するものであり、周
波数ステップデータをＲＯＭ （Ｒｅａｄ ０ｑｌｙ
Ｍｅｍｏｒｙ）に固定的に書き込んである従来方式とは
異ることは明らかである。またＲＡＭに特定チャンネル
の周波数データを書き込むチャンネルメモリ方式とも別
個の方式を形成している。本発明では更にステップデー
タ入力装置５を備え、第３図のチャートに従い前記ＲＡ
Ｍ ｌ １の記憶データを書き換えるごとくすることに
より、同一のＵＰ／１）Ｎ信号発生器２の動作に対する
周波数変化ステップを変更することを可能とするもので
ある。
、発振周波数の変化ステップ量を設定するステップデー
タをあらかじめ書き換え可能のメモリ機能に書き込む手
段によりメモリに記憶されたデータのステップ量にて変
化させることを特徴とするＰＬＬ制御方式であって、第
１図の回路構成図によりその概要を説明すれば、通信機
の局部発振局波数の設定において、ＣＰＵ１に周波数変
更信号発生器２よシＵＰ （周波数増大）またはＤＮ
（周波数減少）信号を入力すると、ＣＰＵ１は内部のＲ
ＡＭ（Ｒａｎｄｏｍ Ａｏｃｅｓｓ Ｍｅｍｏｒｙ ）
（内部ＲＡＭが満杯の際は外部ＲＡＭ ’ｉ使用する
場合もある）ＩＩＫ書込んだ記憶データに従って、第２
図チャートのごとくＰＬＬ発振回路３に周波数ステップ
データを出力し、これを受けたＰＬＬ発振回路３は所定
のステップ周波数で発振周波数を増減し、同時に表示器
４にその時の送／受信周波数を表示するものであり、周
波数ステップデータをＲＯＭ （Ｒｅａｄ ０ｑｌｙ
Ｍｅｍｏｒｙ）に固定的に書き込んである従来方式とは
異ることは明らかである。またＲＡＭに特定チャンネル
の周波数データを書き込むチャンネルメモリ方式とも別
個の方式を形成している。本発明では更にステップデー
タ入力装置５を備え、第３図のチャートに従い前記ＲＡ
Ｍ ｌ １の記憶データを書き換えるごとくすることに
より、同一のＵＰ／１）Ｎ信号発生器２の動作に対する
周波数変化ステップを変更することを可能とするもので
ある。
前記ステップデータ入力装置としては種々の構造が考え
られるが、実用上はステップ周波数値で直接表示されて
居ると便利である。またステップデータ入力装置５の動
作時には表示器４にステップ周波数を表示させてもよい
。
られるが、実用上はステップ周波数値で直接表示されて
居ると便利である。またステップデータ入力装置５の動
作時には表示器４にステップ周波数を表示させてもよい
。
本発明の特許請求の範囲第２項においては、上記のＰＬ
Ｌ制御方式において、第１図の構成に加えて第４図のよ
うに、電波型式の設定に対応してそれぞれのステップデ
ーターｊｉ ＣＰＵ １のＲＡＭ １１に書込む装置６
を有するＰＬＬ制御方式につき開示している。この装置
６の機能は例えばＦＭとＡＭのごとく異る電波型式を共
有する機器において、ＦＭと届とでそれぞれ別個のステ
ップデータの書込を行うものである。この装置６は機器
の運用モードと連動して自動的に切換が行われるように
して置くと便利である。この電波型式はＦＭとＡＭＫ限
定されるものでは無く、通信用にはＳＳＢが多く使用さ
れるので、第５図の図表のようにＦＭ −ＡＭ −ＳＳ
Ｂについてそれぞれ都合のよいステップ周波数を設定す
ることができるものである。
Ｌ制御方式において、第１図の構成に加えて第４図のよ
うに、電波型式の設定に対応してそれぞれのステップデ
ーターｊｉ ＣＰＵ １のＲＡＭ １１に書込む装置６
を有するＰＬＬ制御方式につき開示している。この装置
６の機能は例えばＦＭとＡＭのごとく異る電波型式を共
有する機器において、ＦＭと届とでそれぞれ別個のステ
ップデータの書込を行うものである。この装置６は機器
の運用モードと連動して自動的に切換が行われるように
して置くと便利である。この電波型式はＦＭとＡＭＫ限
定されるものでは無く、通信用にはＳＳＢが多く使用さ
れるので、第５図の図表のようにＦＭ −ＡＭ −ＳＳ
Ｂについてそれぞれ都合のよいステップ周波数を設定す
ることができるものである。
本発明の特許請求の範囲第３項においては、前記のＰＬ
Ｌ制御方式において、電波型式の設定に対応する、それ
ぞれのステップデータは複数のステップデータ群より成
るものであることを開示している。すなわち放送電波・
アマチュア無線電波・一般通信電波では同一電波型式で
もチャンネル間隔が異るから、運用に都合のよいステッ
プ周波数も相違する。そこで第６図の図表に例示したよ
うにＡ（放送用）・Ｂ（アマチュア無線用）・Ｃ（一般
通信用）等それぞれに適当なステップデータ群の書込全
行って置き、使用に際してはＡ−Ｂ・Ｃ等の用途別指定
を行うことにより円滑な運用ができるものである。最近
の受信機では周波数範囲が極めて広（ＬＦ帯からＵＨＦ
帯まで及ぶものがあり、各種の電波型式を備えており、
放送受信やアマチュア無線用のみならず業務通信用にも
使用できるものがあるので、このような使途が必要にな
って来ているのであるが、これを実現するためには前記
第４図の構成に加えてステップ群選択器７を設は第６図
のステップ群Ａ（放送）・Ｂ（アマチュア）・Ｃ（通信
）等に対応する用途別表示を行い、ステップ群選択器７
でＣＰＵ １のＲＡＭ １１の記憶貯蔵番地の群別指定
を行う構成とすればよい。
Ｌ制御方式において、電波型式の設定に対応する、それ
ぞれのステップデータは複数のステップデータ群より成
るものであることを開示している。すなわち放送電波・
アマチュア無線電波・一般通信電波では同一電波型式で
もチャンネル間隔が異るから、運用に都合のよいステッ
プ周波数も相違する。そこで第６図の図表に例示したよ
うにＡ（放送用）・Ｂ（アマチュア無線用）・Ｃ（一般
通信用）等それぞれに適当なステップデータ群の書込全
行って置き、使用に際してはＡ−Ｂ・Ｃ等の用途別指定
を行うことにより円滑な運用ができるものである。最近
の受信機では周波数範囲が極めて広（ＬＦ帯からＵＨＦ
帯まで及ぶものがあり、各種の電波型式を備えており、
放送受信やアマチュア無線用のみならず業務通信用にも
使用できるものがあるので、このような使途が必要にな
って来ているのであるが、これを実現するためには前記
第４図の構成に加えてステップ群選択器７を設は第６図
のステップ群Ａ（放送）・Ｂ（アマチュア）・Ｃ（通信
）等に対応する用途別表示を行い、ステップ群選択器７
でＣＰＵ １のＲＡＭ １１の記憶貯蔵番地の群別指定
を行う構成とすればよい。
さらに本発明の特許請求の範囲第４項においては、前記
のＰＬＬ制御方式において、ステップデータ群を任意の
発振周波数範囲において設定することを開示している。
のＰＬＬ制御方式において、ステップデータ群を任意の
発振周波数範囲において設定することを開示している。
これは特許請求の範囲第３項の用途別のステップデータ
群に代えて周波数帯別のステップデータ群の設定を行う
ものであり、周波数帯としては中波帯、短波帯・ＶＨＦ
帯・ＵＨＦ帯のごとく分けてもよいし、機器のノ々ンド
スイッチの設定するバンド毎であってもよい。また同一
ノ々ンド内に別個のステップデータ群を設けることも可
能である。構成は第８図のごとく、第７図の構成に周波
数範囲設定器８を付加すればよい。
群に代えて周波数帯別のステップデータ群の設定を行う
ものであり、周波数帯としては中波帯、短波帯・ＶＨＦ
帯・ＵＨＦ帯のごとく分けてもよいし、機器のノ々ンド
スイッチの設定するバンド毎であってもよい。また同一
ノ々ンド内に別個のステップデータ群を設けることも可
能である。構成は第８図のごとく、第７図の構成に周波
数範囲設定器８を付加すればよい。
この発明はＣＰＵにて制御するＰＬＬ発振回路の発振周
波数の変化ステップ周波数を使用目的に応じて任意設定
することが出来るＰＬＬ制御方式であるので、これを無
線通信機器の局部発振器に適用することによりデジタル
同調方式のチャンネルステ 。
波数の変化ステップ周波数を使用目的に応じて任意設定
することが出来るＰＬＬ制御方式であるので、これを無
線通信機器の局部発振器に適用することによりデジタル
同調方式のチャンネルステ 。
ツブ周波数全任意に設定できるので、使用者にとって便
利であるのみならず、機器生産者としても輸出国別に別
個の規格の機器全製造する手間が省略できる生産上の利
益が大きいものである。
利であるのみならず、機器生産者としても輸出国別に別
個の規格の機器全製造する手間が省略できる生産上の利
益が大きいものである。
第１図は本発明の回路構成図、第２図、第３図は第１図
のＣＰＵ動作のフローチャート、第４図は本発明の別の
回路構成図、第５図は電波型式とステップ周波数の関係
を示す図表、第６図は電波型式とステップ周波数群の関
係を示す図表、第７図、第８図は本発明の別の回路構成
図、第９図はＰＬＬ発振回路の基本的構成図である。 ■・・・ＣＰＵ、１１・・・ＲＡＭ、２・・・ＵＰ／Ｄ
Ｎ信号発生器、３・・・ＰＬＬ発振回路、４・・・表示
器、５・・・ステップデータ入力器、６・・・電波型式
切換装置、７・・・ステップ群選択器、８・・・周波数
範囲設定器。 特許出願人 八重洲無線株式会社 （ｌＯ） 第 ７ ｒＭ 第 ２ 図 第 ３ 図 第 ４ 図 第 ５ 図 第 ６ 図 第 ７ 図 第 ８ 図 第 ９ 図
のＣＰＵ動作のフローチャート、第４図は本発明の別の
回路構成図、第５図は電波型式とステップ周波数の関係
を示す図表、第６図は電波型式とステップ周波数群の関
係を示す図表、第７図、第８図は本発明の別の回路構成
図、第９図はＰＬＬ発振回路の基本的構成図である。 ■・・・ＣＰＵ、１１・・・ＲＡＭ、２・・・ＵＰ／Ｄ
Ｎ信号発生器、３・・・ＰＬＬ発振回路、４・・・表示
器、５・・・ステップデータ入力器、６・・・電波型式
切換装置、７・・・ステップ群選択器、８・・・周波数
範囲設定器。 特許出願人 八重洲無線株式会社 （ｌＯ） 第 ７ ｒＭ 第 ２ 図 第 ３ 図 第 ４ 図 第 ５ 図 第 ６ 図 第 ７ 図 第 ８ 図 第 ９ 図
Claims (4)
- （１）ＣＰＵにて制御するＰＬＬ発振回路において、発
振周波数の変化ステップ量を設定するステップデータを
あらかじめ書き換え可能のメモリ機能に書き込む手段に
よりメモリに記憶されたデータのステップ量にて変化さ
せることを特徴とするＰＬＬ制御方式。 - （２）電波型式の設定に対応して、それぞれのステップ
データを書き込む装置を有した前記特許請求の範囲第１
項記載のＰＬＬ制御方式。 - （３）電波型式の設定に対応する、それぞれのステップ
データは複数個のステップデータ群より成るものである
、前記特許請求の範囲第１項および第２項記載のＰＬＬ
制御方式。 - （４）ステップデータ群を任意の発振周波数範囲におい
て設定するようにした前記特許請求の範囲第１項、第２
項および第３項記載のＰＬＬ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60111198A JPS61269411A (ja) | 1985-05-23 | 1985-05-23 | Ｐｌｌ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60111198A JPS61269411A (ja) | 1985-05-23 | 1985-05-23 | Ｐｌｌ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61269411A true JPS61269411A (ja) | 1986-11-28 |
Family
ID=14554985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60111198A Pending JPS61269411A (ja) | 1985-05-23 | 1985-05-23 | Ｐｌｌ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61269411A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5611542B2 (ja) * | 1972-05-11 | 1981-03-14 |
-
1985
- 1985-05-23 JP JP60111198A patent/JPS61269411A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5611542B2 (ja) * | 1972-05-11 | 1981-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4088959A (en) | Multiple-band digital frequency synthesizer receiver | |
| US5379454A (en) | Station selection device in tuner for automatic selection according to input information | |
| RU2110151C1 (ru) | Устройство и способ управления синтезатором частоты с системой фазовой автоматической подстройки частоты в зависимости от расстановки радиочастотных каналов | |
| JPH07312536A (ja) | 短波受信機 | |
| US4392253A (en) | Phase locked loop circuit | |
| US20020090917A1 (en) | Frequency synthesizer and method of generating frequency-divided signal | |
| US4339826A (en) | Radio receiver having phase locked loop frequency synthesizer | |
| US5842120A (en) | Radio receiver with programmable digital tuner immune to manufacturing variations in varactor capacitance | |
| JPS61269411A (ja) | Ｐｌｌ制御方式 | |
| EP1689083B1 (en) | Am/fm radio receiver and local oscillator circuit used therein | |
| US4095190A (en) | Tuning system | |
| JP3556917B2 (ja) | 周波数シンセサイザ | |
| JPH05300013A (ja) | Ｖｃｏ回路 | |
| JP3334919B2 (ja) | カーラジオ | |
| JP2848156B2 (ja) | 周波数可変形高周波発振回路 | |
| JP2003198402A (ja) | 受信機 | |
| JPS6322493B2 (ja) | ||
| JPS5936449B2 (ja) | ラジオ受信機のデジタル値設定装置 | |
| KR950010445A (ko) | 디지탈 선국 장치와 선국 제어방법 | |
| JPH06268551A (ja) | シンセサイザ回路 | |
| KR920009010B1 (ko) | 텔리비젼 튜너의 주파수 합성 동조 회로 및 방식 | |
| JPS6237569B2 (ja) | ||
| JPH07235890A (ja) | シンセサイザ受信機 | |
| JPH0628837Y2 (ja) | 多バンド受信機 | |
| JPS6110368Y2 (ja) |