JPS61251286A - デスクランブル装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、スクランブル（暗号化）されたテレビジｍン
信号の供給を受け、これをデスクランブル（復号化）す
る機能を備えたデスクランブル装置に関する。

〔発明の技術的背景〕

近年、テレビジ璽ン信号の伝送形態のひとつとして、ス
クランブル伝送が注目を集めている。これは特定者以外
の盗視聴防止を図って、テレビジ冒ン信号を変形して伝
送するもので、受信側は復号のための特別のデスクラン
ブル装置を用意することによυ初めて正常な画像を得る
ことができる。

テレビジ嘗ン信号のスクランブル方式は種々提案されて
いるが、以下にそのうちの一方式であるライン内ローテ
ーシ冒ン方式について説明する。

ライン内ローテーシ曹ン方式は送信側において第９図（
ａ）に示すようなＮＴＳＣビデオ信号９１の映像期間ｐ
を任意点で２分割して入れ換えると共に、水平同期部分
９２に絶対番地を与えるデジタル同期信号９３を付加し
、第９図（ｂ）の形式に変形しスクランブル信号９６と
して送出する。このとき分割点の情報は別系統、例えば
音声データと共に送出される。ここで分割点の番地Ｘは
映像期間を１０８等分した１０８個のブロック単位で与
えられる。映像期間ｐの入れ換えは上記分割点Ｘで行わ
れるのであるが、受信側で復号化する際の重ね合せのた
め、番地ｘ−１，およびＸのブロックをのシしろ９４　
、９５として新たに用意し、のシしろ９４を番地Ｘの前
に、またのりしろ９５を番地ｘ−１の後にそれぞれ付加
する。上記スクランブルビデオ信号を受信側でデジタル
化して処理する際には通常４ｆｓｃＣｆｓｃ’力ラーサ
ブキヤリア周波数）でサンプリングを行う。

したがって、第１０図（ａ）　Ｋ示すように１水平期間
はサンプル点により９１０等分されることになる。絶対
番地はこのサンプル点に対応しており、よってブロック
単位の番地Ｘは、１４０４０番地４７４７番地・・、９
０３０３番地１０番地等の７番地毎の値をとるととＫな
る。

第１０図（呻は水平同期部分９２に付加されたデジタル
同期信号９３の拡大図である。デジタル同期信号上記番
地Ｘはこのデジタル同期信号９３を基準として把握され
るため、受信側でデジタル同期信号９３の番地を正確に
検出すれば、音声情報と共に送られてくる分割点番地ｘ
　ｌ）ｈら読み取られる復号点番地ｙ（第９図（ｂ）参
照）も正確に知ることができ、スクランブル信号９６の
復号化を色相ずれ等を発生させずに適正に行うことがで
きる。なお、スクランブル信号９６の水平同期部分９７
には上記デジタル同期信号９３の他％　１フレームに１
個の割で伝送され、スクランブルの各種データの切換基
準信号となるスクランブルタイミング信号９９が付加さ
れる。

以上、詳述したスクランブル信号は、受信側で分割点情
報Ｘから読み取られる復号点情報ｙをもとに映像期間ｐ
の再入れ換えが行われると共に、のりしろ９４．９５お
よびデジタル同期信号９３の除去、ならびに同期信号９
２の付は替え等が行われ、第９図（Ｃ）　Ｋ示すように
復号化される。

〔背景技術の問題点〕

上述の如く、スクランブル信号９６を適正にデスクラン
ブルするには、正確なデジタル同期信号９３の検出なら
びに復号点ｙの把握が必要とされる。

これが行われない場合には、映出される受像画面に色相
ずれ等が生じてしまう。よって、スクランプル伝送が普
及しつつある現在においては、低コスト、無調整でかつ
デジタルＩＣ化に適した高精度の同期検出回路を有する
デスクランブル装置が望まれている。

〔発明の目的〕

本発明は上記要望に鑑み成されたもので、正確〔発明の
概要〕 本発明は上記目的を達成するため、まずデジタル同期検
出に先立って、その基準となる水平同期信号の検出精度
を高める。具体的にはビデオ信号より分離された複合同
期信号の水平同期信号部分の幅および周期性を判断して
一定の条件に適ったときのみこれを水平同期信号として
認め、適正なる水平同期信号を得る。本発明ではこのよ
うにして得られた高精度の水平同期信号をデジタル同期
検出に用いることにより、デジタル同期信号の検出自体
の精度を高める。さらに本発明ではデスクランブル時の
復号点を特定する位相情報と上記デジタル同期信号検出
により得られる絶対番地の位相間との位相ずれの連続性
を判断し、復号点を正確に把握し適正なるデスクランブ
ルを保証する。

〔発明の実施例〕

次にこの発明の一実施例を図面を参照して説明する。第
１図は本発明に係るデスクランブル装置の復号化回路１
００部分を表わすブロック図である。

スクランブル信号９６は低域Ｆ波器（ＬＰＦ）１により
帯域制限された後、Ｎ勺変換回路２へ供給される。ここ
でサンプリングと量子化が行なわれデジタルスクランブ
ルビデオ信号３が出力される０との場合のサンプリング
周波数ｆ３はｆ＊＝４ｆｓｃであり、サンプリング位相
は前記デジタル同期信号の給体番地に同期したものであ
る。サンプリングのタイミングを与えるサンプリングパ
ルス４はクロック発生回路５で作られルΦ変換回路２、
復号化回路１００へ供給され回路動作の基準として使わ
れる。デジタルスクランブルビデオ信号３はクランプ演
算回路６へ供給されタイミング発生回路７より出力され
るパーストゲートパルス８のタイミングによりクランプ
誤差演算が施され、デジタルクランプ−制御信号９とし
てＤ／Ａ変換回路ｌＯへ供給される。上記パーストゲー
トパルス８はクランプ演算回路６においてペデスタルレ
ベルの大きさを検出するためのカラーバースト積分のタ
イミングを与えるものでカラーバースト３周期分、つま
り認すンプル分の幅を有する。Ｉ）／Ａ変換回路１０は
入力されたデジタルクランプ制御信号９をＤ／Ａ変換し
アナログクランプ制御信号ｌ】として出力する。このク
ランプ制御信号１１は電圧としてスクランブル信号９６
に加えられクランプがかけられる。

またデジタルスクランブルビデす信号３はＰＬＬ演算回
路１２へ供給されタイミング発生回路７より出力される
デジタル同期ゲートパルス１３のタイミングによりデジ
タル同期基準信号１４との間でＰＬＬ誤差演算が施され
る。上記デジタル同期ゲートパルス１３はＰＬＬ演算回
蕗１２においてデジタル同期信号９３０位相を検出する
ための位相誤差積分のタイミングを与えるもので、デジ
タル同期信号の３周期分、つま、９Ｌ５サンプル分の幅
を有する。またデジタル同期基準信号１４はサンプリン
グパルス４を分周回路５１で５分周したもので、その位
相はプレタル同期信号の絶対番地の１９番地、ス番地、
四番地等に一致している。上記ＰＬＬ演算回路１２が出
力するデジタルＰＬＬ制御信号１５はＤ／Ａ変換回路１
６を介してアナログ信号１７に変換され、クロック発生
回路５に供給される。クロック発生回路５はアナログ化
された゛制御信号１７により位相制御が行われたサンプ
リングパルス４を出力する。この結果サンプリング位相
がデジタル同期信号９３の絶対番地に一致するようにな
る。

さて、スクランブル信号９６は同期分離回路１８へも供
給され、ここで同期分離が行なわれ複合同期信号１９が
出力される。この同期信号１９はさらに水平同期検出回
路加へ供給されここで水平同期分離され水平同期信号２
１が出力される。水平同期信号２１はタイミング発生回
路７へ供給され、ことでパーストゲートパルス８、デジ
タル同期ゲートパルス１３、デジタル同期タイミングパ
ルスｎが発生され出力される。デジタル同期タイミング
パルスｎは最初のデジタル同期信号９３を検出するため
のゲー・　トバルスでデジタル同期信号９３の最初の立
下りであるη番地を検出するため、１９番地付近で立上
シ冴番地付近で立下るようになっている（第１０図（ｅ
）参照）。

デジタル同期検出回路２３ｔＣはデジタルスクランブル
ビデオ信号３とデジタル同期基準信号１４及びデジタル
同期タイミングパルスｎが供給され、絶対番地である冴
番地を検出し、デスクランブル基準信号列が出力される
（第Ｓ図（呻参照）。デスクランブル基準信号列は、位
相比較回路５へ供給さると、位相制御信号路が水平書込
カウンタかに供給すれ、水平書込カウンタあの出力する
前記ス番地信号ｎの位相ずれの修正が行われる。

水平読出カウンタ四には、別系統より復号点番地（ｙ）
信号（９）が供給され、デスクランブルするため制御信
号３２により両カウンタが同期して動作するように制御
される。

スクランブル信号３は２Ｈメモリ（へ供給される。ここ
でスクランブル信号３は上記水平書込カウンタあより供
給される書込アドレス調によって書き込まれ、水平読出
カウンタ四より供給される読出アドレス３１　Ｋ″よっ
て読み出され、映像期間ｐの再入れ換えが行なわれる。

ところで、前記デジタル同期検出回路るは、スクランブ
ル信号３の水平同期部分９７に付加されたフレーム同期
信号９Ｂを検出し、フレーム同期の基準信号となるフレ
ーム同期分離信号語を位相比較回路部に供給する。位相
比較回路謁に社フレームカウンタａよりフレーム同期基
準信号路も供給されており、前記フレーム同期検出信号
あ間で位相比較が行われる。比較の結果、位相ずれが生
じている場合には、フレーム同期分離信号謔の位相を修
正すべく比較回路あはツレームカウンタ３７に向け、位
相制御信号３９を供給する。なお、フレームカウンタ胛
へは前記水平書込カウンタあの出力する周波数２ｆＨｃ
ｆａ：水平周波数）の入力信号和が供給されている。

さて、上記水平書込カウンタにおよび７レームカウンタ
３７の出力４１　、４２は共に同期信号発生回路４３に
供給される。同期信号発生回路４３は同期信号４４を生
成し、これを同期付替回路４５に向は供給する。同期付
替回路４５には前記２Ｈメそりあの出力する再入れ換え
が行われたビデオ信号４６もまた導びかれている。ビデ
オ信号４６にはデジタル同期信号９３が残存しているた
め、同期付替回路４５は前記デジタル同期信号９３と同
期信号脇との付は替えを行い、適正なるデジタルＮＴ８
Ｃビデオ信号４７を出力する。ビデオ信号４７はｆ）／
Ａ変換器絽を介し、アナログＮＴ８Ｃビデオ信号４９に
変換され１次段のＬＰＦｓｏを経ることＫより補間され
、復号化された状態で出力される。

以上が本発明の一実施例に係るデスクランブル装置の概
要説明である。次に本発明の特徴部分である高精度の番
地検出方法について詳細に説明する。

第２図は本発明に係る水平同期検出回路加の一実施例を
示したブロック図である。パルス幅検出回路２０１はビ
デオ信号９６から分離された同期分離信号１９から幅検
出パルス２０２をクロック４を用いて検出し、これを周
期測定回路２０３に出力する。

周期測定回路２０３は検出パルス２０４をタイミング発
生回路拗に出力すると共に、この検出パルス２０４を得
た時点の内蔵めカウンタによる計数値２０５分に必要な
タイミング信号２０７友び判定回路に必要なタイミング
信号２０８を出力する。周期値積分回路２０６はタイミ
ング信号２０７に基づいて入力された計数値２０５を積
分し、入力測定データの平均値を示す信号２０９を差分
演算回路２１０に出力する。

差分演算回路２１０には計数値２０５が入力されている
ため、ここで信号２０９と計数値２０５の差分演算が行
なわれ、その差分結果を示す信号２１１が判定回路２１
２に″出力される。判定回路２１２は差分信号２１１の
絶対値をとシ、その値を検出パルス２０４と所定の位相
関係にあるタイミングパルス２０８テ検出し、絶対値が
所定の値より小さい場合にのみ水平同期検出パルス２１
を出力する。

次に本実施例の動作について第３図乃至第５図に示した
タイミングチャートを参照しつつ説明する。パルス幅検
出回路２０１は第３図で示す同期分離信号１９の＠１”
の期間のパルス幅をクロック４で計数し約＄μ秒期間前
記“１”のパルスが連続すると、第３図で示したタイミ
ングで幅検出パルス２（１２を出力する。周期測定回路
２０３は幅検出パルス２０２が第４図に示すように連続
且つ所定の周期で入力された時、第４図で示すタイミン
グにて検出パルス２０４を出力する。周期測定回路２０
３の上記動作において、周期の一１定はクロック４を内
蔵器段カウンタで計数することにより実行され、周期対
応範囲はｆＨ＝　Ａ　ｘ　４ｆ・・±ｉ落ｉｉｚ　Ｋ　
＆定されている。このため、検出パルス２０４は、幅パ
ルス２０２が連続に発生され、しかも上記周期対応範囲
内のもののみについて得られることになる。但し、第４
図中ａは欠落をｂはノイズを示している。また周期測定
回路２０３は検出パルス２０４が得られた時Ｏ 点の内蔵せ段カウンタの計数値を示す信号２０５を出方
し、２の信号。。５はｄｅ　ｙ　）。アジ２．信号でク
ロック４を単位にして測定した幅検出パルス２０２０周
期測定データである。なお、上記クロック４、′検出パ
ルス２０４及び周期測定データ２０５は第５図に示した
ようなタイミング関係を有している０ 周期値積分回路２０６はＬＰＦ（ローパスフィルタ）特
性を有し、入力した周期測定データ２０５を積分して測
定データの平均値を示す入力測定データ平均値信号２０
９を出力する。この平均値信号２０９と上記測定データ
２０５は差分演算回路２１０に入力されここで両者の差
分演算が行なわれる。判定回路２１２は差分信号２１１
の絶対値をとシ、その絶対値が所定の値より小さい場合
にのみ、第５図に示したタイミングにて水平同期検出パ
ルス２１を出力する。なお、第５図より水平同期検出パ
ルス２１は所定の条件が満たされると、検出パルス２０
４よりクロツク４単位で２クロツク壜に得られることに
なる。

本実施例によれば、同期分離信号１９から幅検出パルス
２０２を得、この幅検出パルス２０２の連続性及び周期
性を測定して検出パルス２０４及び周期測定データ２０
５を得、この周期測定データ２０５を積の差分が小さい
時のみ水平同期検出パルス２１を出力する構成とするこ
とにより、水平同期信号を高精度に検出することができ
る。しかも、前記水平同期検出パルス２１は前述した周
期対応範囲においてその精度が均等になることが保証さ
れている。

さて、上述の如く高精度で検出された水平同期信号２１
はタイミング発生回路７に供給される。これＫよりタイ
ミング発生回路７は非常に正確なデジタル同期タイミン
グパルスηを発生する。

上記デジタル同期タイミングパルスｎが供給されるデジ
タル同期検出回路器のブロック構成図を第６図に、さら
にその具体的な回路構成図を第７図に示す。デジタルス
クランブルビデオ信号３は検出回路３内の比較回路２３
１へ導びかれ、所定の値のスライスレベル２３２（第１
０図（ｂ）参照）との間で比較され、１ビツトのデジタ
ルスライス信号２３３（第１Ｏ図（ψ参照）として出力
される。

デジタルスライス信号２３３はゲート信号発生回路２３
４に供給され、゛第７図に示すようにデジタル同期タイ
ミングパルスｎと共にナンド２３４１に導びかれる。こ
の結果、デジタル同期信号９３の１つ目の立下〕がナン
ド２３４１の出力２３４２（第１０図（ｆ）参照）の立
上シとして検出され、７リツプフロツ７”２３４３に供
給される。フリップフロップ２３４３の出力２３５は番
地検出回路２３６に供給される。デジタル同期基準信号
１４は、前記番地検出回路２３６内のラッチ２３６１に
よって１サンプリング周期遅逼された状態で前記フリッ
プフロップ２３４３のリセット端にリセットパルス２３
７として供給される。

よって、プリップフロップ２３４３の出力２３５はデジ
タル同期基準信号１４を１パルスしか含まないようにな
る（第１０図（ω参照）。したがって７リツプフロツプ
出力２３５とデジタル同期基準信号１４の論理積をアン
ド２３６２によってとればその出力は絶対番地である冴
番地を与えるデスクランブル基準信号讃となるうこのデ
スクランブル基準信号別ト水平書込カウンタ３の位相を
合せてやればデスクランブルポイントのアドレスｙを正
確に合わせる事ができる。

第８図は位相比較回路５の具体的回路例である。

デスクランブル基準信号スと水平書込カウンタあより供
給されるカウンタ冴番地信号Ｉの位相が一致している場
合、アンド２５１の出力によりカウンタ２５２はリセッ
トされるので位相制御信号器は出力すれない。逆にデス
クランブル基準信号スと水平書込カウンタ屓より供給さ
れるカウンタ冴番地信号ｎの位相がずれている場合、ア
ンド２５３によりデスクランブル基準信号冴の位相でカ
ウンター２５２がカウントされる。

この位相ずれが１６回連続した場合アンド２５４の出力
、すなわち位相制御信号器が出力され、水平書込カウン
タあの位相がデスクランブル基準信号スの位相に合わせ
られる。このようにカウンターｉ５２により位相ずれの
連続性を判断しているので弱電界やノイズにより誤って
位相ずれがあると判断することを防いでいる。

〔発明の効果〕

上記したようにこの発明によると水平同期検出用 回路部において同期分離信号１９０幅及び柵期性を検出
しているため、非常に正確に水平同期信号を検出するこ
とができる。そしてこの水平同期信号２１をもとにデジ
タル同期検出回路るが動作しているために絶対番地を高
精度に検出する事ができろうまた位相比較回路５におい
て映像期間入れ換えの分割点を与える水平書込カウンタ
あの位相と絶対番地との位相ずれの連続性を判断しなが
ら水平書込カウンタあの位相引き込みを行っているため
、弱電界やノイズに対しても非常に正確で安定した分割
点を検出することができ、以って性能良くデスクランブ
ルを達成できる。

館し なお、これらの機餅はすべてデジタル信号で処理されて
いるので回路規模も非常に小さいものとなっている。

以上この発明によればスクランブルシステムの１方式で
あるライン内ローテーシ冒ン方式をデスクシンプルする
場合に必要な番地検出を高精度に・しかもデジタルＩＣ
化に適しているために低価格で実施できる復号化回路を
有したデスクランブル装　。

置を提供できる。

【図面の簡単な説明】

第１図は本発明に係るデスクランブル装置の復号化回路
部分を中心とした回路ブロック図、第２図は本発明に係
る水平同期検出回路の回路ブロック図、第３図乃至第５
図は上記同期検出回路の動作を説明するためのパルス波
形図、第６図は本発ａＡＫ係るデジタル同期検出回路の
ブロック構成図。 第７図は本発明に係るゲート信号発生回路及び番地検出
回路の具体的回路図、第８図は本発明に係る位相比較器
の具体的回路図、第９図はライン内は−テーシ曹ン方式
を説明するための模式的信号波形図、第１０図は本発明
における番地検出回路法を説明するための信号波形図で
ある。 ２・・・Ａ／Ｄ変換器。 ３・・・デジタルスクランブルビデオ信号。 ４・・・サンプリングパルス。 ７・・・タインング発生回路。 １４・・・デジタル同期基準信号。 １８・・・同期分離回路、　　　　１９・・・複合同期
信号。 ２０・・・水平同期検出回路°、２１・・・水平同期信
号。 ｎ・・・デジタル同期タイミングパルス。 ｎ・・・デジタル同期検出回路。 ム・・・デスク２ンブル基準信号。 ２５・・・位相比較回路、２６・・・水平書込カウンタ
。 ｒ・・・カウンタ番地信号、２８・・・位相制御信号。 ２９・・・水平読出カウンタ、　　　３１・・・読出ア
ドレス。 Ｕ・・・書込アドレス、５１・・・分周回路。 ９１・・・ビデオ信号、９３・・・デジタル同期信号。 ％・・・スクランブルビデオ信号。 代理人　弁理士　則近憲佑、（ほか１名）茅３１２］ 第４１２］ 第５田 第す区 第１図 芥ｑ口 第１０ｍ （ｋ）

Claims (2)

【特許請求の範囲】
1. （１）１水平期間を等分し、各等分点に番地を付与して
   なるビデオ信号の走査期間中の任意の番地（分割点）に
   おいてその前後の映像信号を入れ換えると共に、前期番
   地を同期計数する際の基準となる絶対基準番地を与える
   デジタル同期信号を帰線期間中に付加して得られるスク
   ランブルビデオ信号を前記絶対基準番地に同期した水平
   書込カウンタの供給する書込アドレスによりメモリに書
   き込み、前記分割点の番地情報の供給を受ける水平読出
   カウンタの出力する読出アドレスに従って読み出すこと
   により前記映像信号の再入れ換えを行い前記スクランブ
   ル信号を復号化するデスクランブル装置において、前記
   スクランブルビデオ信号をサンプリングパルスによりサ
   ンプリングしデジタル化するＡ／Ｄ変換器と、前記スク
   ランブルビデオ信号より複合同期信号を分離抽出する同
   期分離回路と、前記複合同期信号から所定の幅と周期を
   有した信号を検出したとき水平同期信号を出力する水平
   同期検出回路と、前記水平同期信号を元に所定の絶対番
   地を与える前記デジタル同期信号中の所定のデジタル同
   期信号を検出するためのデジタル同期タイミングパルス
   を発生するタイミング発生回路と、前記サンプリングパ
   ルスを分周して絶対番地に同期したデジタル同期基準信
   号を出力する分周回路と、前記Ａ／Ｄ変換器の出力する
   デジタルスクランブルビデオ信号、前記デジタル同期タ
   イミングパルスおよび前記デジタル同期基準信号の供給
   を受け、前記所定の絶対番地を検出しデスクランブル基
   準信号として出力するデジタル同期検出回路と、前記デ
   スクランブル基準信号と前記水平書込カウンタの出力す
   る前記所定の絶対番地に対応するカウンタ番地信号との
   位相比較を行い位相ずれが所定回数連続して発生した場
   合に前記カウンタ番地信号を前記デスクランブル基準信
   号に同期させるべく位相制御信号を前記水平書込カウン
   タに供給する位相比較回路とを有することを特徴とする
   デスクランブル装置。
2. （２）同期検出回路はデジタルスクランブルビデオ信号
   を所定の基準レベルでスライスしパルス波形化したデジ
   タルスライス信号を出力する比較回路と、前記デジタル
   スライス信号をデジタル同期タイミングパルスによりゲ
   ートしデジタル同期基準信号中の所定の絶対番地に対応
   するデジタル同期基準信号を検出するためのゲート信号
   を出力するゲート信号発生回路と、前記ゲート信号によ
   り前記デジタル同期基準信号をゲートしデスクランブル
   基準信号を出力する番地検出回路とからなることを特徴
   とする特許請求の範囲第１項記載のデスクランブル装置
   。