JPS61237473A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPS61237473A JPS61237473A JP8045885A JP8045885A JPS61237473A JP S61237473 A JPS61237473 A JP S61237473A JP 8045885 A JP8045885 A JP 8045885A JP 8045885 A JP8045885 A JP 8045885A JP S61237473 A JPS61237473 A JP S61237473A
- Authority
- JP
- Japan
- Prior art keywords
- gallium
- semiconductor layer
- arsenic
- effect transistor
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(発明の技術分野ン
本発明はゲート電極より不純物無添加のアルミニウムー
ガリウム−砒素混晶半導体層を介して印加される電界に
よって、ガリウム−砒素半導体層中の2次元電子数を制
御することにより、ソース電極とドレイン電極間のコン
ダクタンスを制御する電界効果トランジスタに関する。
ガリウム−砒素混晶半導体層を介して印加される電界に
よって、ガリウム−砒素半導体層中の2次元電子数を制
御することにより、ソース電極とドレイン電極間のコン
ダクタンスを制御する電界効果トランジスタに関する。
(従来技術とその問題点)
従来より不純物無添加のガリウム−砒素半導体層上シζ
、不純物無添加のアルミニウム・ガリウム−砒素混晶半
導体層を設けてなることを特徴とする電界効果トランジ
スタが提案されている。
、不純物無添加のアルミニウム・ガリウム−砒素混晶半
導体層を設けてなることを特徴とする電界効果トランジ
スタが提案されている。
(荒井、水容、柳川、昭和60年度電子通信学会総合全
国大会講演論文集分冊2.5頁および小倉、他、電子通
信学会技術研究報告第84巻77号81頁(1984年
))これらの電界効果トランジスタでは、ガリウム−砒
素半導体層とアルミニウムーガリウム−砒素混晶半導体
層の電子親和力の違いにζより、ガリウム−砒素半導体
層内に高移動度の2次元電子が形成され、この2次元電
子をチャネルとして用いることにより優れた動作特性を
実現することができる。さらに1これらの電界効果トラ
ンジスタでは、三村に二って考案された同様に2次元電
子をチャネルとして用いる電界効果トランジスタ(特許
公報昭59−53714)と異なり、アルミニラム−ガ
リウム−砒素混晶半導体に不純物が添加されていないた
めに、しきい値電圧の温度安定性、晃照射に対する安定
性に優れている。しかしながら、不純物無添加のガリウ
ム−砒素半導体層上に不純物無添加のアルミニウムーガ
リウム−砒素混晶半導体層を設けてなることを特徴とす
る電界効果トランジスタではそのしきい値電圧がゲート
電極にn生型ガリウム−砒素層を用いた場合的85mV
1タングステンシリサイドを用いた場合約1.5vであ
り、これらの電界効果トランジスタはノーマリ−オフ型
である。電界効果トランジスタを用いて集積回路を構成
するにはノーマリオフ型だけではその回路構成が制限さ
れ、ノーマリ−オン型の電界効果トランジスタを実現す
ることが論理遅延時間、耐雑音性を向上させる際に重要
となっている。しかしながら、従来の構造によるガリウ
ム−砒素半導体層上に不純物無添加のアルミニウムーガ
リウム−砒素混晶半導体層を設けてなることを特徴とす
る電界効果トランジスタにおいてはノーマリオン型のト
ランジスタを実現することは困難であり、該電界効果ト
ランジスタを用いた集積回路では論理遅延時間、耐雑音
性などに問題があった。
国大会講演論文集分冊2.5頁および小倉、他、電子通
信学会技術研究報告第84巻77号81頁(1984年
))これらの電界効果トランジスタでは、ガリウム−砒
素半導体層とアルミニウムーガリウム−砒素混晶半導体
層の電子親和力の違いにζより、ガリウム−砒素半導体
層内に高移動度の2次元電子が形成され、この2次元電
子をチャネルとして用いることにより優れた動作特性を
実現することができる。さらに1これらの電界効果トラ
ンジスタでは、三村に二って考案された同様に2次元電
子をチャネルとして用いる電界効果トランジスタ(特許
公報昭59−53714)と異なり、アルミニラム−ガ
リウム−砒素混晶半導体に不純物が添加されていないた
めに、しきい値電圧の温度安定性、晃照射に対する安定
性に優れている。しかしながら、不純物無添加のガリウ
ム−砒素半導体層上に不純物無添加のアルミニウムーガ
リウム−砒素混晶半導体層を設けてなることを特徴とす
る電界効果トランジスタではそのしきい値電圧がゲート
電極にn生型ガリウム−砒素層を用いた場合的85mV
1タングステンシリサイドを用いた場合約1.5vであ
り、これらの電界効果トランジスタはノーマリ−オフ型
である。電界効果トランジスタを用いて集積回路を構成
するにはノーマリオフ型だけではその回路構成が制限さ
れ、ノーマリ−オン型の電界効果トランジスタを実現す
ることが論理遅延時間、耐雑音性を向上させる際に重要
となっている。しかしながら、従来の構造によるガリウ
ム−砒素半導体層上に不純物無添加のアルミニウムーガ
リウム−砒素混晶半導体層を設けてなることを特徴とす
る電界効果トランジスタにおいてはノーマリオン型のト
ランジスタを実現することは困難であり、該電界効果ト
ランジスタを用いた集積回路では論理遅延時間、耐雑音
性などに問題があった。
(問題点を解決するための手段)
本発明は、従来技術による前述の問題点を解決するため
に2次元電子チャネルが形成されるガリウム−砒素半導
体層中にn型の不純物を添加するとしたものである。
に2次元電子チャネルが形成されるガリウム−砒素半導
体層中にn型の不純物を添加するとしたものである。
(作用)
ゲート電極として用いられる材料の電子親和力をχm
(電子ポル))、n型不純物が添加されたガリウム−砒
素層の電子親和力をχB、 n型不純物の密度をND(
rす、n型不純物が添加されている領域の厚さを(1n
(z)、不純物無添加のアルミニウムーガリウム−砒素
層の厚さを’is比誘電率をεi とすると、本発明に
よる電界効果トランジスタのしきい値電圧vth (v
)は、ガリウム−砒素中の伝導電子数が零となる条件
より次式で表わされε1’O* ここで、qは電子の電荷量の絶対値、g□は真空の誘電
率である。(1)弐はおいて、右辺第8項は本発明たよ
るガリウム−砒素半導体層中にn型の不純物を添加した
効果を表わしており、こ九よや本発明により、しきい値
電圧vthを負の値lIζすることができる。すなわち
、(1)式は本発明によりガリウム−砒素半導体層上に
不純物無添加のアルミニウム−ガリウム−砒素混晶半導
体層を設けてなることを特徴とする電界効果トランジス
タにおいてノーマリオフ型が実現できることを示してい
る。
(電子ポル))、n型不純物が添加されたガリウム−砒
素層の電子親和力をχB、 n型不純物の密度をND(
rす、n型不純物が添加されている領域の厚さを(1n
(z)、不純物無添加のアルミニウムーガリウム−砒素
層の厚さを’is比誘電率をεi とすると、本発明に
よる電界効果トランジスタのしきい値電圧vth (v
)は、ガリウム−砒素中の伝導電子数が零となる条件
より次式で表わされε1’O* ここで、qは電子の電荷量の絶対値、g□は真空の誘電
率である。(1)弐はおいて、右辺第8項は本発明たよ
るガリウム−砒素半導体層中にn型の不純物を添加した
効果を表わしており、こ九よや本発明により、しきい値
電圧vthを負の値lIζすることができる。すなわち
、(1)式は本発明によりガリウム−砒素半導体層上に
不純物無添加のアルミニウム−ガリウム−砒素混晶半導
体層を設けてなることを特徴とする電界効果トランジス
タにおいてノーマリオフ型が実現できることを示してい
る。
ゲート電極として例えばタングステン・シリサイドを用
いた場合、χm−χSは約0.8電子ボルトであり、不
純物無添加のアルミニウム・ガリウム−砒素混晶半導体
層厚di として400Aとした場合、ノーマリオフ
型の電界効果トランジスタを実現するのに必要なn型不
純物密度Nl)は、n型不純物が添加されている領域の
厚さdnが50OA のとき約381017α−3であ
り、容易に実現できる。
いた場合、χm−χSは約0.8電子ボルトであり、不
純物無添加のアルミニウム・ガリウム−砒素混晶半導体
層厚di として400Aとした場合、ノーマリオフ
型の電界効果トランジスタを実現するのに必要なn型不
純物密度Nl)は、n型不純物が添加されている領域の
厚さdnが50OA のとき約381017α−3であ
り、容易に実現できる。
ガリウム−砒素層内にはアルミニウムーガリウム−砒素
混晶半導体との電子親和力の相違により2次元電子が形
成される。この2次元電子数nB(cIK−り は次式
で表わされる。
混晶半導体との電子親和力の相違により2次元電子が形
成される。この2次元電子数nB(cIK−り は次式
で表わされる。
ここでVG はゲート電圧である。この式よりゲート電
圧によって2次元電子数を制御することができ、したが
ってソース電極−ドレイン電極間のコンダクタンスを制
御することがわかる。
圧によって2次元電子数を制御することができ、したが
ってソース電極−ドレイン電極間のコンダクタンスを制
御することがわかる。
(実施例)
第1図に本発明の一実施例を表す要部切断側面図を示す
。本実施例を製造する工程の要点について説明する。ま
ず、基板1上に例えば分子線エピタキシャル成長法によ
り不純物無添加のガリウム−砒素層2を約0.4μm成
長し、引き続きn型不純物として例えばシリコンを例え
ば8 X 1017m−8程度含んだガリウム−砒素半
導体層3を約50OA成長する。次にアルミニウム・ガ
リウム−砒素半導体層4を約400A成長し、例えばタ
ングステン−シリサイドなどの金属あるいは金属化合物
を蒸着し、ゲート電極5とする。次に金−ゲルマニウム
一二ツケルなとより成るオーム性電極を蒸着し、合金化
によりソース電極6、ドレイン電極7とする。
。本実施例を製造する工程の要点について説明する。ま
ず、基板1上に例えば分子線エピタキシャル成長法によ
り不純物無添加のガリウム−砒素層2を約0.4μm成
長し、引き続きn型不純物として例えばシリコンを例え
ば8 X 1017m−8程度含んだガリウム−砒素半
導体層3を約50OA成長する。次にアルミニウム・ガ
リウム−砒素半導体層4を約400A成長し、例えばタ
ングステン−シリサイドなどの金属あるいは金属化合物
を蒸着し、ゲート電極5とする。次に金−ゲルマニウム
一二ツケルなとより成るオーム性電極を蒸着し、合金化
によりソース電極6、ドレイン電極7とする。
この電界効果トランジスタにおいて、ゲート電極5の下
のn型不純物が添加されたガリウム−砒素半導体層3中
に2次元電子8が形成され、増幅作用を担う。
のn型不純物が添加されたガリウム−砒素半導体層3中
に2次元電子8が形成され、増幅作用を担う。
第1図に例示した実施例においては、ゲート電極5とし
て、金属あるいは金属化合物を用いたが、これらの代わ
りにp型あるいはn型の不純物を高濃度に添加した低抵
抗のガリウム−砒素を用いても良い。
て、金属あるいは金属化合物を用いたが、これらの代わ
りにp型あるいはn型の不純物を高濃度に添加した低抵
抗のガリウム−砒素を用いても良い。
ここに例示した工程以外にも既存の技術を応用した種々
の改変が可能であることは云うまでもない。
の改変が可能であることは云うまでもない。
(発明の効果)
本発明により、ガリウム−砒素半導体層上に不純物無添
加のアルミニウムーガリウム−砒素混晶半導体を設けて
なることを特徴とする電界効果トランジスタにおいて、
従来の構造では困難であったノーマリオン型を実現する
ことができ、集積回路などの電界効果トランジスタの応
用分野において低消費電力化、高集積化が可能となり、
本発明は工業上多大な貢献をなすものである。
加のアルミニウムーガリウム−砒素混晶半導体を設けて
なることを特徴とする電界効果トランジスタにおいて、
従来の構造では困難であったノーマリオン型を実現する
ことができ、集積回路などの電界効果トランジスタの応
用分野において低消費電力化、高集積化が可能となり、
本発明は工業上多大な貢献をなすものである。
第1図は本発明の実施例で電界効果トランジスタの要部
切断側面図である。 l:基板、2:不純物無添加のガリウム−砒素半導体層
、8:n型不純物を添加したガリウム。 砒素半導体層、4=不純物無添加のアルミニウムーガリ
ウム−砒素層、5:ゲート電極、6:ソース電極、7:
ドレイン電極、8:2次元電子。
切断側面図である。 l:基板、2:不純物無添加のガリウム−砒素半導体層
、8:n型不純物を添加したガリウム。 砒素半導体層、4=不純物無添加のアルミニウムーガリ
ウム−砒素層、5:ゲート電極、6:ソース電極、7:
ドレイン電極、8:2次元電子。
Claims (1)
- (1)基板上に在つて、ガリウム−砒素半導体層上に不
純物無添加のアルミニウム−ガリウム−砒素混晶半導体
層を有し、該混晶半導体層上にゲート電極を設け、ゲー
ト電極の両側に対向してソース電極とドレイン電極を設
け、ソース電極とドレイン電極間のガリウム−砒素半導
体層内に形成される2次元電子をチャネル内に有する電
界効果トランジスタにおいて、ガリウム−砒素半導体層
にn型不純物が添加されていることを特徴とする電界効
果トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8045885A JPS61237473A (ja) | 1985-04-15 | 1985-04-15 | 電界効果トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8045885A JPS61237473A (ja) | 1985-04-15 | 1985-04-15 | 電界効果トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61237473A true JPS61237473A (ja) | 1986-10-22 |
JPH0260061B2 JPH0260061B2 (ja) | 1990-12-14 |
Family
ID=13718812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8045885A Granted JPS61237473A (ja) | 1985-04-15 | 1985-04-15 | 電界効果トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61237473A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04233771A (ja) * | 1990-07-31 | 1992-08-21 | American Teleph & Telegr Co <Att> | 電界効果トランジスタ及びその製造方法 |
US5153682A (en) * | 1987-12-25 | 1992-10-06 | Mitsubishi Monsanto Chemical Company | HEMT device with doped active layer |
US5177026A (en) * | 1989-05-29 | 1993-01-05 | Mitsubishi Denki Kabushiki Kaisha | Method for producing a compound semiconductor MIS FET |
-
1985
- 1985-04-15 JP JP8045885A patent/JPS61237473A/ja active Granted
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5153682A (en) * | 1987-12-25 | 1992-10-06 | Mitsubishi Monsanto Chemical Company | HEMT device with doped active layer |
US5177026A (en) * | 1989-05-29 | 1993-01-05 | Mitsubishi Denki Kabushiki Kaisha | Method for producing a compound semiconductor MIS FET |
JPH04233771A (ja) * | 1990-07-31 | 1992-08-21 | American Teleph & Telegr Co <Att> | 電界効果トランジスタ及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0260061B2 (ja) | 1990-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3229012B2 (ja) | 半導体装置の製造方法 | |
US4814851A (en) | High transconductance complementary (Al,Ga)As/gas heterostructure insulated gate field-effect transistor | |
US4729000A (en) | Low power AlGaAs/GaAs complementary FETs incorporating InGaAs n-channel gates | |
KR20070038128A (ko) | Cmosfet 구조 | |
JPS5891682A (ja) | 半導体装置 | |
KR900000073B1 (ko) | 전계효과트랜지스터 | |
JPS61237473A (ja) | 電界効果トランジスタ | |
JPS5932173A (ja) | 電界効果トランジスタの製造方法 | |
US5107314A (en) | Gallium antimonide field-effect transistor | |
JPS6366969A (ja) | 高耐圧多結晶シリコン薄膜トランジスタ | |
JPS5979577A (ja) | 半導体集積回路装置 | |
EP0093557B1 (en) | High-speed complementary semiconductor integrated circuit | |
JPS6123364A (ja) | 電界効果トランジスタ | |
JPH0260062B2 (ja) | ||
JPH01293666A (ja) | 絶縁ゲート電界効果トランジスタ | |
JPH11345812A (ja) | 化合物半導体エピタキシャルウェハ及び化合物半導体装置 | |
JPS61171170A (ja) | 半導体装置 | |
JPS62171165A (ja) | 電界効果トランジスタ | |
JPH01257372A (ja) | 絶縁ゲート型電界効果トランジスタ | |
JPS62283672A (ja) | 電界効果トランジスタ及びその製造方法 | |
JPS59165460A (ja) | 半導体装置およびその製造方法 | |
JPS63177470A (ja) | 絶縁ゲ−ト電界効果トランジスタの製造方法 | |
JPH01125985A (ja) | 半導体装置 | |
JPH046107B2 (ja) | ||
JPS6254967A (ja) | 電界効果トランジスタ |