JPS61232598A - 薄膜el素子の製造方法 - Google Patents

薄膜el素子の製造方法

Info

Publication number
JPS61232598A
JPS61232598A JP60073172A JP7317285A JPS61232598A JP S61232598 A JPS61232598 A JP S61232598A JP 60073172 A JP60073172 A JP 60073172A JP 7317285 A JP7317285 A JP 7317285A JP S61232598 A JPS61232598 A JP S61232598A
Authority
JP
Japan
Prior art keywords
film
thin film
emitting layer
insulating layer
si3n4
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60073172A
Other languages
English (en)
Other versions
JPH0124359B2 (ja
Inventor
保暁 田村
純一 大脇
小暮 攻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP60073172A priority Critical patent/JPS61232598A/ja
Publication of JPS61232598A publication Critical patent/JPS61232598A/ja
Publication of JPH0124359B2 publication Critical patent/JPH0124359B2/ja
Granted legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術的分野〕 本発明は絶縁耐圧が高くかつ経時的な特性劣化の少ない
薄膜EL発光素子に関するものである。
〔発明の技術的背景〕
従来よりEL薄膜の電気的保護、湿気からの保護の目的
で電極と絶縁層との間あるいは電極と発光層との間、ま
たは最外部にSi3N4薄膜を有する薄膜EL素子が知
られているが、このようなSi3 N4薄膜は、従来熱
CVD法、プラズマCVD法およびスパッタ法により製
造されていた。
熱CVD法においては、5iaNa薄膜を形成する際に
500〜1000℃の高温度を必要とするため、ガラス
基板を用いた場合には基板の熱的変形やあるいはすでに
形成された発光層と絶縁層との熱膨張係数の差により、
これら薄膜中にクランクが発生し電圧印加時にその部分
がリーク部になり破壊しやすいという欠点があった。
またプラズマCVD法で形成されたSi3 N 4膜は
熱CVD法に比べて緻密度が低く湿気からの保護に対し
充分な効果が得られていなかった。
一方、スパッタ法では、StgNt膜形成時にスパッタ
イオンによって、すでに形成されている膜が損傷を受け
、素子特性に悪影響を与えるという問題があった。
上述のように従来のいずれの方法によって形成した5i
aNa膜も、EL素子の素子特性を低下させることなく
、素子の耐電気的および耐湿的性能を向上させる上で不
充分であった。
〔発明の概要〕
本発明は上述の点に鑑みなされたものであり、緻密は5
i3Na膜を基板、発光層などを損傷させることがなく
形成することにより、発光層中への湿気の侵入ないし背
面電極材料の絶縁層または前記発光層中への湿気の拡散
を防止し、耐湿性および安定性を向上せしめた薄膜HL
発発光子子提供することを目的とするものである。
したがって本発明による薄膜EL棄子は、基板上に、少
なくとも一方が透明である一対の電極間に発光層あるい
は発光層と絶縁層を挟持した薄膜OL素子において、最
外部に形成した電極あるいは電極と発光層との間または
最外部に、電子サイクロトロン共鳴によって生じたプラ
ズマを用いて500℃以下の温度で形成した、すなわち
HCRプラズマCvD法により500℃以下の温度で形
成したSi3N4膜を有することを特徴とするものであ
る。
本発明による薄IIII!EL素子によれば、ECRプ
ラズマCVD法により500℃以下の温度でSi3N4
膜を生成しているため、すでに形成されている絶縁層、
発光層、ガラス基板などに熱的な損傷を与える虞がない
ばかりでなく、緻密なSi3 N 4膜を提供できる。
したがって本発明による薄膜EL素子は、湿気および電
気的に良好に保護され、素子の劣化が防止可能になると
ともに絶縁耐圧が向上するという利点がある。
〔発明の詳細な説明〕
第1図は本発明による薄膜EL素子の一構成例の断面図
であり、図中、1は基板、2は透明電極、3は発光層、
4は絶縁層、5はSi3N4膜、6は背面電極を示す。
このような第1図より明らかなように、本発明による一
構成例においては、たとえばガラス基板1上に、たとえ
ば酸化インジウム(In203 )と酸化錫(Sn02
 )との混合膜(IT0膜)よりなる透明電極2が形成
されており、この透明電極2にさらに、たとえば硫化亜
鉛(ZnS)と弗化テルビウム(TbF s )の混合
蒸着膜からなる発光層3が形成されている。上記発光層
3の上部には、たとえば酸化サマリウムC5m!03)
の蒸着膜からなる絶縁層4が積層され、この絶縁層4上
に窒化シリコン(Si3N a )膜5が形成されてい
るとともに、AIの蒸着膜などよりなる背面電極6が積
層されている。
本発明において、前記基板1、透明電極2、発光層3、
絶縁層4などの材料は基本的に限定されるものではなく
、従来この種の薄膜EL素子に用いられている材料を有
効に用いることができる。また、基板1より絶縁層4な
いしSi3 N 4膜5に至る積層順も限定されるもの
ではなく、前記絶縁層4を省略してもよい。また、前記
Si3N m膜5の位置は、この実施例においては、背
面電極6と絶縁層4との間に挟着されているが、前述の
ように電極6と発光層3(SiaNa膜5が絶縁層の作
用を行うため絶縁層4が省略されている)との間に形成
してもよいし、また電極6の外側、すなわち最外側に形
成してもよい。
このような薄膜EL素子において、本発明においては、
500℃以下の温度でECRプラズマCVD法により形
成したSi3N4膜5を用いている。Si3 N4薄膜
を形成する温度が500℃を超えると、下地の発光層、
絶縁層、基板などを熱的に損傷する虞を生じるからであ
る。
前述のECRプラズマCVD法は電子サイクロトロン共
鳴によりプラズマを形成し、そのプラズマにより基板1
上にSi3N 4膜5を生成させる方法であるがミ電子
サイクロトロン共鳴により発生したプラズマは高エネル
ギを有しており、低温、低圧下において5i3Na膜が
生成できるという利点があるとともに、生成したSi3
N4膜が緻密化するという利点もある。すなわち、■低
温(500℃以下)でSi3 N 4膜を形成可能であ
ることより、5iaNA膜の下地の絶縁層4、発光層3
、基板2などに熱による損傷を与えることがない、■低
圧でSi3 N 4膜を形成することにより、不純物の
混入が少なくなる、■高エネルギのプラズマによってS
i3N4膜を形成させるので、Si3N4膜が緻密化す
るなどの種々の利点を有している。
このようなECRプラズマCVD法によって薄膜EL素
子のSi3N4膜5を形成する方法を前記の薄膜EL素
子の構成例に基づき説明する。
前述の構成例においては、基板1、透明電極2、発光層
3および絶縁層4を順次積層した後、Si3N4膜5を
形成するわけであるが、前述のように絶縁層4まで積層
した基板1をECRプラズマ装置内に入れ、プラズマを
発生させるためのガス、たとえばN $1−、 Arな
どのガスを、好ましくは10−4〜10”’ 3Tor
rの圧力になるように導入する。このガスの圧力が10
− ’ Torr未満であると、プラズマが発生しない
虞があり、また一方10−3Torrより高いと形成さ
れた膜の緻密性が悪化し、さらには膜の組成が変化し、
薄膜EL素子を充分保護しえない虞を生じるからである
このような状態において、任意に予備プラズマ照射を行
って、前記基板1を清浄化し、反応ガスであるSiH4
ガスとN2ガスをそれぞれ、好ましくは10〜30cc
/minの流量で導入する。SiHaガスとN2ガスの
それぞれの流量が10〜30cc/minの範囲を逸脱
すると、Si3N4膜の組成が変化し、緻密性が損なわ
れる虞を生じるからである。このSiH4ガスとN2ガ
スを導入した場合にあっても、装置内の圧力は前述の範
囲、すなわち10−4〜lO−3Torrに保持するの
がよい、前述と同様に圧力が10− ’ Torr未満
であると、プラズマが発生しない虞があり、また一方1
0−3Torrより高いと形成された腋の緻密性が悪化
し、さらには膜の組成が変化し、薄膜EL素子を充分保
護しえない虞を生じるからである。
このような状態において、好ましくは100〜250−
のマイクロ波の出力で電子サイクロトン共鳴によりプラ
ズマを生成し、Si3N4膜を絶縁層4上に形成する。
この場合マイクロ波の出力が100〜250−の範囲を
逸脱すると、Si3 N 4膜の応力が大きくなりすぎ
、ひび割れなどを生じる虞があるからである。
このようなSis N 4 If!ji5の形成時ない
し予備プラズマ照射時に、本発明においては基板の加熱
を行わない。
次ぎに実施例について説明する。
〔実施例〕
第1図に示した構成の薄膜EL素子を製造した。
すなわち、ガラス基板1上に、酸化インジウム(In2
03 )と酸化錫(SnO2)との混合膜(ITO膜)
よりなる透明電極2を形成し、この透明電極2に硫化亜
鉛CZnS )と弗化テルビウム(TbF 3)の混合
蒸着膜からなる発光層3を形成させた。
上記発光層3の上部に、酸化サマリウム(S+n+ 0
3)の蒸着膜からなる絶縁層4を積層した基板1をEC
RプラズマCVD装置内に設置し、ベルジャ内を10−
 ’ Torr台まで排気したのち、N2ガスを4xl
Q−’ Torrの圧力になるように導入し、1分以上
予備プラズマ照射を行った。
この後、ペルジャー内にSiH4ガスとN2ガスをそれ
ぞれ20cc/min 、 30cc/minの流量で
導入した。このときの全圧力は、4 xxo−’ To
rrであった。次ぎに、マイクロ波出力200 Wの条
件で電子サイクロトロン共鳴によりプラズマを発生させ
て、前記基板1上にSi3 N 4膜5を形成した。
このようにして作製した5i3Na膜を緩衝フンr!1
(50%HF : 40%NHa F =15 : 8
5) ニヨ−)チェー/チングした際のエッチレートは
5人/minであり、800℃で熱CVD法によって作
製したSi3 N 4のエッチレートは10人/ m 
i nであった。このようにエッチレートが低いことは
ECRプラズマCvO法により作製した5i3)Ja膜
の緻密性が高く、すなわち耐湿性が優れていることを示
している。なお、ECRプラズマ法は基板の温度上昇が
小さく、その温度上昇が500 ’C以下に抑えられる
ので、本発明のようにECRプラズマCVD法によりS
i3N4膜を形成すれば、下地の発光層や絶縁層が膜形
成時に損傷を受けることがない。
前記のように作製した5iaNa膜5上にA1蒸着膜の
背面電極6を形成して薄膜EL素子とした。
この薄膜EL素子を動作させるには、透明電極2と背面
電極6との間に交流電圧を印加する。これにより発光層
3を発光させて透明ガラス基板1の表面側より発光を観
察することができる。
第2図は薄膜EL素子に5 KHzの交流電圧を印加し
た際の輝度−電圧特性曲線であり、図中、Aは本発明に
よる薄膜EL素子の輝度−電圧特性曲線であり、BはS
i3 N 4膜を用いない薄膜EL素子の輝度−電圧特
性曲線である。この図より判るように、lni tの輝
度が得られる電圧と素子が絶縁破壊を起こす電圧の差が
本発明による素子では105vであり、5i3Na膜を
用いない素子での45Vに比べて的に保護する効果に優
れていることを示している。
第3図は100 Hz、70Vの交流電圧を印加し、室
内雰囲気中で薄膜EL素子を駆動した際の輝度の経時変
化特性を示す。図中、C′は本発明による薄膜EL棄子
の経時変化特性であり、DはSi3 N A 膜を用い
ない場合の経時変化特性である。
この第3図より明らかなように、本発明による薄膜EL
素子は、経時的な特性の変化が少ない。このような素子
特性の劣化の原因としては、湿気の混入、電極材料の絶
縁層、発光層中への拡散などが考えられる。第3図に示
したように特性劣化が少ないのは、本発明で用いたSi
3N4膜が緻密であるため素子を湿気から保護する効果
および電極材料の拡散を防ぐ効果が優れているためと考
えられる。
なお上記実施例においては、発光層に弗化テルビウムを
添加した硫化亜鉛薄膜を使用し、また素子構成としては
発光層の片側にのみ絶縁層を設けたものであるが、本発
明においては、これに固定されるものではなく、発光層
を二枚の絶縁層で挟持した構造の薄膜Eし素子や弗化テ
ルビウム添加の硫化亜鉛薄膜以外のものであっても、上
部絶縁層と電極膜との間に本発明によるSi3 N 4
膜を形成すれば、耐電圧、耐湿性に富んだ薄膜EL素子
を実現することができる。また、電極と発光層との間に
5iaNt膜を形成すれば、絶縁層として用いるした場
合は耐湿性に冨んだ薄膜EL素子を実現できる。
〔発明の効果〕
以上説明したように、背面電極と絶縁層などとの間に5
00℃以下の温度でECRプラズマCVD法によりSi
3 N 4膜を形成することにより、薄膜EL素子は湿
気より保護され、また電気的にも保護されることになる
ため、絶縁耐性が向上し、かつ素子特性の劣化を防ぐこ
とができるという利点がある。
また、最外部に500℃以下の温度でECRプラズマ[
し CVD法によりSi3N !膜を形成すると、」す子を
湿気より保護可能になることから、この場合においても
素子特性の劣化を防止可能になるという利点を生じる。
【図面の簡単な説明】
第1図は本発明による薄膜EL素子の一構成例の断面図
、第2図は実施例による薄膜EL素子に5KHzの交流
電圧を印加したときの輝度−電圧特性を示した図、第3
図は前記実施例による薄膜EL素子にI KH2,70
Vの交流電圧を印加し、室内雰囲気中で駆動したときの
輝度の経時変化特性を示した図である。 1 ・・・基板、2 ・・・透明電極、3 ・・・発光
層、4 ・・・絶縁層、5 ・・・Si3N4膜、6 
・・・背面電極。 出願人代理人     雨 宮 正 季第3図 C 時間 手続補正書(帥 昭和ω年6月14日 特許庁長官 志 賀   学 殿 1、事件の表示 昭和60年特許願第073172号 2、発明の名称 薄膜EL素子 3、補正をする者 事件との関係  特許出願人 住  所   東京都千代田区内幸町1丁目1番6号氏
  名(名称)  (422)  日本電信電話株式会
社4、代理人 〒10211! 03−264−3566・   (発
送日; 昭和  年 月  日)   ・−7)7、 
内容 (1)明細書中東7頁第12行、第14行、第8頁第7
行および第9行のrlO−4JをrlO−S Jと訂正
する。

Claims (1)

    【特許請求の範囲】
  1.  (1)少なくとも一方が透明である一対の電極間に発
    光層あるいは発光層と絶縁層を挟持した薄膜EL素子に
    おいて、最外部に形成した電極と絶縁層あるいは電極と
    発光層との間または最外部に電子サイクロトロン共鳴に
    よって生じたプラズマを用いて500℃以下の温度で形
    成したSi_3N_4膜を有することを特徴とする薄膜
    EL素子。
JP60073172A 1985-04-05 1985-04-05 薄膜el素子の製造方法 Granted JPS61232598A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60073172A JPS61232598A (ja) 1985-04-05 1985-04-05 薄膜el素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60073172A JPS61232598A (ja) 1985-04-05 1985-04-05 薄膜el素子の製造方法

Publications (2)

Publication Number Publication Date
JPS61232598A true JPS61232598A (ja) 1986-10-16
JPH0124359B2 JPH0124359B2 (ja) 1989-05-11

Family

ID=13510457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60073172A Granted JPS61232598A (ja) 1985-04-05 1985-04-05 薄膜el素子の製造方法

Country Status (1)

Country Link
JP (1) JPS61232598A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08111286A (ja) * 1994-10-07 1996-04-30 Tdk Corp 有機エレクトロルミネセンス素子の製法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57190692U (ja) * 1981-05-28 1982-12-03

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57190692U (ja) * 1981-05-28 1982-12-03

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08111286A (ja) * 1994-10-07 1996-04-30 Tdk Corp 有機エレクトロルミネセンス素子の製法

Also Published As

Publication number Publication date
JPH0124359B2 (ja) 1989-05-11

Similar Documents

Publication Publication Date Title
CN102142427B (zh) 平板显示设备及其制造方法
US4880661A (en) Method of manufacturing a thin-film electroluminescent display element
JP2002033186A (ja) 有機発光素子
JPS61232598A (ja) 薄膜el素子の製造方法
JPS58216391A (ja) 薄膜el素子
JPH0156517B2 (ja)
JPH05217673A (ja) 薄膜el素子の製造方法
JPH1092580A (ja) 薄膜エレクトロルミネッセンス素子およびその製造方法
JPS5986194A (ja) 薄膜エレクトロルミネツセンス素子
JPS59101795A (ja) エレクトロルミネセンス薄膜表示装置
JPS61224290A (ja) 薄膜el素子
JP2605739B2 (ja) 強誘電薄膜の形成方法
JPH0362497A (ja) 薄膜エレクトロルミネッセント素子
JPS5832393A (ja) 薄膜電場発光素子
KR910004067A (ko) 박막 el표시소자 및 그 제조방법
JPS59157994A (ja) 半導体素子
JPH06132082A (ja) 薄膜電界発光素子および製造法
JPS62115689A (ja) 薄膜el素子
JPS62108497A (ja) 薄膜el素子
JPH0355038B2 (ja)
JPS62170189A (ja) 薄膜エレクトロルミネツセンス素子の製造方法
JPS6147097A (ja) エレクトロルミネセンス素子
JPH01260793A (ja) 薄膜el素子の製造方法
JPS6297294A (ja) 薄膜発光素子の製造方法
JPH0475295A (ja) 薄膜el素子

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees