JPS61224620A - Power transistor drive device - Google Patents

Power transistor drive device

Info

Publication number
JPS61224620A
JPS61224620A JP6523985A JP6523985A JPS61224620A JP S61224620 A JPS61224620 A JP S61224620A JP 6523985 A JP6523985 A JP 6523985A JP 6523985 A JP6523985 A JP 6523985A JP S61224620 A JPS61224620 A JP S61224620A
Authority
JP
Japan
Prior art keywords
current
transistor
shaped negative
drive
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6523985A
Other languages
Japanese (ja)
Inventor
Yoshio Tanaka
芳夫 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6523985A priority Critical patent/JPS61224620A/en
Publication of JPS61224620A publication Critical patent/JPS61224620A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To drive a power transistor (TR) with a small power by driving the power TR with a chevron shaped negative resistive element and feeding back a signal of an output current to the chevron shaped negative resistive element so as to control the drive. CONSTITUTION:The chevron shaped negative resistive element Z performing switching drive of the power TR Q1 is connected to the ternary winding N3 of a current drive transformer T1 and a chevron shaped negative resistive element control circuit U3 controlling a gate voltage fed to the chevron shaped negative resistive element Z in response to a load current IL is provided. For example, the ternary winding N3 of the transformer T1 is connected to a cathode of a diode CR2 via the chevron shaped negative resistive element Z such as a chevron shaped TR. A gate G of the element Z is connected to an output terminal of the chevron shaped negative resistive element control circuit U3 and the input terminal of the circuit U3 is connected to a load current IL detecting circuit B.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、例えばD C/D CコンバータやDC/A
Cインバータ等の電力用スイッチングトランジスタをス
イッチング駆動する電力トランジスタ駆動装置に関する
[Detailed Description of the Invention] [Technical Field of the Invention] The present invention is applicable to, for example, a DC/DC converter or a DC/A converter.
The present invention relates to a power transistor drive device that switches and drives a power switching transistor such as a C inverter.

〔発明の技術的背景とその問題点〕[Technical background of the invention and its problems]

一般に、スイッチングレギエレータ等の大電力トランジ
スタをスイッチング駆動させる場合、大電力トランジス
タのペースに加える電流I11の波形#′i第5図に示
すような波形が理想的な波形とされ、この波形を実現す
るため小電力で駆動する方式として、電流ドライブ方式
が知られている。tは時間を示す。
Generally, when driving a high-power transistor such as a switching regulator, the ideal waveform is the waveform #'i of the current I11 added to the pace of the high-power transistor as shown in Figure 5. A current drive method is known as a method of driving with low power to achieve this. t indicates time.

第6図は電流ドライ1方式を用いた電流ドライブ回路で
、大電力トランジスタQのコレクタは入力電源に接続さ
れ、このトランジスタQのエミッタ及びペースは電流ト
ランスTの2次巻線に接続される。このトランスTの3
次巻線には電流パルス駆動回路1が接続されると共にト
ランスTの1次巻線は負荷に接続される。
FIG. 6 shows a current drive circuit using the current drive 1 method, in which the collector of a high-power transistor Q is connected to an input power source, and the emitter and pace of this transistor Q are connected to the secondary winding of a current transformer T. This transformer T 3
The current pulse drive circuit 1 is connected to the next winding, and the primary winding of the transformer T is connected to the load.

第7図は第6図の電流ドライブ回路の動作波形を示し、
トランジスタQのオフ (OFF ) 期間にはコレク
タ・エミッタ電圧MCIは第6図A点と入力電圧の差電
圧となシ、トランジスタQのオン(ON)期間にはコレ
クタ電流IC,エミッタ   1電流1.及びペース電
流IBが流れる。
FIG. 7 shows operating waveforms of the current drive circuit of FIG. 6,
During the OFF period of the transistor Q, the collector-emitter voltage MCI is the difference voltage between point A in FIG. 6 and the input voltage, and during the ON period of the transistor Q, the collector current IC and the emitter current 1. and pace current IB flows.

しかしながら、従来の電流ドライブ回路については以下
に述べるような欠点があった。すなわち、第8図(−)
〜(d)は理想的なペース電流ドライブ波形の合成を示
し、通常、第8図(、)に示すように、ペース電流1.
のONパルス電流は1μ式程度の短時間の大電流ノ4ル
スで良く、トランジスタQがONすれば第8図(b)に
示すように電流トランスTの帰還電流によ)、ペース電
流IBとして r 、 =I ( FIc が流れる。このONパルス電流はトランジスタQのペー
ス・エミッタ間容量に蓄積され、この蓄積電荷を短時間
に除去するためには、第8図(C)に示すように大電流
の逆ノセルスよシなるOFFパルス電流を流す必要があ
り、大電力トランジスタとなシ、ペース・エミッタ間の
容量が大きくなるほど電力トランジスタをOFF動作さ
せることは困難となった。また、スイッチング周波数を
高くして、0N10FFドライブ回数が多くなるほど、
0N10FFドライブに必要とする平均電力は増大し、
特にOFF時の逆電流を供給するドライブ電力が多くな
るという欠点かあ・りに0第8図(d)Fiペース電流
工哀の合成電流である。
However, conventional current drive circuits have the following drawbacks. That is, Fig. 8 (-)
~(d) shows a synthesis of ideal pace current drive waveforms, typically as shown in FIG.
The ON pulse current may be a short-time large current of about 1μ, and when the transistor Q is turned on, the feedback current of the current transformer T as shown in Fig. 8(b) is used as the pace current IB. r, = I (FIc flows. This ON pulse current is accumulated in the pace-emitter capacitance of transistor Q, and in order to remove this accumulated charge in a short time, a large amount of charge is required as shown in Fig. 8 (C). It is necessary to flow an OFF pulse current that acts as a reverse current flow, and the larger the capacitance between the pace and the emitter becomes, the more difficult it becomes to turn off the power transistor. The higher it is, the more 0N10FF drives, the more
The average power required for a 0N10FF drive increases,
Particularly, there is a disadvantage that the drive power to supply the reverse current when OFF is increased.FIG. 8(d) is the composite current of the Fi pace current process.

また、一方、負荷電流が多くなればなるほど第8図の上
段から第2段目に示す電流は大きくなシ、極端な場合は
ON時ピーク(Peak )の電流と電流帰還による電
流とが等しいかそれ以下となシ、電力トランジスタのロ
スを増加させ、効率を低下させる原因となった。
On the other hand, as the load current increases, the current shown in the second row from the top of Figure 8 increases.In extreme cases, the ON peak current and the current due to current feedback may be equal. Anything less than this increases the loss of the power transistor and causes a decrease in efficiency.

〔発明の目的〕[Purpose of the invention]

本発明は上記の欠点を除去するもので、電力トランジス
タのONドライブをA字形負性抵抗素子を使用して行う
ことによシ、08時の立上シ特性を改善し得、かつA字
形負性抵抗素子に、出力電流の信号を帰還して制御する
ことにより、08時のドライブ電流波形を理想的な形に
近づけ電力トランジスタのONによるロスを低減し、更
に、OFF時の逆ドライブは電流ドライブ用トランスの
可飽和リアクトルのブロッキング発振の共振電流によシ
行うことによシ、小電力で電力トランジスタをドライブ
し得る電力トランジスタ駆動装置を提供することを目的
とする。
The present invention eliminates the above-mentioned drawbacks, and by performing the ON drive of the power transistor using an A-shaped negative resistance element, it is possible to improve the start-up characteristics at 08 o'clock, and By controlling the output current signal by feeding back the output current signal to the resistive element, the drive current waveform at 08:00 is brought closer to the ideal shape, reducing the loss caused by turning on the power transistor. An object of the present invention is to provide a power transistor drive device that can drive a power transistor with small power by using a resonant current of blocking oscillation of a saturable reactor of a drive transformer.

〔発明の概要〕[Summary of the invention]

本発明の電力トランジスタ駆動装置は、電力トランジス
タをスイッチング動作させる可飽和リアクトルを使用し
た電流ドライブ用トランスを有する電力トランジスタ駆
動装置において、電流ドライブ用トランスの3次巻線に
電力トランジスタのスイッチング駆動を行うA字形負性
抵抗素子を接続し、このA字形食性抵抗素子に加えるダ
ート電圧を負荷電流に対応して制御するA字形負性抵抗
素子制御回路を設けたことを特徴とするものである。
A power transistor drive device of the present invention is a power transistor drive device having a current drive transformer using a saturable reactor that performs a switching operation of a power transistor, and performs switching drive of the power transistor in the tertiary winding of the current drive transformer. The present invention is characterized in that an A-shaped negative resistance element control circuit is provided which connects A-shaped negative resistance elements and controls the dart voltage applied to the A-shaped corrosion resistance element in accordance with the load current.

〔発明の実施例〕[Embodiments of the invention]

第1図は本発明の一実施例による電力トランジスタ駆動
装置を使用した降圧型DC/DCコンバータである。
FIG. 1 shows a step-down DC/DC converter using a power transistor driving device according to an embodiment of the present invention.

即ち、直流入力電源PS1にはインダクタンスL1及び
容量C3よシなる入力フィルタを介して電力トランジス
タQ1のコレクタが接続され、このトランジスタQ10
ペースとエミッタ間には可飽和リアクトルを使用した電
流ドライブ用トランスT1の第2の巻線N、が接続され
る。前記トランジスタQノのエミッタは前記トランスT
1の第1の巻線N1の1端に接続され、この巻線N1の
他端はトランジスタQ 1 OFF時の電力供給を行な
うためのフライホイールダイオードCRIのカソードに
接続されると共に、インダクタンスL 、2及び容量C
8よりなる出力フィルタを介して負荷抵抗RLに接続さ
れる。
That is, the collector of the power transistor Q1 is connected to the DC input power source PS1 via an input filter consisting of an inductance L1 and a capacitance C3, and the collector of the power transistor Q1 is connected to the DC input power source PS1.
A second winding N of a current drive transformer T1 using a saturable reactor is connected between the pace and the emitter. The emitter of the transistor Q is connected to the transformer T.
The other end of this winding N1 is connected to the cathode of a flywheel diode CRI for supplying power when the transistor Q 1 is OFF, and the inductance L 2 and capacity C
It is connected to the load resistor RL via an output filter consisting of 8.

この負荷抵抗RLと前記出力フィルタとの接続点には分
圧抵抗R3及びR4が直列に接続される。前記トランス
T1の第3の巻線N1にはダイオードCR2のアノード
が接続されると共に例えばA形トランジスタ等のA字形
負性抵抗素子2を介してダイオ−)”OR,?のカソー
ドに接続される。前記A字形負性抵抗素子2のゲートG
はA字形負性抵抗素子制御回路U3の出力端に接続され
、このA字形負性抵抗素子制御回路U3の入力端は負荷
電流IL検出回路Bに接続される。前記ダイオードCR
2のカソードはトランジスタQ3のエミッタ及びトラン
ジスタQ4のコレクタに接続される0このトランジスタ
Q3のベース及びトランジスタQ4のベースは同期パル
ス発生回路U1に接続される。前記トランジスタQ3の
コレクタはトランスT1のリセット電圧制御のための直
列型電圧安定回路用のトランジスタQ2のエミッタに接
続され、このトランジスタQ2のコレクタは直流駆動用
電源PS2に接続されると共にこの電源PSEは同期パ
ルス発生回路U1に接続される。前記トランジスタQ2
のコレクタとペース間には抵抗R2が接続され、トラン
ジスタQ2のベースはオペアンプU2の出力端に接続さ
れる。このオペアンプU2の一入力端には前記分圧抵抗
R3と84の接続点に接続され、オペアンプU2の十入
力端には規準電圧IR用の直流電源pssにシ続される
。第1図中、Elは大刀電圧、E、は出力電圧、EDF
i属動用電動用電源電圧。
Voltage dividing resistors R3 and R4 are connected in series to the connection point between the load resistor RL and the output filter. The third winding N1 of the transformer T1 is connected to the anode of a diode CR2, and is also connected to the cathode of a diode ()"OR,? via an A-shaped negative resistance element 2 such as an A-type transistor, for example. .Gate G of the A-shaped negative resistance element 2
is connected to the output terminal of the A-shaped negative resistance element control circuit U3, and the input terminal of this A-shaped negative resistance element control circuit U3 is connected to the load current IL detection circuit B. The diode CR
The cathode of transistor Q2 is connected to the emitter of transistor Q3 and the collector of transistor Q4. The base of transistor Q3 and the base of transistor Q4 are connected to synchronization pulse generating circuit U1. The collector of the transistor Q3 is connected to the emitter of a transistor Q2 for a series voltage stabilizing circuit for controlling the reset voltage of the transformer T1, and the collector of this transistor Q2 is connected to a DC driving power source PS2, and this power source PSE is It is connected to the synchronous pulse generation circuit U1. The transistor Q2
A resistor R2 is connected between the collector and the pace, and the base of the transistor Q2 is connected to the output terminal of the operational amplifier U2. One input terminal of this operational amplifier U2 is connected to the connection point between the voltage dividing resistors R3 and 84, and one input terminal of the operational amplifier U2 is connected to a DC power supply pss for the reference voltage IR. In Figure 1, El is the long sword voltage, E is the output voltage, EDF
i-type electric power supply voltage.

次に、前記トランスT1について述べる。トランスT1
の巻線N1及びN、の巻線比はトランジスタQ1のエミ
ッタ電流1 z ユコレクタ電流ICから、トランジス
タQノをONとするのに充分なペース電流IBとなるよ
うに、 c B−77 の関係としβFは次式のように選ぶ βr≦hrg            (1)(但し、
hFIはトランジスタQ1の電流増幅率)から決定し、
また一方、スイッチング周波数fmで発振するように vB奮 f=      xto8       (2)4N、
AB!n から飽和磁束密度B□(ガウス)、断面積A(Cm”)
の可飽和コアを選択する。ここで、VBNはトランジス
タQ10ペース・エミッタ電圧である。
Next, the transformer T1 will be described. transformer T1
The winding ratios of the windings N1 and N are set in the relationship cB-77 so that the emitter current 1z of the transistor Q1 becomes a pace current IB sufficient to turn on the transistor Q1 from the collector current IC. βF is selected as follows: βr≦hrg (1) (However,
hFI is determined from the current amplification factor of transistor Q1),
On the other hand, in order to oscillate at the switching frequency fm, vB = xto8 (2) 4N,
AB! From n, saturation magnetic flux density B□ (Gauss), cross-sectional area A (Cm”)
select a saturable core. where VBN is the transistor Q10 pace emitter voltage.

式(1) 、 (2)の条件を満足するように構成した
トランスTfK第3の巻線N、をほどこし、この巻線N
、に駆動制御用のドライブ信号を加える。
A third winding N of the transformer TfK configured to satisfy the conditions of equations (1) and (2) is provided, and this winding N
A drive signal for drive control is added to .

次に、第1図の動作を第2図の動作波形を参照して説明
する。
Next, the operation of FIG. 1 will be explained with reference to the operation waveforms of FIG. 2.

即ち、駆動用電源PS2け同期ノfルス発生回路U1、
トランジスタQ2、オペアンプU2への電源電力を供給
する。第2図の上段の波形は同期ノ々ルス発生回路U1
で駆動されたトランジスタQ3.Q4の出力電圧波形で
おる。A字形負性抵抗素子2は第4図に示すような特性
を持っておシ第2図の上段に示すようなトランジスタQ
3.Q4の出力電圧波形により駆動することにより急峻
な電流パルスが巻線N3に流入する。この電流パルス信
号によシトランジスタQ1はトランスT1の磁気回路を
経由してイーストライブ用電流が流れトランジスタQ1
がONとなる。このON電流ドライブ素子であるA字形
負性抵抗素子2は第4図に示すような特性を持っている
ものであるため、第1図の実施例に示すように、負荷電
流検出回路Bで負荷電流ILを検出して、負荷電流IL
に比例してA字形負性抵抗素子2のダートGに加える電
圧を制御するA字形負性抵抗素子制御回蕗U3を備えて
いることによシ、08時のペース電流は負荷電流ILに
対応して増加させることができるため、電力トランジス
タQ1の08時の電流を常時理想的な波形とすることが
でき、電力トランジスタQ1のONロスが低減でき効率
を向上させることができる。トランジスタQ1がONと
なれば巻sNmには巻線N□からの帰還電流が流れ、ト
ランジスタQ1のON期間が持続する。
That is, the drive power supply PS2 and the synchronous pulse generation circuit U1,
Supply power to transistor Q2 and operational amplifier U2. The waveform in the upper row of Fig. 2 is the synchronous noise generation circuit U1.
Transistor Q3. This is the output voltage waveform of Q4. The A-shaped negative resistance element 2 has the characteristics shown in Fig. 4, and the transistor Q shown in the upper part of Fig. 2.
3. Driving by the output voltage waveform of Q4 causes a steep current pulse to flow into winding N3. In response to this current pulse signal, an east live current flows through the transistor Q1 via the magnetic circuit of the transformer T1.
becomes ON. Since the A-shaped negative resistance element 2, which is the ON current drive element, has the characteristics shown in FIG. Detects the current IL and adjusts the load current IL
By providing an A-shaped negative resistance element control circuit U3 that controls the voltage applied to the dart G of the A-shaped negative resistance element 2 in proportion to , the pace current at 08:00 corresponds to the load current IL. Therefore, the current of the power transistor Q1 at 8 o'clock can always have an ideal waveform, the ON loss of the power transistor Q1 can be reduced, and the efficiency can be improved. When the transistor Q1 is turned on, a feedback current from the winding N□ flows through the winding sNm, and the ON period of the transistor Q1 continues.

しかし、トランジスタQ1は式(2)で示される自励発
振周波数で10ッキング発振するように設計されている
ため、トランジスタQノ自身でOFF動作を行う。従っ
て、トランジスタQlをOFFにドライブするための電
流は不要となシ、OFF用ドライブ電力は不要となる。
However, since the transistor Q1 is designed to oscillate at the self-excited oscillation frequency shown by equation (2), the transistor Q1 itself performs the OFF operation. Therefore, no current is required to drive the transistor Ql OFF, and no drive power for OFF is required.

通常、トランジスタQ100N用のドライブを行う期間
は1μ禦以下であるので、トランジスタQ1のスイッチ
ングドライブ電力は平均すると極端に少なくなる。また
、トランジスタQ3がONとなっていた期間にトランス
T1に蓄積されたエネルギはトランジスタQ4がONと
なっ次期間で消費される。なお、ダイオードCR,?f
f)ランジスタQ3がQF’F、)ランジスタQ4がO
N期間にトランスTIに蓄積された磁気エネルギを消去
するためのバイパスダイオードである。
Normally, the driving period for transistor Q100N is 1 μm or less, so the switching drive power of transistor Q1 is extremely small on average. Further, the energy accumulated in the transformer T1 during the period when the transistor Q3 is on is consumed in the next period when the transistor Q4 is turned on. In addition, the diode CR,? f
f) Transistor Q3 is QF'F,) Transistor Q4 is O
This is a bypass diode for erasing the magnetic energy accumulated in the transformer TI during the N period.

また、トランジスタQlの0N10FF 7”瓢−ティ
サイクル期間は、第3図に示すような磁気特性をトラン
スTIが持っていることから、トランジスタQ3から印
加されるリセット電圧を変化することにより、デユーテ
ィ比が変わる。従って、負荷抵抗RLへ供給される出力
電圧E。
In addition, during the 0N10FF 7'' cycle period of transistor Ql, the duty ratio can be adjusted by changing the reset voltage applied from transistor Q3, since transformer TI has magnetic characteristics as shown in Figure 3. Therefore, the output voltage E supplied to the load resistor RL changes.

を安定化するためには、出力電圧の分圧抵抗Rj。In order to stabilize the output voltage, a voltage dividing resistor Rj is used.

R4の入力を規準電圧E8と比較し比誤差電圧をオペア
ンプU2によシ増幅してトランジスタQ2を制御するこ
とによりトランジスタQ 3 カらの出力電圧を変化さ
せて安定化できる。第3図中、Hは磁界、Bけ磁束密度
である。
By comparing the input of R4 with the reference voltage E8 and amplifying the ratio error voltage by the operational amplifier U2 and controlling the transistor Q2, the output voltage from the transistor Q3 can be varied and stabilized. In FIG. 3, H is the magnetic field and B is the magnetic flux density.

なお、上記実施例では降圧型のDC/DCコンバータに
ついて述べてきたが、大電力トランジスタをスイッチン
グ動作させる必要のある昇圧型DC/DCコンバータ、
パックブースト(BuckBoost )型DC/DC
コンバータ、DC/ACインバータなど全ての装置に適
用できる。
In the above embodiments, a step-down DC/DC converter has been described, but a step-up DC/DC converter that requires high-power transistor switching operation,
BuckBoost type DC/DC
It can be applied to all devices such as converters and DC/AC inverters.

〔発明の効果〕 以上述べたように本発明によれば、電力トランジスタを
ONとするのにA字形負性抵抗素子の特性を利用して急
峻な電流パルスを容易に作ることができると共に、負荷
電流に比例してA字形負性抵抗素子のダート電圧を変化
させるA字形負性抵抗素子制御回路を付加することによ
シ、常時電力トランジスタのペースドライブ電流波形を
理想的な形に保ち、電力トランジスタのONロスを低減
した電力トランジスタ駆動装置を提供することができる
[Effects of the Invention] As described above, according to the present invention, it is possible to easily create a steep current pulse by utilizing the characteristics of the A-shaped negative resistance element to turn on a power transistor, and also to turn on a power transistor. By adding an A-shaped negative resistance element control circuit that changes the dirt voltage of the A-shaped negative resistance element in proportion to the current, the pace drive current waveform of the power transistor is constantly maintained in an ideal shape, and the power A power transistor drive device with reduced transistor ON loss can be provided.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示す回路図、第2図は第1
図の各部の信号波形の一例を示す図、第3図は第1図の
電流ドライブ用トランスの磁気コアの特性例を示す図、
第4図は第1図のA*形負負性抵抗素子工8対VAg%
性の一例を示す図、第5図Fi電力トランジスタ、の理
想的なイースミ泥波形を示す図、第6図は電力トランジ
スタ駆動装置の電流ドライブ回路を示す回路図、第7図
は第6図の各部の動作波形を示す図、第8図は第5図の
ペース電流の合成を示す図である。 PSJ・・・直流入力電源、Ql、Q2jQ3゜Q4°
・・トランジスタ、TI・・・電流ドライブ用トランス
、PS2・・・駆動用電源、Ul・・・同期パルス発生
回路、U 2・・・オペアンプ、RL・・・負荷抵抗、
CRJ、CR,?・・・ダイオード、R2,R3゜R4
・・・抵抗、C,、C,・・・容量、PSJ・・・基準
電圧、2・・・A字形負性抵抗素子、U3・・・A字形
負性抵抗素子制御回路、B・・・負荷電流検出回路。 出願人代理人  弁理士 鈴 江 武、彦第6図 第7図
Fig. 1 is a circuit diagram showing one embodiment of the present invention, and Fig. 2 is a circuit diagram showing an embodiment of the present invention.
FIG. 3 is a diagram showing an example of the characteristics of the magnetic core of the current drive transformer in FIG. 1.
Figure 4 shows the A* type negative resistance element construction 8 vs. VAg% in Figure 1.
Fig. 5 is a diagram showing an ideal YSMI waveform of a Fi power transistor, Fig. 6 is a circuit diagram showing a current drive circuit of a power transistor drive device, and Fig. 7 is a diagram showing an example of the current drive circuit of a power transistor drive device. A diagram showing operation waveforms of each part, and FIG. 8 is a diagram showing a combination of the pace currents in FIG. 5. PSJ...DC input power supply, Ql, Q2jQ3゜Q4°
...transistor, TI...transformer for current drive, PS2...power supply for drive, Ul...synchronous pulse generation circuit, U2...operational amplifier, RL...load resistance,
CRJ, CR,? ...Diode, R2, R3゜R4
...Resistance, C,,C,...Capacitance, PSJ...Reference voltage, 2...A-shaped negative resistance element, U3...A-shaped negative resistance element control circuit, B... Load current detection circuit. Applicant's agent Patent attorney Takeshi Suzue, Hiko Figure 6 Figure 7

Claims (1)

【特許請求の範囲】[Claims] 電力トランジスタをスイッチング動作させる可飽和リア
クトルを使用した電流ドライブ用トランスを有する電力
トランジスタ駆動装置において、電流ドライブ用トラン
スの3次巻線に電力トランジスタのスイッチング駆動を
行うΛ字形負性抵抗素子を接続し、このΛ字形負性抵抗
素子に加えるゲート電圧を負荷電流に対応して制御する
Λ字形負性抵抗素子制御回路を設けたことを特徴とする
電力トランジスタ駆動装置。
In a power transistor drive device having a current drive transformer using a saturable reactor for switching the power transistor, a Λ-shaped negative resistance element for switching the power transistor is connected to the tertiary winding of the current drive transformer. A power transistor driving device comprising: a Λ-shaped negative resistance element control circuit that controls a gate voltage applied to the Λ-shaped negative resistance element in accordance with a load current.
JP6523985A 1985-03-29 1985-03-29 Power transistor drive device Pending JPS61224620A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6523985A JPS61224620A (en) 1985-03-29 1985-03-29 Power transistor drive device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6523985A JPS61224620A (en) 1985-03-29 1985-03-29 Power transistor drive device

Publications (1)

Publication Number Publication Date
JPS61224620A true JPS61224620A (en) 1986-10-06

Family

ID=13281162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6523985A Pending JPS61224620A (en) 1985-03-29 1985-03-29 Power transistor drive device

Country Status (1)

Country Link
JP (1) JPS61224620A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01308165A (en) * 1988-06-02 1989-12-12 Nippon Tekunaato:Kk Switching type constant-voltage control circuit
JPH0279184U (en) * 1988-12-08 1990-06-18

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01308165A (en) * 1988-06-02 1989-12-12 Nippon Tekunaato:Kk Switching type constant-voltage control circuit
JPH0279184U (en) * 1988-12-08 1990-06-18

Similar Documents

Publication Publication Date Title
JP3966351B2 (en) Power factor correction circuit
Koo et al. New zero-voltage-switching phase-shift full-bridge converter with low conduction losses
US9913329B2 (en) Control method and device employing primary side regulation in a quasi-resonant AC/DC flyback converter without analog divider and line-sensing
US20050270814A1 (en) Modified sinusoidal pulse width modulation for full digital power factor correction
CN104734510A (en) Switch power supply and control chip thereof
WO2005011094A1 (en) Dc converter
JP2004282958A (en) Power factor improving circuit
JP5217535B2 (en) DC-DC converter
JP2006014559A (en) Dc/dc converter
JPH11122926A (en) Self-oscillating switching power supply
JPH06276731A (en) Self-excited dc-dc converter
JPS61224620A (en) Power transistor drive device
JP2013027124A (en) Switching power supply circuit
JP2003339157A (en) Self-excited switching power unit
JPH02174555A (en) Dc/dc converter
JP2001309646A (en) Switching power unit
JP3214687B2 (en) Step-down high power factor converter
JP4289000B2 (en) Power factor correction circuit
JP3697974B2 (en) Control circuit for switching DC-DC converter
JP3199571B2 (en) DCDC converter device
JPS61224619A (en) Power transistor drive device
JP2004304970A (en) Switching power supply unit and control method for voltage conversion
JPS61224618A (en) Power transistor drive device
KR940008908B1 (en) Inverter circuit
JP4097442B2 (en) Switching power supply device and control circuit used therefor