JPS61222092A - マスクｒｏｍ - Google Patents
マスクｒｏｍInfo
- Publication number
- JPS61222092A JPS61222092A JP60064098A JP6409885A JPS61222092A JP S61222092 A JPS61222092 A JP S61222092A JP 60064098 A JP60064098 A JP 60064098A JP 6409885 A JP6409885 A JP 6409885A JP S61222092 A JPS61222092 A JP S61222092A
- Authority
- JP
- Japan
- Prior art keywords
- data
- rom
- matrix
- inverter
- written
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明はマスクＲＯＭ （ｍａｓｋ ｐｒｏｇｒａｍｍ
ｅｄｒｅａｄ ｏｎｌｙｍｅｍｏｒｙ ）に関するもの
である。
ｅｄｒｅａｄ ｏｎｌｙｍｅｍｏｒｙ ）に関するもの
である。
〈発明の概要〉
本発明のマスクＲＯＭは、本来の情報を反転した情報が
書き込まれたマトリックス部と該マトリックス部の出力
側に接続されたインバータ部とから成ることを特徴とす
るものである。
書き込まれたマトリックス部と該マトリックス部の出力
側に接続されたインバータ部とから成ることを特徴とす
るものである。
〈従来の技術〉
集積回路のマスクＲＯＭへのデータの書き込みは、デー
タの１″と“Ｏ”を、トランジスタの有・無、コンタク
トの有・無、イオン打込みの有・無等に対応させて行っ
ている。したがって、書き込みデータに於ける“１”と
“０”の比率により、上記トランジスタの個数等が変化
するわけであるが、該トランジスタの個数等が増加する
と、それに応じて歩留まりが低下し、また処理時間も長
くなるという問題があった。
タの１″と“Ｏ”を、トランジスタの有・無、コンタク
トの有・無、イオン打込みの有・無等に対応させて行っ
ている。したがって、書き込みデータに於ける“１”と
“０”の比率により、上記トランジスタの個数等が変化
するわけであるが、該トランジスタの個数等が増加する
と、それに応じて歩留まりが低下し、また処理時間も長
くなるという問題があった。
〈発明が解決しようとする問題点〉
本発明は従来のマスクＲＯＭに於ける上記問題点、すな
わち、書き込みデータに於ける”１”、ｏ”の比率によ
り、歩留まりが低下し、また処理時間が長くなることが
あるという問題点を解決しようとするものである。
わち、書き込みデータに於ける”１”、ｏ”の比率によ
り、歩留まりが低下し、また処理時間が長くなることが
あるという問題点を解決しようとするものである。
〈問題点を解決するだめの手段〉
ＲＯＭマトリックス部の出力側にインバータを接続し、
データを反転させて書き込む。
データを反転させて書き込む。
く作用〉
上記構成とすることにより、トランジスタ個数等の減少
をはかることができるので、歩留まりの低下、処理時間
の増加を防止することができる。
をはかることができるので、歩留まりの低下、処理時間
の増加を防止することができる。
〈実施例〉
第１図は本発明に係るマスクＲＯＭのブロック図である
。また、比較のために従来のマスクＲＯＭのブロック図
を第２図に示す。
。また、比較のために従来のマスクＲＯＭのブロック図
を第２図に示す。
第１図及び第２図に於いて、ｌは入力バッファ、２は行
デコーダ、３は列デコーダ、４はＲＯＭマトリックス、
５は出力バッフ１である。そして、第１図に於ける６が
、本発明に於ける特徴部分である、ＲＯＭマトリックス
４の出力側に接続されたインバータである。従来通りの
データ書き込みではトランジスタ個数等が増加し、歩留
まりの低下等を招来するときは、データ書き込みを反転
させて行なうと共に、上記インバータを追加する。
デコーダ、３は列デコーダ、４はＲＯＭマトリックス、
５は出力バッフ１である。そして、第１図に於ける６が
、本発明に於ける特徴部分である、ＲＯＭマトリックス
４の出力側に接続されたインバータである。従来通りの
データ書き込みではトランジスタ個数等が増加し、歩留
まりの低下等を招来するときは、データ書き込みを反転
させて行なうと共に、上記インバータを追加する。
データを反転させず、そのまま書き込むときは、上記イ
ンバータ６をＲＯＭマトリックス４と出力バッファ５と
の間に設けず、ＲＯＭマトリックス４の出力が、そのま
ま出力バッファ５に入力されるようにする。ＲＯＭのデ
ータを書込むにはマスクが１枚必要となる。このマスク
にＲＯＭデータと共にインバータの切り換えデータを書
き込んでおくことにより、上記インバータの切り換え（
インバータをＲＯＭマトリックスと出力バッファとの間
に形成するか否か）を制御する。
ンバータ６をＲＯＭマトリックス４と出力バッファ５と
の間に設けず、ＲＯＭマトリックス４の出力が、そのま
ま出力バッファ５に入力されるようにする。ＲＯＭのデ
ータを書込むにはマスクが１枚必要となる。このマスク
にＲＯＭデータと共にインバータの切り換えデータを書
き込んでおくことにより、上記インバータの切り換え（
インバータをＲＯＭマトリックスと出力バッファとの間
に形成するか否か）を制御する。
例えば、ＲＯＭのデータが“ｌ”のときトランジスタ有
、ＲＯＭのデータが＠θ″のときトランジスタ無のマス
クＲＯＭの場合で、データの比率が、ビが６０％、“０
”が４０％であるときは、従来のマスクＲＯＭと比較し
て、トランジスタの個数を胆＝乳に減少させることがで
きる。
、ＲＯＭのデータが＠θ″のときトランジスタ無のマス
クＲＯＭの場合で、データの比率が、ビが６０％、“０
”が４０％であるときは、従来のマスクＲＯＭと比較し
て、トランジスタの個数を胆＝乳に減少させることがで
きる。
０ Ｂ
〈発明の効果〉
以上詳細に説明したように本発明によれば、マスクＲＯ
Ｍに於けるトランジスタ個数等の減少をはかることがで
き、歩留まりの向上及び処理時間の短縮を達成すること
ができるものである。
Ｍに於けるトランジスタ個数等の減少をはかることがで
き、歩留まりの向上及び処理時間の短縮を達成すること
ができるものである。
第１図は本発明に係るマスクＲＯＭのブロック図、第２
図は従来のマスクＲＯＭのブロック図である。 符号の説明 ｌ：入力バッファ、２：行デコーダ、８：列デコーダ、
４：ＲＯＭマトリックス、５：出力バッファ、６：イン
バータ。 代理人 弁理士 福 士 愛 彦（他２名）滞／１’ｇ
ｌＩｎ マｘ ７ＲＯＭａプロ４ｔｇ第１− ４廼ネ一マズ７ｆ？ＯＭ−ヅロシ７図 第２図
図は従来のマスクＲＯＭのブロック図である。 符号の説明 ｌ：入力バッファ、２：行デコーダ、８：列デコーダ、
４：ＲＯＭマトリックス、５：出力バッファ、６：イン
バータ。 代理人 弁理士 福 士 愛 彦（他２名）滞／１’ｇ
ｌＩｎ マｘ ７ＲＯＭａプロ４ｔｇ第１− ４廼ネ一マズ７ｆ？ＯＭ−ヅロシ７図 第２図
Claims (1)
- １、本来の情報を反転した情報が書き込まれたマトリッ
クス部と、該マトリックス部の出力側に接続されたイン
バータ部とから成ることを特徴とするマスクＲＯＭ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60064098A JPS61222092A (ja) | 1985-03-27 | 1985-03-27 | マスクｒｏｍ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60064098A JPS61222092A (ja) | 1985-03-27 | 1985-03-27 | マスクｒｏｍ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61222092A true JPS61222092A (ja) | 1986-10-02 |
Family
ID=13248257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60064098A Pending JPS61222092A (ja) | 1985-03-27 | 1985-03-27 | マスクｒｏｍ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61222092A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01119991A (ja) * | 1987-11-04 | 1989-05-12 | Sony Corp | マスクｒｏｍ |
| JP2008091005A (ja) * | 2006-09-05 | 2008-04-17 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2011253592A (ja) * | 2010-06-02 | 2011-12-15 | Fujitsu Semiconductor Ltd | 半導体記憶装置の製造方法及び半導体記憶装置 |
-
1985
- 1985-03-27 JP JP60064098A patent/JPS61222092A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01119991A (ja) * | 1987-11-04 | 1989-05-12 | Sony Corp | マスクｒｏｍ |
| JP2008091005A (ja) * | 2006-09-05 | 2008-04-17 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2011253592A (ja) * | 2010-06-02 | 2011-12-15 | Fujitsu Semiconductor Ltd | 半導体記憶装置の製造方法及び半導体記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920008925A (ko) | 반도체집적회로 | |
| JPH0612863A (ja) | デュアルポートｄｒａｍ | |
| JPH0527285B2 (ja) | ||
| JPS61222092A (ja) | マスクｒｏｍ | |
| JP3080701B2 (ja) | セットリセット型フリップフロップ回路 | |
| JPH10228777A (ja) | 半導体メモリ装置 | |
| JPS61165882A (ja) | 半導体メモリ回路 | |
| JPS59231666A (ja) | マイクロプロセツサ周辺素子 | |
| JPH10289582A (ja) | センシング回路 | |
| JPH01205789A (ja) | スタティックｒａｍ | |
| JPS6242359B2 (ja) | ||
| JPH0352678B2 (ja) | ||
| JPH03192595A (ja) | メモリセルとメモリ集積回路 | |
| JP2782946B2 (ja) | 半導体集積回路 | |
| JPS61149989A (ja) | 半導体記憶装置 | |
| JPS61208699A (ja) | 半導体集積回路 | |
| JPH04259987A (ja) | 半導体記憶装置 | |
| JPS61186019A (ja) | Ｅ↑２ｐｒｏｍ | |
| JPS6025113U (ja) | ソレノイド駆動回路 | |
| JPS58119B2 (ja) | 半導体記憶装置 | |
| JPS61113183A (ja) | 半導体メモリ回路 | |
| JPS6242360B2 (ja) | ||
| JPS61134998A (ja) | 読出し専用メモリ | |
| JPH0373489A (ja) | 半導体メモリ | |
| JPH0354653A (ja) | マイクロプロセッサの固定データ書込方法 |