JPS61198837A - Pn generator for spread spectrum system - Google Patents

Pn generator for spread spectrum system

Info

Publication number
JPS61198837A
JPS61198837A JP60038253A JP3825385A JPS61198837A JP S61198837 A JPS61198837 A JP S61198837A JP 60038253 A JP60038253 A JP 60038253A JP 3825385 A JP3825385 A JP 3825385A JP S61198837 A JPS61198837 A JP S61198837A
Authority
JP
Japan
Prior art keywords
signal
initial value
frame
circuit
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60038253A
Other languages
Japanese (ja)
Inventor
Shigeki Takeda
重喜 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP60038253A priority Critical patent/JPS61198837A/en
Publication of JPS61198837A publication Critical patent/JPS61198837A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To attain the setting of an ID code and to attain the easiness of change by constituting a PN generator comprised of the N-th order of polynomial with a shift register and an initial value setting section setting an initial value of the shift register and generating a signal synchronizing with a frame synchronizing signal so as to set the initial value with a switch or a simply memory. CONSTITUTION:A PN by the 7-th order of polynomial synchronizing with a bit and a frame is generated by a PN generating circuit 40. The PN signal generator consists of an adder 83, a shift register 84 and an initial value setting section 85, and is included in a scrambler 39. In generating a PN by using the 10-stage of shift register 84, the addition using '2' as module to, e.g., the output of the 10-th stage and the output of the 3rd stage is applied by the adder 83 and fed back to the input. The content of the shift register is set to a pattern, e.g., as LBS=1 at the start of one frame as the initial value normally and the others are reset. At the state of one frame, the initial value setting section 85 is used to set a specific pattern to the shift register 84 as the initial value and the PN is generated from the state.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、スペクトラム拡散通信システムのPN発生器
に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a PN generator for a spread spectrum communication system.

(従来の技術) 従来の周波数ホッピングを使用したスペクトラム拡散通
信システムでは、キャリヤに複数のシンセサイザの出力
を組み合わせて切り換えて使用しているため、キャリヤ
に位相不連続点が発生する。
(Prior Art) In a conventional spread spectrum communication system using frequency hopping, a phase discontinuity point occurs in the carrier because the outputs of a plurality of synthesizers are combined and switched for use as a carrier.

そのため、コヒーレント検波方式の受信機には不向きで
、特に高速度の装置を実現することは困難であった。
Therefore, it is not suitable for a receiver using a coherent detection method, and it has been particularly difficult to realize a high-speed device.

コヒーレントでない受信機では回路が複雑になり、各々
のキャリヤ周波数のチャンネル間隔に制約がつき、妨害
の面でもコヒーレントのものより不利であった。
Non-coherent receivers require more complex circuits, have restrictions on channel spacing for each carrier frequency, and are less favorable than coherent receivers in terms of interference.

従来は、スクランブルの多項式が決まると、フレームに
対しある固定の初期状態のパターンでスクランブルを開
始していた。
Conventionally, once a scrambling polynomial is determined, scrambling for a frame is started using a certain fixed initial state pattern.

同期捕捉を容易にする目的で初期状態の違うパターンを
同時にサブ的に使用する例もあるが、基本的にスクラン
ブルのパターンの初期状態は固定のままである。
Although there are some cases in which patterns with different initial states are used simultaneously and sub-patterns for the purpose of facilitating synchronization acquisition, basically the initial state of the scramble pattern remains fixed.

スクランブルの多項式を1つ決めてしまうと、スクラン
ブルはその例1つだけしかできない。
Once one scrambling polynomial is determined, only one example of that scrambling polynomial can be scrambled.

(発明の目的) 本発明の目的は、周波数ホッピングを用いたスペクトラ
ム拡散方式でスクランブル多項式実現のシフトレジスタ
の初期値を指定し、アドレッサビリティを持たせること
ができるスペクトラム拡散通信システムのPN発生器を
提供することにある。
(Object of the Invention) The object of the present invention is to provide a PN generator for a spread spectrum communication system that can specify the initial value of a shift register realizing a scramble polynomial using a spread spectrum method using frequency hopping and provide addressability. Our goal is to provide the following.

(発明の構成) 前記目的を達成するために、本発明によるスペクトラム
拡散通信システムのPN発生器は、N次の多項式による
PN発生器を、シフトレジスタと、このシフトレジスタ
の初期値を設定するフレーム同期信号と同期した初期値
設定部から構成されている。
(Structure of the Invention) In order to achieve the above object, the PN generator of the spread spectrum communication system according to the present invention includes a PN generator using an Nth-order polynomial, a shift register, and a frame for setting the initial value of the shift register. It consists of an initial value setting section synchronized with a synchronization signal.

(実施例) 以下、図面等を参照して本発明をさらに詳しく説明する
(Example) Hereinafter, the present invention will be described in more detail with reference to the drawings and the like.

第5図に本発明によるスペクトラム拡散通信システムの
送信系、第6図に同受信系の一実施例の原理ブロック図
を示す。
FIG. 5 shows a principle block diagram of an embodiment of the transmitting system of the spread spectrum communication system according to the present invention, and FIG. 6 shows an embodiment of the receiving system.

まず、送信系のブロック図、第5図の説明を行う。First, the block diagram of the transmission system, FIG. 5, will be explained.

送信系のブロックには、入力信号として音声信号3とデ
ータ信号4、および同期信号としてビット同期信号1と
フレーム同期信号2が与えられている。
The transmission system block is given an audio signal 3 and a data signal 4 as input signals, and a bit synchronization signal 1 and a frame synchronization signal 2 as synchronization signals.

音声信号3はプリエンファシス回路5を介してローパス
フィルタ6に接続され、帯域制限されてA/D変換7、
あるいはADM8等の処理を受けて、ディジタル信号に
変換される。
The audio signal 3 is connected to a low-pass filter 6 via a pre-emphasis circuit 5, band-limited, and A/D converted 7.
Alternatively, it is processed by an ADM8 or the like and converted into a digital signal.

前記ディジタル信号はデータ信号人力4と共にエンコー
ダ9に入力され、シリアルデータに変換される。
The digital signal is input to the encoder 9 together with the data signal 4 and converted into serial data.

このシリアルデータに、誤り訂正符号付加回路10によ
り誤り訂正符号が加えられ、インターリーブ回路11に
よりインターリーブされ、10次の多項式回路によりス
クランブルを受け、同時にフレーム同期信号も加えられ
る。
An error correction code is added to this serial data by an error correction code adding circuit 10, interleaved by an interleave circuit 11, scrambled by a 10th order polynomial circuit, and a frame synchronization signal is also added at the same time.

一方、RFキャリヤは、7次の多項式による周波数ホン
ビッグパターン、および捕捉用の掃引信号で、周波数ホ
ッピングされている。
On the other hand, the RF carrier is subjected to frequency hopping using a frequency hombig pattern based on a seventh-order polynomial and a sweep signal for acquisition.

このキャリヤは、スクランブル回路12によりスクラン
ブルされた信号で、位相変調器14で変調され、RF出
力15として出力される。
This carrier is a signal scrambled by a scrambling circuit 12, modulated by a phase modulator 14, and outputted as an RF output 15.

次に第6図を参照して受信系のブロックを説明する。Next, the blocks of the receiving system will be explained with reference to FIG.

受信されたRF信号16を捕捉回路17で捕捉して、受
信機のPLLをロックさせて、ビット同期信号21.フ
レーム同期信号22で多項式を生成してホッピングパタ
ーン回路19によりホッピングパターンを再生して、P
LLをロックさせ続け、同時に10次の多項式を生成し
てディスクランブル回路20でディスクランブルを行う
The received RF signal 16 is captured by the capture circuit 17, the PLL of the receiver is locked, and the bit synchronization signal 21. A polynomial is generated using the frame synchronization signal 22 and a hopping pattern is reproduced using the hopping pattern circuit 19.
The LL is kept locked, and at the same time, a 10th order polynomial is generated and descrambled by the descrambling circuit 20.

その後、ディインターリーブ回路23でディインターリ
ーブされ、誤り訂正回路24で誤り訂正された後、デコ
ーダ25で音声PCM信号とデータ信号29が分離され
、音声PCM信号はD/A変換器26で音声信号に変換
され、ローパスフィルタ27、ディエンファシス回路2
8を介して出力端子30に出力される。
Thereafter, the deinterleaving circuit 23 deinterleaves the error correction circuit 24, the decoder 25 separates the audio PCM signal and the data signal 29, and the D/A converter 26 converts the audio PCM signal into an audio signal. converted, low pass filter 27, de-emphasis circuit 2
8 to the output terminal 30.

第1図に、同じく本発明によるSSシステムの実施例の
信号のフレーム構造を示す。
FIG. 1 shows a signal frame structure of an embodiment of the SS system according to the present invention.

1フレームは2” =1024ビットから成り立ち、さ
らに1フレームが27=128ビツトより成り立つ8つ
のサブフレームに分けられる。
One frame is made up of 2''=1024 bits, and one frame is further divided into eight subframes made up of 27=128 bits.

1フレーム中の信号は符号長1024ビツトよりなる1
0次系列のシリアルPNでスクランブルがかけられてい
るが、フレームの最初の16ビツトは同期信号であるの
でスクランブルから外され、特定の同期パターンとなっ
ている。
The signal in one frame has a code length of 1024 bits.
The first 16 bits of the frame are a synchronization signal and are therefore removed from the scramble, forming a specific synchronization pattern.

周波数ホッピングされているキャリヤは、この10次系
列のPNでスクランブルされた信号でPSK変調される
The frequency-hopped carrier is PSK-modulated with a signal scrambled with this 10th order PN.

一方、lサブフレーム内では、符号長128ビツトの7
次系列のパラレルのPN周波数ホッピングパターンでキ
ャリヤの周波数がホッピングされる。
On the other hand, within the l subframe, there are 7 bits with a code length of 128 bits.
The carrier frequency is hopped in a next series of parallel PN frequency hopping patterns.

ただし、1フレームの最初のサブフレームの最初の16
ビツト分は、受信機のPLL捕捉用に、キャリヤ周波数
が、第2図に示すように、ディジタル的に掃引されるた
め、7次のPN周波数ホッピングパターンからはずされ
る。
However, the first 16 of the first subframe of one frame
The bits are removed from the seventh order PN frequency hopping pattern because the carrier frequency is digitally swept as shown in FIG. 2 for receiver PLL acquisition.

なお、この捕捉用の16ビツトとしては、フレーム同期
用の16ビツトと同じビットが使われている。
Note that the 16 bits for acquisition use the same bits as the 16 bits for frame synchronization.

このように、信号は、1フレ一ム単位で210=102
4ビツトのPNと、1サブフレ一ム単位で27=128
ビツトのPN周波数がホッピングパターンで二重にスク
ランブルがかけられており、■フレーム内で、サブフレ
ームを単位として8回周波数ホッピングパターンがくり
返される。
In this way, the signal is 210=102 per frame.
27=128 in 4-bit PN and 1 subframe unit
The bit PN frequency is doubly scrambled using a hopping pattern, and the frequency hopping pattern is repeated eight times in units of subframes within a frame.

次に、本発明によるスペクトラム拡散通信システムの実
施例の変復調部の詳細を説明する。
Next, details of the modulation/demodulation section of the embodiment of the spread spectrum communication system according to the present invention will be explained.

第7図は変開器の詳細なブロック図である。FIG. 7 is a detailed block diagram of the transformer.

まず、キャリヤの周波数ホッピングについて説明する。First, carrier frequency hopping will be explained.

ビット、フレームに同期した7次の多項式によるPNが
PN発生回路40で発生される。
A PN generating circuit 40 generates a PN based on a seventh-order polynomial synchronized with bits and frames.

1024ビツト1フレーム内で、このPNによる128
ビツトを1周期とするサブフレームを単位として8回く
り返される。
Within one 1024-bit frame, 128 bits according to this PN
It is repeated eight times in units of subframes, each cycle of which is a bit.

フレームの最初の16ビツト分の周波数ホッピング信号
は、捕捉用の掃引パターン信号であり、フレーム同期制
御部38より提供される。
The frequency hopping signal for the first 16 bits of the frame is a sweep pattern signal for acquisition, and is provided by the frame synchronization control section 38.

PNの周波数ホッピングパターン信号、あるいは捕捉用
掃引パターン信号はスイッチ42で選択されてD/A変
換器43へ送られる。
The PN frequency hopping pattern signal or acquisition sweep pattern signal is selected by the switch 42 and sent to the D/A converter 43.

すなわち、フレームの最初の16ビツト分は、スイッチ
42が下の状態で、同期制御部38からの捕捉用掃引パ
ターンがD/A変換器43へ提供される。
That is, for the first 16 bits of the frame, the acquisition sweep pattern from the synchronization control section 38 is provided to the D/A converter 43 with the switch 42 in the down state.

第17ビツトから1024ビツト分までは、スイッチ4
2が上の状態で、7次の多項式によるPN周波数ホッピ
ングパターン信号がD/A変換器43に供給される。
From the 17th bit to the 1024th bit, switch 4
2 is above, a PN frequency hopping pattern signal based on a seventh-order polynomial is supplied to the D/A converter 43.

こうして、1フレ一ム分の周波数ホッピングが終了する
と、スイッチ42が下の状態となり、同様のサイクルを
くり返す。
In this way, when frequency hopping for one frame is completed, the switch 42 is turned down, and the same cycle is repeated.

このようにして、D/A変換器43に周波数ホンピング
信号が加えられ、変換された信号はホールド回路44で
波形整形され、VCO45に加えられる。
In this way, a frequency homp signal is applied to the D/A converter 43, and the converted signal is waveform-shaped by the hold circuit 44 and applied to the VCO 45.

VCO45は、ホールド回路44からの周波数ホッピン
グ信号で周波数変調され、周波数ホッピングしているキ
ャリヤ、すなわちスペクトラムが拡散されたキャリヤが
発生する。
The VCO 45 is frequency modulated by the frequency hopping signal from the hold circuit 44, and frequency hopping carriers, that is, spectrum-spread carriers are generated.

こノキャリャはPSK変調されるため、2系統に分けら
れる。一方はそのまま、もう一方は移相器46により1
80°位相が変えられてスイッチ47で選択されてPS
K信号が発生する。
Since this carrier is PSK modulated, it is divided into two systems. One side remains as it is, and the other side is set to 1 by the phase shifter 46.
The phase is changed by 80° and selected by the switch 47, and the PS
A K signal is generated.

一方、インターリーブされた信号は、フレームと同期し
た10次の多項式によるPN信号でスクランブルされる
On the other hand, the interleaved signal is scrambled with a PN signal using a 10th order polynomial synchronized with the frame.

次に第9図を参照してPN信号発生器の実施例を説明す
る。PN信号発生器は、加算器83、シフトレジスタ8
4、初期値設定部85からなり、第7図のスクランブラ
39に含まれている。
Next, an embodiment of the PN signal generator will be described with reference to FIG. The PN signal generator includes an adder 83 and a shift register 8.
4. It consists of an initial value setting section 85 and is included in the scrambler 39 in FIG.

第9図の10段のシフトレジスタ84を用いPNを発生
させるには、例えば10段目の出方と3段目の出力とを
2を法とする加算を加算器83で行い、入力へ帰還する
To generate PN using the 10-stage shift register 84 in FIG. 9, for example, the output of the 10th stage and the output of the 3rd stage are added modulo 2 in the adder 83, and the result is fed back to the input. do.

その際通常は、初期値として1フレーム開始時にシフト
レジスタの内容をあるパターン例えば、LSB−1にし
て他をリセットする。
In this case, the contents of the shift register are usually set to a certain pattern, for example, LSB-1, as an initial value at the start of one frame, and the others are reset.

本発明では、1フレームの開始時に、初期値として85
初期値設定部により、特定のパターンに84シフトレジ
スタがセットされ、その状態からPNを発生しはじめる
In the present invention, at the start of one frame, the initial value is 85.
The initial value setting section sets the 84 shift register to a specific pattern, and starts generating PN from that state.

設定パターンは1023通りあり、任意に指定できる構
想となっている。
There are 1023 setting patterns, and the concept is that they can be specified arbitrarily.

このスクランブルされた信号とフレーム同期パターン信
号がスイッチ41で選択されて、PSK変調器へ加えら
れる。
This scrambled signal and the frame synchronization pattern signal are selected by switch 41 and applied to the PSK modulator.

すなわち、1フレームの最初の16ビツトはフレーム同
期パターン信号であり、インターリーブ回路37内で発
生させられ、上の状態にあるスイッチ41を介してスク
ランブルされずに直接PSK変調器へ送られる。
That is, the first 16 bits of one frame are a frame synchronization pattern signal, which is generated within the interleave circuit 37 and sent directly to the PSK modulator without being scrambled via the switch 41 in the upper state.

インターリーブ回路37からの第17〜1024ビツト
は、多項式39によりスクランブルされ、下の状態に切
換えられたスイッチ41を介してPSK変調器へ送られ
る。
The 17th to 1024th bits from interleaving circuit 37 are scrambled by polynomial 39 and sent to the PSK modulator via switch 41 switched to the down state.

次のフレームでは、スイッチ41が上の状態となり、同
様のサイクルをくり返す。
In the next frame, the switch 41 is in the up position and the same cycle is repeated.

次に、第8図に示される復調器の詳細なブロック図の説
明を行う。
Next, a detailed block diagram of the demodulator shown in FIG. 8 will be explained.

復調器は大きく分けると、点線で囲われるディジタル信
号処理部と、それ以外のRF倍信号復調部とに分けられ
る。RF信号復調部は50〜58のコスタスループによ
るPSK復調部と、59,61の捕捉用周波数掃引信号
検出部、60のAFC部、62.63の周波数ホッピン
グPNパターン信号のオフセット電圧発生部、64.6
5のビット同期信号抽出部に分けられる。
The demodulator can be roughly divided into a digital signal processing section surrounded by a dotted line and an RF multiplied signal demodulation section. The RF signal demodulation section includes a PSK demodulation section using Costas loops 50 to 58, acquisition frequency sweep signal detection sections 59 and 61, an AFC section 60, an offset voltage generation section for frequency hopping PN pattern signals 62 and 63, and 64. .6
It is divided into five bit synchronization signal extraction sections.

初期設定の状態として、コスタスループのループフィル
タ57が広帯域で、かつループゲインが高く、キャブチ
ア−レンジが広い状態としである。
The initial setting is such that the Costas loop loop filter 57 has a wide band, a high loop gain, and a wide cab chia range.

この状態で、あるRF倍信号捕捉すると、その周波数変
化分が復調信号としてローパスフィルタ57から出力さ
れる。信号をキャッチしていない時、および捕捉用周波
数掃引信号以外の周波数ホッピングパターン信号を復調
している時は、ノイズあるいはPNがfjHIlされて
、ループフィルタ57から出力される。
In this state, when a certain RF multiplied signal is captured, the frequency change is output from the low-pass filter 57 as a demodulated signal. When no signal is being captured and when a frequency hopping pattern signal other than the frequency sweep signal for capture is being demodulated, noise or PN is fjHIl and output from the loop filter 57.

このノイズ、あるいはPN出力が捕捉用掃引信号の整合
フィルタ59に加えられるとその出力電圧、あるいは出
力電流は制限される。
When this noise or PN output is applied to the acquisition sweep signal matched filter 59, its output voltage or output current is limited.

しかるに、捕捉用掃引信号が同様に復調、出力さ   
 −れて整合フィルタ59に加えられると第3図あるい
は第4図に示されるような捕捉用掃引信号の自己相関関
数と同じ波形φ5S(t)が出力される。
However, if the acquisition sweep signal is demodulated and output in the same way,
- and applied to the matched filter 59, a waveform φ5S(t) which is the same as the autocorrelation function of the capture sweep signal as shown in FIG. 3 or 4 is output.

φ5S(t)の出力のピーク値は、ノイズあるいはPN
入力時の出力に対して大きい値となるので、捕捉用掃引
信号を受信したと判定できる。
The peak value of the output of φ5S(t) is due to noise or PN
Since the value is larger than the output at the time of input, it can be determined that the capture sweep signal has been received.

実際には、φSS (t ’)の最大値よりやや小さい
値をスレッショルド値として設け、整合フィルタ59の
出力がこのスレッショルド値を越えたときに、受信系が
捕捉用掃引信号を受信したと判定し、スレッショルド回
路61が判定信号をコントロール回路70へ送る。
In reality, a threshold value is set that is slightly smaller than the maximum value of φSS (t'), and when the output of the matched filter 59 exceeds this threshold value, it is determined that the receiving system has received the acquisition sweep signal. , the threshold circuit 61 sends a determination signal to the control circuit 70.

スレッショルドレベルは、第4図の第12〜13ビツト
の入力時における整合フィルタの応答出力レベルに設定
しておく。
The threshold level is set to the response output level of the matched filter when the 12th and 13th bits in FIG. 4 are input.

一方、これと平行して、コスタスループのローパスフィ
ルタ56よりPSK復調信号が出力され、微分回路64
を通ってパルスに変換され、スレッショルド回路65で
雑音を除去され、ディスクランブル回路77、零検出回
路72、フレーム同期信号抽出回路73、vCX074
,75へ供給されている。
On the other hand, in parallel with this, a PSK demodulated signal is output from the low-pass filter 56 of the Costas loop, and the differential circuit 64 outputs a PSK demodulated signal.
It is converted into a pulse through the threshold circuit 65, noise is removed by the threshold circuit 65, the descrambling circuit 77, the zero detection circuit 72, the frame synchronization signal extraction circuit 73, and the vCX074.
, 75.

まず、VCOX74.75により64KHzO)ピット
クロツタ信号が抽出されている。前述の捕捉用掃引信号
の受信判定信号により、コントロール回路70は零検出
回路72をスタートさせる。
First, a 64 KHz (O) pit crotter signal is extracted by VCOX74.75. The control circuit 70 starts the zero detection circuit 72 based on the reception determination signal of the acquisition sweep signal described above.

PSK復調されたフレーム同期信号は、第13〜16ビ
ツトでは1110パターンに選んであるので、零検出回
路72がスタートしてから最初に検出したOがフレーム
同期信号の最後のビット、すなわちフレームの第16ビ
ツトと判定できる。
Since the PSK demodulated frame synchronization signal has a 1110 pattern for the 13th to 16th bits, the first O detected after the zero detection circuit 72 starts is the last bit of the frame synchronization signal, that is, the 1110th pattern of the frame. It can be determined that it is 16 bits.

フレーム同期信号が抽出、判定されたので、零検出回路
72は、ディスクランブル回路77を第17ビツト目の
状態からスタートさせる。
Since the frame synchronization signal has been extracted and determined, the zero detection circuit 72 starts the descrambling circuit 77 from the state of the 17th bit.

先に第9図を参照して説明したのと同じ構成のPN発生
器が第8図のディスクランブル回路77に含まれている
A PN generator having the same configuration as previously described with reference to FIG. 9 is included in the descrambling circuit 77 of FIG.

10段のシフトレジスタを用いPNを発生させるには、
例えば10段目の出力と3段目の出力とを2を法とする
加算を行い、入力へ帰還する。その際通常は、初期値と
して1フレーム開始時にシフトレジスタの内容をあるパ
ターン例えば、LSB=1にして池をリセットする。本
発明では、1フレームの開始時に、初期値として85初
期値設定部により、特定のパターンに84シフトレジス
タがセットされ、その状態からPNを発生しはじめる。
To generate PN using a 10-stage shift register,
For example, the output of the 10th stage and the output of the 3rd stage are added modulo 2 and fed back to the input. In this case, the contents of the shift register are usually reset to a certain pattern, for example, LSB=1, at the start of one frame as an initial value. In the present invention, at the start of one frame, the 84 shift register is set to a specific pattern by the 85 initial value setting section as an initial value, and the PN begins to be generated from that state.

設定パターンは1023通りあり、送信側に設定された
パターンに対応して指定できる構想となっている。
There are 1023 setting patterns, and the concept is that they can be specified in accordance with the pattern set on the sending side.

続く第2フレーム以後のフレーム同期信号として、フレ
ーム同期信号抽出回路73−による信号がスイッチ76
を切換えることにより使用される。
As a frame synchronization signal for the subsequent second frame, a signal from the frame synchronization signal extraction circuit 73- is sent to the switch 76.
It is used by switching.

この切換えはコントロール回路70によりなされる。This switching is performed by the control circuit 70.

このように、ディスクランブルが開始され、信号はさら
にディインターリーブされて出力される。
In this way, descrambling is started and the signal is further deinterleaved and output.

ディスクランブル回路77が動作を開始したのと全く同
じ手順で、これと並行して周波数ホッピング信号再生回
路71が動作を開始し、PN信号を発生しはじめ、62
.63のオフセット電圧発生部へ送られ、さらに、加算
器54で、コスタスループの位相誤差電圧と加算されて
、VCO53へ供給される。
In exactly the same manner as the descrambling circuit 77 starts operating, the frequency hopping signal reproducing circuit 71 starts operating in parallel and starts generating a PN signal.
.. The voltage is sent to the offset voltage generating section 63, further added to the phase error voltage of the Costas loop by the adder 54, and then supplied to the VCO 53.

このオフセット電圧供給と同時に、コントロール回路7
0によりコスタスループのローパスフィルタ55.56
.57が狭帯域化され、かつループゲインも下げられ、
妨害に対して強く、かつPSK復調のスレッショルドレ
ベルを下げ、スペクトラム拡散方式独特の性質を得る。
At the same time as this offset voltage is supplied, the control circuit 7
Costas loop low pass filter 55.56 by 0
.. 57 has been made narrower and the loop gain has been lowered,
It is strong against interference, lowers the threshold level of PSK demodulation, and obtains characteristics unique to the spread spectrum method.

こうした定数の切換えにより犠牲となるコスタスループ
のロックレンジの狭さは、前述の再生された周波数ホッ
ピングパターンのオフセット電圧により解決できる。
The narrow locking range of the Costas loop sacrificed by such constant switching can be solved by the offset voltage of the reproduced frequency hopping pattern described above.

以上PN信号発生器を10次の例を挙げて説明したが、
同様にこれを前述した7次(ホッピング発生器)にも同
様に利用できる。
The PN signal generator has been explained above using the 10th order example.
Similarly, this can be similarly utilized for the seventh order (hopping generator) described above.

(発明の効果) 以上詳しく説明したように、本発明によるスペクトラム
拡散通信システムのPN発生器は、N次の多項式による
PN発生器を、シフトレジスタと、このシフトレジスタ
の初期値を設定するフレーム同期信号と同期した初期値
設定部から構成されている。
(Effects of the Invention) As explained in detail above, the PN generator of the spread spectrum communication system according to the present invention includes a PN generator using an Nth-order polynomial, a shift register, and frame synchronization for setting the initial value of the shift register. It consists of an initial value setting section synchronized with the signal.

したがって、周波数ホッピングを用いたスペクトラム拡
散方式でスクランブル多項式実現のシフトレジスタの初
期値を指定し、アドレッサビリティを持たせること。
Therefore, it is necessary to specify the initial value of the shift register that implements the scramble polynomial using a spread spectrum method using frequency hopping to provide addressability.

同じN次の多項式であっても、2のN乗−1種類のスク
ランブルがかけられる。
Even for the same Nth-order polynomial, 2 to the Nth power -1 types of scrambling are applied.

初期値はスイッチや簡単なメモリで設定でき、■Dコー
ドの設定、変更が容易にできる。
The initial value can be set using a switch or a simple memory, making it easy to set and change the D code.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明によるスペクトラム拡散通信システム
の実施例の信号のフレーム構造を示す図である。 第2図は、フレームパターンの詳細図である。 第3図は、マツチドフィルタの動作を示すグラフである
。 第4図は、受信側の応答を示すグラフである。 第5図は、本発明によるスペクトラム拡散通信システム
の送信系の実施例を示すブロック図である。 第6図は、本発明によるスペクトラム拡散通信システム
の受信系の実施例を示すブロック図である。 第7図は、本発明によるスペクトラム拡散通信システム
の変調器の詳細なブロック図である。 第8図は、本発明によるスペクトラム拡散通信システム
の復調器の詳細なブロック図である。 第9図は本発明によるスペクトラム拡散通信システムの
PN発生器の実施例を示す回路図である。 1・・・ビット同期信号  2・・・フレーム同期信号
3・・・音声信号人力   4・・・データ信号入力5
・・・プリエンファシス回路 6・・・ローパスフィルタ  7・・・A/D変換器8
・・・ADM         9・・・エンコーダ1
0・・・誤り訂正符号付加回路 11・・・インターリーブ回路 12・・・スクランブル回路 13・・・ホッピングパターン発生回路14・・・位相
変調器(P S K) 15.16・・・RF比出力 17・・・捕捉回路18
・・・PSK復調器 19・・・ホッピングパターン再生器 20・・・ディスクラーンプル回路 21・・・ビット同期信号 22・・・フレーム同期信号 23・・・ディインターリーブ回路     。 24・・・誤り訂正回路  25・・・デコーダ26・
・・D/A変換1s   27・・・ローパスフィルタ
28・・・ディエンファシス回路 29・・・データ信号    30・・・音声出力31
.35・・・ビット同期信号 32.34・・・フレーム同期信号 33・・・ビットストリーム  36・・・RAM37
・・・インターリーブ回路 38・・・フレーム同期制御部 39・・・多項式回路    40・・・PN発生回路
41.42・・・スイッチ  43・・・D/A変換器
44・・・ホールド回路   45・・・vC046・
・・移相器      47・・・スイッチ48・・・
RF出力     49・・・RF入力50〜58・・
・RF信号復調部 59.61・・・捕捉用周波数掃引信号検出部60・・
・AFC部 62.63・・・周波数ホッピングPNパターン信号の
オフセット電圧発生部 64.65・・・ビット同期信号抽出部66・・・コン
トロール信号 67・・・検出信号     68・・・7次PN信号
69・・・PSK復調信号 70・・・コントロール回路 71・・・周波数ホッピング信号再生回路72・・・零
検出回路 73・・・フレーム同期信号抽出回路 74.75−VCXO76−スイン+ 77・・・ディスクランブル回路 78・・・RAM 79・・・ディインターリーブ回路 80・・・ビットストリーム 81・・・フレーム同期信号 82・・・ビット同期信号 83・・・加算器 84・・・シフトレジスタ 85・・・初期値設定部
FIG. 1 is a diagram showing a signal frame structure of an embodiment of a spread spectrum communication system according to the present invention. FIG. 2 is a detailed diagram of the frame pattern. FIG. 3 is a graph showing the operation of the matched filter. FIG. 4 is a graph showing the response on the receiving side. FIG. 5 is a block diagram showing an embodiment of a transmission system of a spread spectrum communication system according to the present invention. FIG. 6 is a block diagram showing an embodiment of a receiving system of a spread spectrum communication system according to the present invention. FIG. 7 is a detailed block diagram of a modulator for a spread spectrum communication system according to the present invention. FIG. 8 is a detailed block diagram of a demodulator for a spread spectrum communication system according to the present invention. FIG. 9 is a circuit diagram showing an embodiment of a PN generator for a spread spectrum communication system according to the present invention. 1...Bit synchronization signal 2...Frame synchronization signal 3...Audio signal human input 4...Data signal input 5
...Pre-emphasis circuit 6...Low pass filter 7...A/D converter 8
...ADM 9...Encoder 1
0...Error correction code addition circuit 11...Interleave circuit 12...Scrambling circuit 13...Hopping pattern generation circuit 14...Phase modulator (PSK) 15.16...RF ratio output 17... Capture circuit 18
... PSK demodulator 19 ... Hopping pattern regenerator 20 ... Discramble circuit 21 ... Bit synchronization signal 22 ... Frame synchronization signal 23 ... Deinterleave circuit. 24...Error correction circuit 25...Decoder 26.
...D/A conversion 1s 27...Low pass filter 28...De-emphasis circuit 29...Data signal 30...Audio output 31
.. 35...Bit synchronization signal 32.34...Frame synchronization signal 33...Bit stream 36...RAM37
...Interleave circuit 38...Frame synchronization control section 39...Polynomial circuit 40...PN generation circuit 41.42...Switch 43...D/A converter 44...Hold circuit 45.・vC046・
...Phase shifter 47...Switch 48...
RF output 49...RF input 50-58...
・RF signal demodulation section 59, 61... Frequency sweep signal detection section 60 for acquisition...
- AFC section 62.63...Offset voltage generation section for frequency hopping PN pattern signal 64.65...Bit synchronization signal extraction section 66...Control signal 67...Detection signal 68...7th order PN signal 69...PSK demodulated signal 70...Control circuit 71...Frequency hopping signal regeneration circuit 72...Zero detection circuit 73...Frame synchronization signal extraction circuit 74.75-VCXO76-Sin+77... Descramble circuit 78...RAM 79...Deinterleave circuit 80...Bit stream 81...Frame synchronization signal 82...Bit synchronization signal 83...Adder 84...Shift register 85...・Initial value setting section

Claims (3)

【特許請求の範囲】[Claims] (1)周波数ホッピング・コヒーレント検波方式のスペ
クトラム拡散システムにおいて、N次の多項式によるP
N発生器を、シフトレジスタと、このシフトレジスタの
初期値を設定するフレーム同期信号と同期した初期値設
定部から構成したスペクトラム拡散通信システムのPN
発生器。
(1) In a frequency hopping coherent detection spread spectrum system, P
PN of a spread spectrum communication system in which the N generator is composed of a shift register and an initial value setting section synchronized with a frame synchronization signal that sets the initial value of the shift register.
generator.
(2)前記PN発生器は信号スクランブルの多項式によ
るPN発生器である特許請求の範囲第1項記載のスペク
トラム拡散通信システムのPN発生器。
(2) The PN generator for a spread spectrum communication system according to claim 1, wherein the PN generator is a PN generator using a signal scrambling polynomial.
(3)前記PN発生器はホッピングパターン発生用の多
項式によるPN発生器である特許請求の範囲第1項記載
のスペクトラム拡散通信システムのPN発生器。
(3) A PN generator for a spread spectrum communication system according to claim 1, wherein the PN generator is a polynomial PN generator for generating a hopping pattern.
JP60038253A 1985-02-27 1985-02-27 Pn generator for spread spectrum system Pending JPS61198837A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60038253A JPS61198837A (en) 1985-02-27 1985-02-27 Pn generator for spread spectrum system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60038253A JPS61198837A (en) 1985-02-27 1985-02-27 Pn generator for spread spectrum system

Publications (1)

Publication Number Publication Date
JPS61198837A true JPS61198837A (en) 1986-09-03

Family

ID=12520144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60038253A Pending JPS61198837A (en) 1985-02-27 1985-02-27 Pn generator for spread spectrum system

Country Status (1)

Country Link
JP (1) JPS61198837A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0756395A2 (en) * 1995-07-27 1997-01-29 Oki Electric Industry Co., Ltd. Spreading code generator and CDMA communication system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0756395A2 (en) * 1995-07-27 1997-01-29 Oki Electric Industry Co., Ltd. Spreading code generator and CDMA communication system
EP0756395A3 (en) * 1995-07-27 1999-07-07 Oki Electric Industry Co., Ltd. Spreading code generator and CDMA communication system

Similar Documents

Publication Publication Date Title
JPS61159837A (en) Spread spectrum communication system
US5420896A (en) Synchronous spread-spectrum communications system and method
US5166951A (en) High capacity spread spectrum channel
US5179572A (en) Spread spectrum conference calling system and method
JPH05211670A (en) Carrier power/noise power ratio detecting circuit
US4635274A (en) Bidirectional digital signal communication system
JP2832188B2 (en) Wireless communication system
JPH10112695A (en) Communication system for spread spectrum pulse position modulation
US4317204A (en) Spread spectrum conferencing communication system
US5090023A (en) Spread spectrum communication system
WO1999038271A1 (en) System for discrete data transmission with noise-like, broadband signals
JPH09223983A (en) Transmitter and receiver for spread spectrum communication
US5179574A (en) Spread PN code signal receiver
JPS61198837A (en) Pn generator for spread spectrum system
JPS61174842A (en) Spectrum spread communication system
JPS61198838A (en) Spread spectrum system
JPS61174841A (en) Spectrum spread communication system
JPS61198836A (en) Spread spectrum system
JP3033374B2 (en) Data transceiver
JPS61198835A (en) Spread spectrum system
JPS61198834A (en) Spread spectrum system
JPS61131637A (en) Scramble device
JPS61191139A (en) Receiver
JPS61269540A (en) Spread spectrum communication system
JPS61296834A (en) Synchronizing system in spread spectrum communication system