JPS61196281A - Substrate for display unit - Google Patents
Substrate for display unitInfo
- Publication number
- JPS61196281A JPS61196281A JP60037021A JP3702185A JPS61196281A JP S61196281 A JPS61196281 A JP S61196281A JP 60037021 A JP60037021 A JP 60037021A JP 3702185 A JP3702185 A JP 3702185A JP S61196281 A JPS61196281 A JP S61196281A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- mask
- display device
- display
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】 〔産業上の利用分野、〕 本発明は、表示装置用基板に関するものである。[Detailed description of the invention] [Industrial applications,] The present invention relates to a display device substrate.
液晶、EL、EC,FDP、蛍光表示管等の各種の表示
装置はいずれも実用段階に達し、現在の目標は高密度の
マトリクス型表示にあるといえる。Various display devices such as liquid crystal, EL, EC, FDP, and fluorescent display tubes have all reached the stage of practical use, and it can be said that the current goal is high-density matrix type displays.
マトリクス駆動に問題のある表示方式では、各表示部へ
能動付加素子を用いた「アクティブ・マトリクス」法が
有効である。For display systems that have problems with matrix driving, an "active matrix" method that uses active addition elements in each display section is effective.
表示装置に薄膜非線形抵抗素子を用いる事により、高密
度、高画質の表示が可能であり、表示用能動素子として
勝れている事は、前出願(特願昭57−第167945
号)に記載ずみである。又、類似な構造の素子として光
起電力素子(太陽電池)があるが、要求される特性及び
素子の構造が異っているため、そのまま素子の加工技術
を利用する事はできない。又、微細なバターニング技術
としては、半導体技術があるが、表示装置用のため、特
徴のある素子配置になっており、かつ、膜質及び膜厚が
異なっているため、そのまま利用する事はできない。そ
こで本発明は、アクティブ基板の製造過程に突起物を素
子の周辺に形成し、マスク合せ時に、マスクと基板が均
一に接触する様にして、マスクのそりによる素子のバラ
ツキ或は、レジスト剥離(レジストのパターン崩れ)を
防止し、素子バラツキの少ない、歩留りの良いアクティ
ブ基板が要求されている。By using a thin film nonlinear resistance element in a display device, high-density, high-quality display is possible, and its superiority as an active element for display is disclosed in the previous application (Patent Application No. 167945-1983).
No.). Furthermore, although there is a photovoltaic element (solar cell) as an element with a similar structure, the required characteristics and structure of the element are different, so the processing technology of the element cannot be used as is. In addition, there is semiconductor technology as a fine patterning technology, but since it is for display devices, it has a unique element arrangement and the film quality and thickness are different, so it cannot be used as is. . Therefore, in the present invention, protrusions are formed around the element during the manufacturing process of the active substrate so that the mask and the substrate come into uniform contact when the masks are aligned, thereby preventing variations in the element due to mask warping or resist peeling ( There is a need for an active substrate that prevents pattern collapse (resist pattern collapse), has less device variation, and has a high yield.
従来、半導体層が上下の電極に挾さまれた構造の非線形
抵抗素子の微細加工技術は、はとんど行なわれておらず
、一般的には、半導体の加工技術を利用していた。だが
、表示装置に利用し、かつ、加工する膜が異なるため、
多くの点で改良が必要である。表示装置に利用する場合
、素子の占める面積が、表示電極に比べて小さい。これ
は、透過型表示装置の場合、開口率として影響し、素子
面積が小さいほど明るい表示ができる。そのため。Conventionally, microfabrication techniques for nonlinear resistance elements having a structure in which a semiconductor layer is sandwiched between upper and lower electrodes have rarely been used, and semiconductor processing techniques have generally been used. However, since the films used and processed for display devices are different,
Improvements are needed in many respects. When used in a display device, the area occupied by the element is smaller than that of the display electrode. In the case of a transmissive display device, this affects the aperture ratio, and the smaller the element area, the brighter the display. Therefore.
できるだけ素子面積を小さくするため、素子間距離に対
して、素子面積が小さく、マスクに接する箇所が点接触
になり、マスクが局部的に押され。In order to make the element area as small as possible, the element area is small compared to the distance between the elements, and the parts that touch the mask are point contacts, and the mask is locally pushed.
マスクが部分的に歪んだ形状となる。そのため、ICグ
レードのマスクを使用した場合、素子の面積或は、形状
にバラツキが生じ、特性のバラツキのある素子になって
しまう。素子バラツキが生じると、表示のむらが起こり
1表示品質を低下させてしまう。そこで、表示用基板の
素子の占める割合が小さくとも、ICグレードのマスク
が使用可能で、かつ、全面に均一な素子の形成ができる
方法が必要となる。The mask becomes partially distorted. Therefore, when an IC grade mask is used, variations occur in the area or shape of the element, resulting in an element with variations in characteristics. When element variations occur, display unevenness occurs and the display quality deteriorates. Therefore, there is a need for a method that allows the use of an IC-grade mask and can form uniform elements over the entire surface even if the proportion of the elements on the display substrate is small.
本発明の目的は、表示装置用薄膜非線形抵抗素子を有す
るアクティブ基板において、アクティブ基板上に突起物
を薄膜非線形抵抗素子の製造工程中に、形成し、非線形
抵抗素子の製造工程内のマスク合せの際に、基板とマス
クが均一に接触し、マスク上のパターン形状と同様に基
板上にレジスト形成ができ、基板内での素子形状のバラ
ツキをなくす事により、均一でかつ、安定な薄膜非線形
抵抗素子を有する表示装置用アクティブ基板を提供する
ものである。An object of the present invention is to form protrusions on the active substrate during the manufacturing process of the thin film nonlinear resistance element in an active substrate having a thin film nonlinear resistance element for a display device, and to improve mask alignment during the manufacturing process of the nonlinear resistance element. In this case, the substrate and mask are in uniform contact, and the resist can be formed on the substrate in the same way as the pattern shape on the mask. By eliminating variations in the element shape within the substrate, a uniform and stable thin film nonlinear resistor can be created. An active substrate for a display device having an element is provided.
本発明は、基板上に形成された第1の電極層、及び半導
体層、及び層間絶縁膜、及び第2の電極層から成る表示
装置用薄膜抵抗素子を形成するアクティブ基板において
、各層を所定の大きさに加工するためのホトリソ工程の
際に上記各層をエツチング加工してできる段差により生
じる、マスクと基板とのギャップむらを除くために、薄
膜非線形抵抗素子の周辺に突起物を形成し、マスクと基
板との接触面積を増し、マスクと基板とが均一に接する
様にしたものである。表示装置の場合、表示品質の良好
な基板としては、素子の占める面積に比較して表示電極
の支める面積が小さい事である。又、素子と表示電極の
厚さの差が太きいため、接触式の露光装置を利用する場
合、マスクと接触する部分は素子部であり、マスクに対
する接触圧が場所によって異なるため、マスクが部分的
に歪み、目的とする素子形状と異なったパターン形状に
なってしまう。The present invention provides an active substrate for forming a thin film resistive element for a display device including a first electrode layer, a semiconductor layer, an interlayer insulating film, and a second electrode layer formed on the substrate. In order to eliminate the gap unevenness between the mask and the substrate, which is caused by the steps created by etching each of the above layers during the photolithography process for processing to the desired size, protrusions are formed around the thin film nonlinear resistance element, and the mask is The contact area between the mask and the substrate is increased to ensure uniform contact between the mask and the substrate. In the case of a display device, a substrate with good display quality is one in which the area supported by the display electrodes is small compared to the area occupied by the elements. In addition, since there is a large difference in thickness between the element and the display electrode, when using a contact type exposure device, the part that comes into contact with the mask is the element part, and the contact pressure against the mask varies depending on the location, so the mask may This results in distortion, resulting in a pattern shape that differs from the intended element shape.
そこで、パターン精度が厳しく、表示品質な左右し、か
つ、厚さの厚い、素子の周辺に、素子製造工程中素子の
部分と同−或は同程度の高さの突起物を形成し、素子の
部分と同様な高さになる様にして、目的とする素子形状
に素子を形成する。Therefore, during the element manufacturing process, protrusions with the same or similar height as the element part are formed around the element, which has a severe pattern accuracy, affects display quality, and is thick. Form the element into the desired element shape so that it has the same height as the part.
突起物は、素子の構成ζ同様にし、形成は、素子のバタ
ーニング時に同様な工程を行なう事によりできる。これ
により、製造工程は、突起物を形成しても増す事はない
。又、上記の如く、素子から突起物がある程度近い必要
があり、マスクのそりから、突起物を形成する場所は、
素子から200μm以内であり、素子の周辺に形成する
。The protrusions have the same structure as the element ζ, and can be formed by performing the same process when patterning the element. Thereby, the manufacturing process is not increased by the formation of the protrusions. Also, as mentioned above, the protrusion needs to be close to the element to some extent, and the location where the protrusion is formed is determined by the warpage of the mask.
It is within 200 μm from the element and is formed around the element.
又、特に第2電極カt、5ooA〜1μmと薄く、かつ
、電極幅が、20μm以下と細い場合、突起物上を第2
電極が横断すると、突起物の凹凸により、断線或は、配
線抵抗の増加が生じるため、第2電極を除く部分に形成
する。又、突起物の形成過程に、突起物が基板より剥離
したり、エツチング時に、オーバーエツチングにより構
成する膜が剥離すると、剥離した箇所の接触圧が変化し
、素子形状にバラツキが生じたり、或は、剥離した物が
他へ転移し、基板上へ付着し、素子に欠陥が生じてしま
い表示品質を低下させてしまう。そこで突起物は、素子
の高さを考慮し、かつ、エツチング精度から1μmX1
μm以上が良い。又、正方形以外でも良く、最低の辺の
長さが1μm以上であれば良い。又、半導体層として不
純物イオンにより、Pi及びN型の不純物制御可能なア
モーファスシリコンを用いる事により、低温でかつ、良
好な特性を有する非線形抵抗素子の形成ができる。In addition, especially when the second electrode cut is as thin as 5ooA to 1 μm and the electrode width is as thin as 20 μm or less, the second electrode
When the electrode crosses, the unevenness of the protrusion causes wire breakage or an increase in wiring resistance, so it is formed in a portion other than the second electrode. Furthermore, if the protrusions are peeled off from the substrate during the process of forming the protrusions, or if the constituent film is peeled off due to over-etching during etching, the contact pressure at the peeled part changes, causing variations in the element shape, or The peeled off material transfers to other parts and adheres to the substrate, causing defects in the device and degrading the display quality. Therefore, considering the height of the element and considering the etching accuracy, the protrusions should be 1 μm x 1
μm or more is better. Also, it may be other than square, as long as the length of the lowest side is 1 μm or more. Further, by using amorphous silicon as the semiconductor layer, in which Pi and N type impurities can be controlled by impurity ions, a nonlinear resistance element having good characteristics can be formed at low temperature.
以下本発明の実施例について図面に基づいて説明する。 Embodiments of the present invention will be described below based on the drawings.
第1図は、本発明を用いた表示装置用基板の実施例であ
る。第1図(Alは、表示装置用基板(アクティブ基板
)の画素の部分の平面図である。FIG. 1 shows an example of a substrate for a display device using the present invention. FIG. 1 (Al is a plan view of a pixel portion of a display device substrate (active substrate).
各画素には、ダイオードを上下の配線により、リング状
に配置した素子を用いた。第1図(B)は、a −bの
断面図であり、(qは、c −dの断面図であり、(5
は、画素部の等価回路図を示した。第1図において、1
はガラス基板であり、コーニング7059ガラス、NA
40ガラス、パイレックスガラスであり、2は透明電極
でITO或は、5n02などを用いる。6は、半導体層
でアモーファスシリコンを用い、4は、層間絶縁膜でS
iO□、Si、N4.PSG、スピンオンガラス或は、
有機膜(PIQ等)などを用い、5は配線電極で、At
、Cr、Nt、Mo或はITOなどを用いる。6及び7
が本発明の突起物であり、構成は、下層より、突起6は
、透明電極、半導体層、眉間絶縁膜よ−り成り突起7は
、透明電極、半導体層より成っている。Each pixel used an element in which diodes were arranged in a ring shape with upper and lower wiring. FIG. 1(B) is a cross-sectional view along a-b, (q is a cross-sectional view along c-d, and (5
shows an equivalent circuit diagram of the pixel section. In Figure 1, 1
is a glass substrate, Corning 7059 glass, NA
40 glass or Pyrex glass, and 2 is a transparent electrode made of ITO or 5n02. 6 uses amorphous silicon as the semiconductor layer, and 4 uses S as the interlayer insulating film.
iO□, Si, N4. PSG, spin-on glass or
An organic film (such as PIQ) is used, 5 is a wiring electrode, and At
, Cr, Nt, Mo or ITO. 6 and 7
This is the protrusion of the present invention, and the structure is as follows: from the lower layer, the protrusion 6 is made of a transparent electrode, a semiconductor layer, and an insulating film between the eyebrows, and the protrusion 7 is made of a transparent electrode and a semiconductor layer.
又、第1図p)に示す等価回路において、8が配線電極
、9が表示電極、10及び10′は、ダイオードであり
、各10及び10′は、逆向きに接続されている。第2
図は、アクティブ基板上に形成された凹凸の大きい層間
絶縁膜のホ) IJソ工程を示す断面図である。基板1
1とマスク16とを押しつげて、光を照射して光感応レ
ジストを絶縁膜上べ焼き付ける状態を示した。第2図(
A)は、従来の基板を用いた場合であり、第2図(B)
は本発明の突起物を有する基板を用いた場合を示す。第
2図(5)と第2図(B)の違いは、図に示した如く、
半導体層16上でマスク16.16′が曲がり、目的と
するパターンの誤差が少なく形成できるか否かにある。Further, in the equivalent circuit shown in FIG. 1 p), 8 is a wiring electrode, 9 is a display electrode, 10 and 10' are diodes, and 10 and 10' are connected in opposite directions. Second
The figure is a sectional view showing an IJ process of an interlayer insulating film with large irregularities formed on an active substrate. Board 1
1 and mask 16 are pressed together and light is irradiated to bake the photosensitive resist onto the insulating film. Figure 2 (
A) is the case when a conventional board is used, and Fig. 2 (B)
shows the case where a substrate having protrusions of the present invention is used. The difference between Figure 2 (5) and Figure 2 (B) is as shown in the figure.
The problem lies in whether the mask 16, 16' is bent on the semiconductor layer 16 and the desired pattern can be formed with few errors.
第2図(〜は、マスク16が半導体層上で曲がっている
のに対し、第2図(B)は、マスク16′と素子′周辺
にある突起物17が接触する事により、曲がりを減らし
ている状態が示されている。第2図(均の状態にする事
により、目的とするパターンが正確に形成可能となる。In Fig. 2 (-), the mask 16 is bent on the semiconductor layer, whereas in Fig. 2 (B), the mask 16' and the protrusions 17 around the element' come into contact to reduce the bending. Figure 2 shows the state in which the pattern is uniform.
第2図において、11はガラス基板、12にITo、1
3にアモーファスシリコン、14に5IO2,15に0
FPRレジスト、16.16′に石英マスク、17に下
層よりITO、アモーファスシリコン、Sin、を用い
た例を示した。In FIG. 2, 11 is a glass substrate, 12 is ITo, 1
Amorphous silicon for 3, 5IO2 for 14, 0 for 15
An example is shown using FPR resist, quartz mask at 16 and 16', and ITO, amorphous silicon, and Sin at 17 from the bottom layer.
以上の説明で明らかなように、本発明を利用する事によ
り、各素子同志の距離が離れ、かつ、素子の凹凸の大き
な基板構成であっても、各構成要素のパターニング精度
(マスク合せ精度も含む)が向上し、微細パターン素子
の形成が可能となり、高密度表示用アクティブ基板の形
成ができ、アクティブ素子を利用した表示装置の発展に
寄与すると考えられる。As is clear from the above explanation, by using the present invention, even if the distance between each element is large and the substrate configuration has large unevenness, the patterning accuracy (mask alignment accuracy) of each component can be improved. It is believed that this technology will improve the performance (including), enable the formation of fine pattern elements, enable the formation of active substrates for high-density displays, and contribute to the development of display devices using active elements.
第1図は本発明の実施例であり、第1図(5)は、アク
ティブ基板の画素部の平面図であり、第1図(均は、a
−bの断面図、第1図(qは、c −dの断面図であ
る。第1図qは、画素部の等価回路図、第2図は、アク
ティブ基板の製造工程の層間絶縁膜のホ) IJソ工程
を示し、第2図(Nは従来技術、第2図(B)は本発明
を示す断面図である。
1.11・・・・・・基板、
2.12・・・・・・透明電極、
3.16・・・・・・半導体層、
4.14・・・・・・層間絶縁膜、
6.7.17・・・・・・突起物、
16.16′・・・・・・マスク。FIG. 1 shows an embodiment of the present invention, and FIG. 1 (5) is a plan view of the pixel portion of the active substrate.
1 (q is a sectional view of c - d). FIG. e) IJ process is shown in FIG. 2 (N is a conventional technique, and FIG. 2 (B) is a sectional view showing the present invention. 1.11...Substrate, 2.12... ...Transparent electrode, 3.16...Semiconductor layer, 4.14...Interlayer insulating film, 6.7.17...Protrusion, 16.16'. ·····mask.
Claims (4)
及び層間絶縁膜及び第2の電極層から成る表示装置用薄
膜非線形抵抗素子を有するアクティブ基板において、該
アクティブ基板上に、非線形抵抗素子の少なくとも半分
以上の高さを有する突起物を形成した事を特徴とする表
示装置用基板。(1) In an active substrate having a thin film nonlinear resistance element for a display device consisting of a first electrode layer formed on the substrate, a semiconductor layer, an interlayer insulating film, and a second electrode layer, a nonlinear resistance element is formed on the active substrate. 1. A display device substrate comprising a protrusion having a height at least half that of a resistive element.
る事を特徴とする特許請求の範囲第1項記載の表示装置
用基板。(2) The display device substrate according to claim 1, wherein the protrusion is made of a film having the same structure as the nonlinear resistance element.
特徴とする特許請求の範囲第1項記載の表示装置用基板
。(3) The substrate for a display device according to claim 1, wherein the size of the protrusion is 1 μm×1 μm or more.
位置している事を特徴とする特許請求の範囲第1項記載
の表示装置用基板。(4) The display device substrate according to claim 1, wherein the protrusion is located within 200 μm from the active element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60037021A JP2500231B2 (en) | 1985-02-26 | 1985-02-26 | Substrate for display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60037021A JP2500231B2 (en) | 1985-02-26 | 1985-02-26 | Substrate for display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61196281A true JPS61196281A (en) | 1986-08-30 |
JP2500231B2 JP2500231B2 (en) | 1996-05-29 |
Family
ID=12485998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60037021A Expired - Lifetime JP2500231B2 (en) | 1985-02-26 | 1985-02-26 | Substrate for display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2500231B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111480241A (en) * | 2019-08-05 | 2020-07-31 | 厦门三安光电有限公司 | Flip-chip light emitting diode |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102275599B1 (en) | 2019-01-29 | 2021-07-12 | 엘지전자 주식회사 | Electric wheelchair |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5672421A (en) * | 1979-11-19 | 1981-06-16 | Matsushita Electric Ind Co Ltd | Liquid-crystal display panel |
JPS5799680A (en) * | 1980-12-11 | 1982-06-21 | Suwa Seikosha Kk | Liquid crystal display and manufacture thereof |
-
1985
- 1985-02-26 JP JP60037021A patent/JP2500231B2/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5672421A (en) * | 1979-11-19 | 1981-06-16 | Matsushita Electric Ind Co Ltd | Liquid-crystal display panel |
JPS5799680A (en) * | 1980-12-11 | 1982-06-21 | Suwa Seikosha Kk | Liquid crystal display and manufacture thereof |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111480241A (en) * | 2019-08-05 | 2020-07-31 | 厦门三安光电有限公司 | Flip-chip light emitting diode |
Also Published As
Publication number | Publication date |
---|---|
JP2500231B2 (en) | 1996-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10664112B2 (en) | Method of manufacturing a touch module | |
JP2008107849A (en) | Liquid crystal display device and its manufacturing method | |
JPH03148636A (en) | Manufacture of active matrix type liquid crystal display element | |
JP2003140189A (en) | Array substrate for liquid crystal display device and its manufacturing method | |
JPH0338065A (en) | Thin film transistor array | |
JPS62500745A (en) | Method of manufacturing active matrix display screen | |
JPH1062818A (en) | Production of liquid crystal display device | |
JPH0580650B2 (en) | ||
JPS6349914B2 (en) | ||
JPS61196281A (en) | Substrate for display unit | |
GB2144266A (en) | Method of manufacture for ultra-miniature thin-film diodes | |
CN101577255A (en) | Method for manufacturing TFT array substrate | |
JP3202342B2 (en) | Manufacturing method of array substrate | |
JP2893924B2 (en) | Method of manufacturing thin film transistor matrix and display device | |
KR100205867B1 (en) | Active matrix substrate and its fabrication method | |
JP2629743B2 (en) | Method for manufacturing thin film transistor | |
KR101023319B1 (en) | Array substrate for LCD and the fabrication method | |
JPH05224218A (en) | Liquid crystal device | |
JPH0797191B2 (en) | Active matrix cell and manufacturing method thereof | |
JP2594114B2 (en) | Method for manufacturing electrode substrate for liquid crystal display panel | |
JPS62262890A (en) | Manufacture of active matrix element | |
JPS63202720A (en) | Production of liquid crystal display device | |
JPH04366923A (en) | Production of thin-film transistor array | |
JPH0645936Y2 (en) | Transparent electrode substrate | |
JPH02273935A (en) | Manufacture of thin film transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |