JPS61156574A - Write/read-out controlling circuit of magnetic disk driving device - Google Patents

Write/read-out controlling circuit of magnetic disk driving device

Info

Publication number
JPS61156574A
JPS61156574A JP28130284A JP28130284A JPS61156574A JP S61156574 A JPS61156574 A JP S61156574A JP 28130284 A JP28130284 A JP 28130284A JP 28130284 A JP28130284 A JP 28130284A JP S61156574 A JPS61156574 A JP S61156574A
Authority
JP
Japan
Prior art keywords
write
circuit
parameter
read
write current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28130284A
Other languages
Japanese (ja)
Inventor
Yoshitsugu Kitamura
北村 義次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP28130284A priority Critical patent/JPS61156574A/en
Publication of JPS61156574A publication Critical patent/JPS61156574A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To produce stably a high recording density magnetic digital driving device by inputting a digital parameter at every individual head disk assembly, and controlling a pre-shift quantity and a write current at the time of write of information, and a signal amplification degree and a waveform control constant at the time of read-out, at every magnetic head or cylinder. CONSTITUTION:At the time of a write operation, a write data Wd is brought to code conversion to a write pattern Ws by a data modulating circuit 8, brought to delay working for a prescribed time based on a track parameter P by a write pre-shifting circuit 10 and a pre-shift controlling circuit 20, and a pulse Ws is outputted. Subsequently, it is converted to a write current signal Wc by a write current device 30, but a write current value is determined by inputting a write current parameter and a cylinder parameter. On the other hand, a read-out signal Rs from a head selecting write/read-out circuit 4 passes through an amplifier 50, executes a waveform shaping in accordance with a constant of a variable attenuator by a control output based on an equalizer parameter and a cylinder area parameter in the track parameter P in a waveform equalizer 70, and sends out a read-out signal pulse Rc to a data demodulating circuit 9.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は磁気ディスク駆動装置の制御回路構成に関し、
特に複数のトラック間の磁気記録特性のバラツキを補償
し高密度記録を可能とする書込み読出し制御回路に関す
る。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a control circuit configuration of a magnetic disk drive device.
In particular, the present invention relates to a write/read control circuit that compensates for variations in magnetic recording characteristics between a plurality of tracks and enables high-density recording.

〔従来の技術〕[Conventional technology]

従来、この種の磁気ディスク駆動装置は各ヘッドディス
ク組立毎乃至は個別ヘッド毎の特性バラツキ情報を電気
回路的・実時間的にストレートな形で駆動回路側に通知
する手段がなく、結局書込み・読出し回路特性は平均的
ヘッドディスク組立乃至は平均的ヘッド特性に合せるこ
ととなる。
Conventionally, this type of magnetic disk drive device does not have a means to notify the drive circuit of characteristic variation information for each head disk assembly or for each individual head in a straight manner in an electrical circuit and real time manner, and as a result, writing and The read circuit characteristics are matched to an average head disk assembly or average head characteristics.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

そのため実際、製品毎のバラツキに対して動作保証する
ためには、磁気記録密度として最高性能よりも低くしな
ければならず、またはディスク媒体・ヘッド特性に厳し
い仕様が要求されるという欠点があった。
Therefore, in order to guarantee operation against product-to-product variations, the magnetic recording density had to be lower than the maximum performance, or strict specifications were required for disk media and head characteristics. .

本発明は前記問題点を解消した装置を提供するものであ
る。
The present invention provides an apparatus that solves the above problems.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は少なくとも1枚以上の情報記録用ディスフ板と
該ディスク板面上に配置された少なくとも2箇以上の磁
気ヘッドからなるヘッドディスク組立を交換単位とする
磁気ディスク駆動装置において、個別ヘッドディスク組
立毎に付属された電気的に受信可能な少なくとも1ビッ
ト以上のディジタルパタメータを入力とし、少なくとも
各々の磁気ヘッド毎に乃至はシリンダ毎に、情報書込時
においてはプリシフト量並びに書込電流の可変制御、及
び情報読出し時においては読出信号増幅度並びに波形制
御定数の全てあるいはいずれか一つ以上の可変制御を可
能とする回路手段を有することを特徴とする書込み読出
し制御回路でちる。
The present invention relates to a magnetic disk drive device in which a head disk assembly consisting of at least one information recording disk plate and at least two or more magnetic heads arranged on the disk plate surface is used as a replacement unit. When writing information, the preshift amount and write current can be varied at least for each magnetic head or cylinder. The write/read control circuit is characterized in that it has circuit means capable of variable control of all or more of read signal amplification and waveform control constant during control and information reading.

〔実施例〕〔Example〕

次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の範囲を最も適格に表わした一実施例の
ブロック回路図である。ヘッドディスク組立1は少なく
とも同一回転軸に同心円上に配置されたディスク媒体2
と、その上に配置されたヘッド3とを必要不可欠の構成
要素とし、ヘッド3は選択書込読出回路4を介して外部
の書込電流器3゜並びに読出信号増巾器50と接続され
る。選択書込読出回路4の制御入力として外部のヘッド
アドレスレジスタ6の出力が少なくとも入力され、また
同じヘッドアドレスレジスタ6の出力はトラックパラメ
ータ格納回路5に入力される。また同トラックパラメー
タ格納回路5の他の入力としてシリンダアドレスレジス
タ7の出力の一部又は全てが入力される。以上説明した
ヘッドディスク組立1の構成要素のうちトラックパラメ
ータ格納回路5を除いて他の要素は従来からのヘッドデ
ィスク組立と同じか等価であって良い。
FIG. 1 is a block circuit diagram of an embodiment that best represents the scope of the present invention. A head disk assembly 1 includes at least disk media 2 arranged concentrically around the same rotation axis.
and a head 3 disposed thereon are essential components, and the head 3 is connected to an external write current generator 3° and a read signal amplifier 50 via a selective write/read circuit 4. . At least the output of an external head address register 6 is input as a control input to the selective write/read circuit 4, and the output of the same head address register 6 is input to the track parameter storage circuit 5. Also, part or all of the output of the cylinder address register 7 is input as another input to the track parameter storage circuit 5. Among the components of the head disk assembly 1 described above, except for the track parameter storage circuit 5, the other elements may be the same as or equivalent to those of the conventional head disk assembly.

次に磁気ディスク駆動装置のヘッドディスク組立1以外
の本発明に関係する構成要素は第1図に示されるように
、少なくともヘッドアドレス格納のためのヘッドアドレ
スレジスタ6、並びにシリンダアドレス格納のだめのシ
リンダアドレスレジスタ7と、書込動作時データバスと
して書込データWdを入力とし、磁気記録に適切な書込
パターンWsへのコード変換を行うデータ変調回路8、
データ変調回路8の出力をその入力とし、かつプリシフ
ト制御回路20とも接続され書込パターンの各ビート毎
にプリシフト(時間的な微調整)操作を実行する書込プ
リシフト回路10.第1の入力として書込プリシフト回
路10の出力Wpが入力されかつ書込電流制御回路40
とも接続されプリシフト操作された書込パターンに対応
して書込電流信号Wcを出力する書込電流器30、また
読出動作時データバスとして、選択書込読出回路4から
の読出信号Rsを第一の入力とし、増中度制御回路60
とも接続され読出信号Rpを出力する読出信号増巾器5
0、読出信号Rpを第一の入力としパルス整形制御回路
80とも接続され、リードパルス信号Rcを出力する波
形等何冊70、リードパルス信号RCを入力とし書込デ
ータWdに対応する読出データ(パターン)Rdを復調
するデータ復調回路9、またそれぞれプリシフト制御回
路20、書込電流制御回路40、増中度制御回路60並
びにパルス整形制御回路80にはトラックパラメータ格
納回路5の出力が入力されている。
Next, as shown in FIG. 1, the components related to the present invention other than the head disk assembly 1 of the magnetic disk drive device include at least a head address register 6 for storing a head address, and a cylinder address register for storing a cylinder address. a register 7; a data modulation circuit 8 which receives write data Wd as an input as a data bus during a write operation and performs code conversion into a write pattern Ws suitable for magnetic recording;
A write preshift circuit 10 which has the output of the data modulation circuit 8 as its input, is also connected to the preshift control circuit 20, and executes a preshift (temporal fine adjustment) operation for each beat of the write pattern. The output Wp of the write preshift circuit 10 is input as a first input, and the write current control circuit 40
A write current generator 30 is also connected to the terminal and outputs a write current signal Wc in accordance with a preshifted write pattern, and also serves as a data bus during a read operation to input a read signal Rs from the selected write/read circuit 4 to the first input, and the increase in intensity control circuit 60
A read signal amplifier 5 is also connected to output the read signal Rp.
0, a waveform etc. 70 which takes the read signal Rp as the first input, is also connected to the pulse shaping control circuit 80, and outputs the read pulse signal Rc, and has the read pulse signal RC as the input, and is connected to the pulse shaping control circuit 80. The output of the track parameter storage circuit 5 is inputted to the data demodulation circuit 9 that demodulates the pattern) Rd, as well as the preshift control circuit 20, write current control circuit 40, increase degree control circuit 60, and pulse shaping control circuit 80, respectively. There is.

第2図は回路構成において第1図の実施例と完全に同一
であるが、本例における相違点はディスク媒体2とヘッ
ド3の各々の特性パラメータを格納するトラックパラメ
ータ格納回路5の実装位置が、ヘッドディスク組立1外
部の磁気ディスク駆動装置側にあることで、従って本実
施例の場合ヘッドディスク組立1としては従来からの構
成そのもので良いことを示す。
The circuit configuration in FIG. 2 is completely the same as the embodiment shown in FIG. , is located on the side of the magnetic disk drive device outside the head disk assembly 1, which means that in this embodiment, the head disk assembly 1 may have the conventional configuration itself.

次に第3図による他の実施例の構成を説明する。Next, the configuration of another embodiment shown in FIG. 3 will be explained.

第3図に示す実施例もシリンダアドレスレジスタ7の出
力の一部または全てのシリンダエリアCの接続先が異な
ることを除き、回路機能構成要素は第1図の例と同等で
ある。すなわち、第3図によると、シリンダアドレスレ
ジスタ7の出力・シリンダエリアCはそれぞれプリシフ
ト制御回路20゜書込電流制御回路40、増巾ゲイン制
御回路60.並びにパスル整形制御回路8oへ接続され
ることを特徴としている。すなわち、2つの実施例にお
ける相違点は、シリンダエリア(アドレス領域)の異い
によるパラメータ可変制御を第1図の実施例においては
トラックパラメータ格納回路5において、ヘッドアドレ
スと組合された合成結果としてのトラックパラメータP
を出力するが、第3図の実施例に於ては各々の制御回路
において合成されることである。
In the embodiment shown in FIG. 3, the circuit functional components are the same as in the example shown in FIG. 1, except that some or all of the outputs of the cylinder address register 7 are connected to different cylinder areas C. That is, according to FIG. 3, the output of the cylinder address register 7 and the cylinder area C are respectively controlled by the preshift control circuit 20, the write current control circuit 40, the amplification gain control circuit 60, and so on. It is also characterized in that it is connected to the pulse shaping control circuit 8o. That is, the difference between the two embodiments is that the parameter variable control based on the difference in cylinder area (address area) is performed in the track parameter storage circuit 5 in the embodiment of FIG. Track parameter P
However, in the embodiment shown in FIG. 3, they are combined in each control circuit.

次に第4図のトラックパラメータPの構成例を用いて第
1図、第3図のトラックパラメータ格納回路5の入出力
信号構成を説明する。第4図を参照すると、トラックパ
ラメータ格納回路5は少なくともヘッドディスク組立1
に含まれるヘッド3の数量に対応したパラメータ群(H
AG、HAl、・・・・・・HAn)−組を記憶保持で
きる構造を有するものとし、かつ少なくともヘッドアド
レスバスhの内容によって指定される1つのパラメータ
を本回路の出力バスP上へ送出できるものであることが
要求される。以上の少なくともヘッドアドレスバスhの
内容に基づき選択されたヘッドアドレスの特性パラメー
タを出力する場合が第3図の実施例に対応する。
Next, the input/output signal structure of the track parameter storage circuit 5 shown in FIGS. 1 and 3 will be explained using the example of the structure of the track parameter P shown in FIG. 4. Referring to FIG. 4, the track parameter storage circuit 5 includes at least the head disk assembly 1.
A parameter group (H
AG, HAl, . It is required that it be a thing. The case of outputting the characteristic parameters of the head address selected based on at least the contents of the head address bus h corresponds to the embodiment shown in FIG.

第1図の実施例におけるトラックパラメータ格納回路5
の構成としては以上説明したヘッドアドレス毎のトラッ
クパラメータを更にシリンダエリアCアドレスに基づく
エリア毎のパラメータ組として記憶保持できる構造が必
要で、第4図に示すように例えばヘッドアドレスOに対
応するノくラメータとしては7リンダエリア($0、#
1、・・・・・・#N)毎にパラメータ(HAG、HA
g(1)、・・・・・・、HA、輪)が存在する。これ
らのパラメータPは図の如く各々の制御対象回路毎また
は共通的にプリシフト量ノくラメータPps書込電流ノ
・ラメータPc、読出増巾度・くラメ−22g1乃至は
イコライザパラメータPeなどの個別パラメータ要素か
ら構成される。次に第5図から第7図を用いて第1図〜
第3図の各ノ(ラメータ可変制御回路のよシ詳細な回路
構成例を説明する。
Track parameter storage circuit 5 in the embodiment of FIG.
The configuration requires a structure that can further store and hold the track parameters for each head address described above as a parameter set for each area based on the cylinder area C address, and as shown in FIG. As a parameter, there are 7 Linda areas ($0, #
1,...#N) parameters (HAG, HA
g(1), ..., HA, ring) exists. As shown in the figure, these parameters P are individually set for each controlled circuit or in common, such as a preshift amount, a parameter Pps, a write current parameter Pc, a readout amplification degree, a parameter Pc, and an equalizer parameter Pe. Consists of elements. Next, using Figures 5 to 7, Figure 1~
A more detailed circuit configuration example of each parameter variable control circuit shown in FIG. 3 will be explained.

第5図は第1図〜第3図中の書込プリシフト回路10並
びにプリシフト制御回路20のより詳細なプロッタ回路
図を示す。図を参照すると、書込データWdはエンコー
ダ・デコーダ回路11によって書込コードに変調され、
プリシフト加工のため遅延回路12を経由しゲート回路
13によって所定の時間遅延加工の上、プリシフトパル
スWsとして出力する。
FIG. 5 shows a more detailed plotter circuit diagram of the write preshift circuit 10 and preshift control circuit 20 in FIGS. 1 to 3. Referring to the figure, write data Wd is modulated into a write code by an encoder/decoder circuit 11,
For preshift processing, the signal passes through a delay circuit 12, is delayed by a predetermined time by a gate circuit 13, and is output as a preshift pulse Ws.

遅延回路12はヘッドディスク組立の特性・(ラツキ、
シリンダエリア効果など全ての変動中をカッく−する個
別遅延回路12a、 12b、・・・・・・、12nか
ら構成される。
The delay circuit 12 is designed to compensate for the characteristics of the head disk assembly (lackiness,
It is composed of individual delay circuits 12a, 12b, . . . , 12n that cut out all fluctuations such as cylinder area effects.

ゲート回路13はプリシフト制御回路20からのゲート
制御によって前記個別遅延回路12a、 12b、・・
・・・・・・・、12nを個別ゲート回路13a、13
b、 ・−・−113nでゲートする。
The gate circuit 13 controls the individual delay circuits 12a, 12b, . . . by gate control from the preshift control circuit 20.
......, 12n as individual gate circuits 13a, 13
b, Gate at .--113n.

ゲート回路13の主たる選択条件はエンコーダ・デコー
ダ回路11からプリシフト制御回路20に与えられる遅
延量選択バスeによって定められるが、プリシフト制御
回路20内ではプリシフト量パラメータPp乃至はシリ
ンダパラメータCの内容に基づき遅延量選択バスeによ
シ指定される遅延量に対して増減微調整を行なうデコー
ド機能を果す。
The main selection condition for the gate circuit 13 is determined by the delay amount selection bus e given from the encoder/decoder circuit 11 to the preshift control circuit 20, but in the preshift control circuit 20, the selection condition is determined based on the contents of the preshift amount parameter Pp to the cylinder parameter C. It performs a decoding function to finely increase or decrease the delay amount specified by the delay amount selection bus e.

第6図は第1図〜第3図中の書込電流器30並びに書込
電流制御回路40のより詳細なブロック回路図を示す。
FIG. 6 shows a more detailed block circuit diagram of the write current generator 30 and write current control circuit 40 in FIGS. 1 to 3.

図を参照すると、プリシフトパルスWsは書込電流器3
0によって書込電流パターンに変換されるが、この際書
込電流値は書込電流パラメータPc乃至はシリンダパラ
メータCを入力とし、ディジタル書込電流値レベルを出
力するデコーダ41、デコーダ41の出力を入力とする
ディジタルアナログ変換回路42の出力レベルによって
定められる。
Referring to the figure, the preshift pulse Ws is the write current generator 3.
0 is converted into a write current pattern. At this time, the write current value inputs the write current parameter Pc or the cylinder parameter C, and the decoder 41 that outputs the digital write current value level, and the output of the decoder 41. It is determined by the output level of the input digital-to-analog conversion circuit 42.

第7図は第1図〜第3図中の読出信号増巾器50、増中
度制御回路60、波形等何冊70、及びパルス整形制御
回路80から構成される記憶情報読出系のより詳細なブ
ロック回路図を示す。図を参照すると、ヘッド選択書込
・読出回路4からの読出信号Rsは自動利得調整増巾器
51によって所定のレベルまで増巾されるが、この時マ
クロ的な増中度はトラックパラメータPの中に含まれる
読出増巾度〕くラメータPg乃至はシリンダエリアパラ
メータCに基づきデコーダ回路61にてディジタルレベ
ルの制御量がディジタルアナログ変換回路62でアナロ
グ量で与えられる。自動利得調整増巾器51によって増
巾された読出信号は帯域フィルタ回路52を経由した信
号Ppとして波形等価器70に与えられ、ここでトラッ
クパラメータP中のイコライザパラメータPe、乃至は
シリンダエリアパラメータCに基づきデコ−ダ回路81
にてディジタルレベルでの制御出力が可変減衰器82に
与えられその結果可変減衰器82の定数に従った波形整
形がなされ、読出信号パルスRcとしてデータ復調回路
9へ送出される。
FIG. 7 shows more details of the stored information readout system consisting of the readout signal amplifier 50, the boost control circuit 60, the number of waveforms 70, and the pulse shaping control circuit 80 shown in FIGS. 1 to 3. A block circuit diagram is shown. Referring to the figure, the read signal Rs from the head selection write/read circuit 4 is amplified to a predetermined level by an automatic gain adjustment amplifier 51, but at this time, the macroscopic degree of amplification is determined by the track parameter P. Based on the reading amplification parameter Pg or the cylinder area parameter C contained therein, a digital level control amount is given by the decoder circuit 61 as an analog amount by the digital-to-analog conversion circuit 62. The readout signal amplified by the automatic gain adjustment amplifier 51 is passed through the bandpass filter circuit 52 and given to the waveform equalizer 70 as a signal Pp, where it is equalized by the equalizer parameter Pe in the track parameter P or the cylinder area parameter C. Decoder circuit 81 based on
A control output at a digital level is given to the variable attenuator 82, and as a result, the waveform is shaped according to the constant of the variable attenuator 82, and is sent to the data demodulation circuit 9 as a read signal pulse Rc.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は個々のヘッド乃至はシリン
ダ毎の磁気記録特性のバラツキに着目し、製品個々の特
性値を予じめ試験評価し、その結果をディジタルパラメ
ータとして提示する手段と、前記ディジタルパラメータ
をハードウェア的に検出する手段と、これらパラメータ
の指示値に基づき書込制御回路定数、読出制御回路定数
を可変とすることによって、ヘッド及びディスク媒体の
組合せ結果の特性バラツキを最適補整できる。この結果
、高記録密度を要求する磁気ディスク駆動装置をディス
ク媒体ヘッドの特性バラツキの影響を少なくシ、安定生
産でき、かつ記録情報の読出時エラー等を低減すること
ができる効果がある。
As explained above, the present invention focuses on variations in magnetic recording characteristics between individual heads or cylinders, and includes a means for preliminarily testing and evaluating the characteristic values of each product and presenting the results as digital parameters; By using means for detecting digital parameters using hardware and by varying the write control circuit constants and read control circuit constants based on the indicated values of these parameters, it is possible to optimally compensate for variations in characteristics resulting from the combination of heads and disk media. . As a result, magnetic disk drive devices that require high recording density can be stably produced with less influence of variations in characteristics of disk media heads, and errors and the like when reading recorded information can be reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第1の実施例を示すブロック回路図、
第2図は第1実施例の他の応用例を示すブロック回路図
、第3図は本発明の第2の実施例を示すブロック回路図
、第4図は第1図〜第3図に示されるトラックパラメー
タ501例を示す詳細構成図、第5図は第1図〜第3図
に示される書込プリシフト回路10並びにプリシフト制
御回路20のより詳細なブロック回路図、第6図は第1
図〜第3図に示される書込電流器30並びに書込電流制
御回路40のより詳細な回路例を示すブロック回路図、
第7図は第1図〜第3図に示される読出信号増巾器50
、増巾ゲイン制御回路60.波形等側型70、並びにパ
ルス整形制御回路80のより詳細な回路構成例を示すブ
ロック回路図である。 1・・・・・・ヘッドディスク組立、2・・・・・・デ
ィスク媒体、3・・・・・・ヘッド、4・・・・・・ヘ
ッド選択書込・続出回路、5・・・・・・トラックパラ
メータ格納回路、6・・・・・・ヘッドアドレスレジス
タ、7・・・・・・シリンダアドレスレジスタ、8・・
・・・・データ変調回路、9・・・・・・データ復調回
路、10・・・・・・書込プリシフト回路、11・・・
・・・エンコーダ・デコーダ回路、12・・・・・・遅
延回路、13・・・・・・ゲート回路、20−・・プリ
シフト制御回路、30−・・・・・書込電流器、40・
・・・・・書込電流制御回路、41・・・・・・デコー
ダ回路、42・・・・・−DAC(ディジタル−アナロ
グ変換)回路、50・・・・・・読出信号増巾器、51
・−−−−−AGCリードアンプ、52・・・・・・帯
域フィルタ回路、6o・・・・・・増巾度制御回路、6
1・・・・・・デコーダ回路、62・・・・・・DAC
回路、70・・・・・・波形等価器、8o・・・・・・
パルス整形制御回路、81・・・・・・デコーダ回路、
82・・・・・・可変減衰器、
FIG. 1 is a block circuit diagram showing a first embodiment of the present invention;
FIG. 2 is a block circuit diagram showing another application example of the first embodiment, FIG. 3 is a block circuit diagram showing a second embodiment of the present invention, and FIG. 4 is a block circuit diagram shown in FIGS. 1 to 3. FIG. 5 is a more detailed block circuit diagram of the write preshift circuit 10 and preshift control circuit 20 shown in FIGS. 1 to 3, and FIG.
A block circuit diagram showing a more detailed circuit example of the write current generator 30 and the write current control circuit 40 shown in FIGS.
FIG. 7 shows the readout signal amplifier 50 shown in FIGS. 1 to 3.
, amplification gain control circuit 60. 7 is a block circuit diagram showing a more detailed example of the circuit configuration of the waveform equal-sided type 70 and the pulse shaping control circuit 80. FIG. 1...Head disk assembly, 2...Disk medium, 3...Head, 4...Head selection writing/continuation circuit, 5... ...Track parameter storage circuit, 6...Head address register, 7...Cylinder address register, 8...
...Data modulation circuit, 9...Data demodulation circuit, 10...Write preshift circuit, 11...
... Encoder/decoder circuit, 12... Delay circuit, 13... Gate circuit, 20-... Preshift control circuit, 30-... Write current generator, 40...
...Write current control circuit, 41...Decoder circuit, 42...-DAC (digital-analog conversion) circuit, 50...Read signal amplifier, 51
・---AGC lead amplifier, 52...Band filter circuit, 6o...Amplification degree control circuit, 6
1...Decoder circuit, 62...DAC
Circuit, 70... Waveform equalizer, 8o...
Pulse shaping control circuit, 81...decoder circuit,
82...variable attenuator,

Claims (1)

【特許請求の範囲】[Claims] (1)少なくとも1枚以上の情報記録用ディスク板と該
ディスク板面上に配置された少なくとも2箇以上の磁気
ヘッドからなるヘッドディスク組立を交換単位とする磁
気ディスク駆動装置において、個別ヘッドディスク組立
毎に付属された電気的に受信可能な少なくとも1ビット
以上のディジタルパタメータを入力とし、少なくとも各
々の磁気ヘッド毎に乃至はシリンダ毎に、情報書込時に
おいてはプリシフト量並びに書込電流の可変制御、及び
情報読出し時においては読出信号増幅度並びに波形制御
定数の全てあるいはいずれか一つ以上の可変制御を可能
とする回路手段を有することを特徴とする書込み読出し
制御回路。
(1) In a magnetic disk drive device in which a head disk assembly consisting of at least one information recording disk plate and at least two or more magnetic heads arranged on the disk plate surface is a replacement unit, an individual head disk assembly is used. When writing information, the preshift amount and write current can be varied at least for each magnetic head or cylinder. 1. A write/read control circuit comprising circuit means capable of variable control of all or more of read signal amplification and waveform control constant during control and information reading.
JP28130284A 1984-12-27 1984-12-27 Write/read-out controlling circuit of magnetic disk driving device Pending JPS61156574A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28130284A JPS61156574A (en) 1984-12-27 1984-12-27 Write/read-out controlling circuit of magnetic disk driving device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28130284A JPS61156574A (en) 1984-12-27 1984-12-27 Write/read-out controlling circuit of magnetic disk driving device

Publications (1)

Publication Number Publication Date
JPS61156574A true JPS61156574A (en) 1986-07-16

Family

ID=17637176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28130284A Pending JPS61156574A (en) 1984-12-27 1984-12-27 Write/read-out controlling circuit of magnetic disk driving device

Country Status (1)

Country Link
JP (1) JPS61156574A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6323206A (en) * 1986-06-11 1988-01-30 インターナショナル・ビジネス・マシーンズ・コーポレーション Data memory
WO1988002915A1 (en) * 1986-10-17 1988-04-21 Unisys Corporation Magnetic disk write precompensation
JPS63209001A (en) * 1987-02-26 1988-08-30 Toshiba Corp Recording current controller for magnetic disk
JPH02260203A (en) * 1989-03-31 1990-10-23 Fujitsu Ltd Magnetic recording and reproducing circuit
JPH0376004A (en) * 1989-08-17 1991-04-02 Fujitsu Ltd Magnetic recording and reproducing circuit
US5025327A (en) * 1986-10-17 1991-06-18 Unisys Corp. Magnetic disk write precompensation method and apparatus which takes into account variations in head/disk characteristics
JPH05500877A (en) * 1989-10-12 1993-02-18 シーゲイト テクノロジー インコーポレーテッド Adaptive read-write channel controller
WO1993014493A1 (en) * 1992-01-10 1993-07-22 Fujitsu Limited Circuit for equalizing waveform of signal reproduced by thin film magnetic head
JPH0845007A (en) * 1994-07-29 1996-02-16 Nec Corp Magnetic disk device
JPH0896309A (en) * 1995-02-22 1996-04-12 Internatl Business Mach Corp <Ibm> Data storage device
US6101053A (en) * 1997-05-29 2000-08-08 Fujitsu Limited Write condition setting method and disk unit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59167811A (en) * 1983-03-14 1984-09-21 Nec Corp Magnetic disk device
JPS59198514A (en) * 1983-04-27 1984-11-10 Hitachi Ltd Magnetic disc device
JPS6074102A (en) * 1983-09-30 1985-04-26 Fujitsu Ltd Magnetic recording device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59167811A (en) * 1983-03-14 1984-09-21 Nec Corp Magnetic disk device
JPS59198514A (en) * 1983-04-27 1984-11-10 Hitachi Ltd Magnetic disc device
JPS6074102A (en) * 1983-09-30 1985-04-26 Fujitsu Ltd Magnetic recording device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6323206A (en) * 1986-06-11 1988-01-30 インターナショナル・ビジネス・マシーンズ・コーポレーション Data memory
WO1988002915A1 (en) * 1986-10-17 1988-04-21 Unisys Corporation Magnetic disk write precompensation
US5025327A (en) * 1986-10-17 1991-06-18 Unisys Corp. Magnetic disk write precompensation method and apparatus which takes into account variations in head/disk characteristics
JPS63209001A (en) * 1987-02-26 1988-08-30 Toshiba Corp Recording current controller for magnetic disk
JPH02260203A (en) * 1989-03-31 1990-10-23 Fujitsu Ltd Magnetic recording and reproducing circuit
JPH0376004A (en) * 1989-08-17 1991-04-02 Fujitsu Ltd Magnetic recording and reproducing circuit
JPH05500877A (en) * 1989-10-12 1993-02-18 シーゲイト テクノロジー インコーポレーテッド Adaptive read-write channel controller
WO1993014493A1 (en) * 1992-01-10 1993-07-22 Fujitsu Limited Circuit for equalizing waveform of signal reproduced by thin film magnetic head
US5440434A (en) * 1992-01-10 1995-08-08 Fujitsu Limited Reproduced waveform equilizing circuit for thin-film magnetic head
JPH0845007A (en) * 1994-07-29 1996-02-16 Nec Corp Magnetic disk device
JPH0896309A (en) * 1995-02-22 1996-04-12 Internatl Business Mach Corp <Ibm> Data storage device
US6101053A (en) * 1997-05-29 2000-08-08 Fujitsu Limited Write condition setting method and disk unit

Similar Documents

Publication Publication Date Title
US6404570B1 (en) Disk drive with adaptive channel optimization
EP0425064B1 (en) Method and apparatus for automatic write current calibration in a streaming tape drive
US4377827A (en) Servo positioning control system for a data storage apparatus
JPS61156574A (en) Write/read-out controlling circuit of magnetic disk driving device
US5546245A (en) Data storage apparatus with an A/D converter having a reference voltage control based upon a signal before and after discrimination
US4303951A (en) Device for compensating unequal write fields in magnetic data-storage devices, especially in disc memories
DE19805354C2 (en) Recording and playback device for optical discs
JP2740336B2 (en) Circuit for writing and reproducing modulated signals on writable optical disks
JPH0559482B2 (en)
CA1310407C (en) Method and apparatus for recording information
KR0176654B1 (en) Adaptible zone layout realization method of hard disk drive
US3662354A (en) Inscribing digital data on a grooved record by pre-distorting the waveforms
JP3247780B2 (en) Multi-beam recording / reproducing device
JPS61170961A (en) Optical information recording and reproducing device
JPS6161220A (en) Magnetic record reproducing system
JP2821342B2 (en) Data reading mechanism of disk device
JPH0559481B2 (en)
JPH01178168A (en) Wave equalization circuit for disk recording medium regenerating signal
JPS6098565A (en) Recording parameter self-setting type disc storage device
JPS61229272A (en) Vertical magnetic disk device
KR19990015138A (en) Data recording method of optical disc
JPH0721698A (en) Method for certifying flexible disk
JPS61265624A (en) Information recording/reproducing device
JPH06267216A (en) Magnetic recording device
JPS59229744A (en) Defect detecting system of magnetic recording medium