JPS61154311A - Base circuit - Google Patents

Base circuit

Info

Publication number
JPS61154311A
JPS61154311A JP59273679A JP27367984A JPS61154311A JP S61154311 A JPS61154311 A JP S61154311A JP 59273679 A JP59273679 A JP 59273679A JP 27367984 A JP27367984 A JP 27367984A JP S61154311 A JPS61154311 A JP S61154311A
Authority
JP
Japan
Prior art keywords
turn
circuit
voltage
base
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59273679A
Other languages
Japanese (ja)
Inventor
Nobuyuki Yasuda
信幸 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59273679A priority Critical patent/JPS61154311A/en
Publication of JPS61154311A publication Critical patent/JPS61154311A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To decrease the turn-on and turn-off time and the switching loss by applying an excess voltage at the turn-on and turn-off of a self-extinction semiconductor element only. CONSTITUTION:When an amplifier 8 outputs an on-command, a PTR 3 is in the off-state, an output of a comparator 13 is logical '0' and an output of an NOT circuit 14 is logical '1'. Then the output of an AND circuit 15 is logical '1', an output of AND circuits 16-18 is logical '0' and a transistor (TR) 19 is turned on and an excess voltage is fed to a lead of the base. Thus, the base current rises rapidly, a collector current of the PTR 3 increases quickly and the turn-on time is shortened. When the collector-emitter voltage is decreased than the detected voltage level, the TR 19 is turned off and the excess voltage is shut off. Similarly, the turn-off time is decreased. Through the operation above, the switching time is decreased and the switching loss is also decreased.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、自己消弧形半導体素子のベース回路に係り、
特aニベース・リードのインダクタンスの大きな回路に
おいて、素子のスイッチング時間を短くする機能を備え
たベース回路−二関する。
[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a base circuit of a self-extinguishing semiconductor device,
Particularly related to a base circuit with a function of shortening the switching time of the element in a circuit with a large base lead inductance.

〔発明の技術的背景とその問題点〕[Technical background of the invention and its problems]

自己消弧形素子、例えば大容量トランジスタ(以下PT
Rと記す。)あるいはゲートターンオフサイリスタ(G
TO)あるいは静電誘導形サイリスク(8IT)などの
ベース駆動回路としては、第4図に示す回路が用いられ
ている。(例えば、電気学会技術報告(■部)第162
号「電力変換装置偽:おける自己消弧形素子応用の技術
動向」(昭和59、1 ’)電気学会第11頁)第4図
は、電源1.2と自己消弧形素子(例えばPTR)3、
トランジスタ4.5、オン電流・オフ電流制限抵抗6,
7電流増幅アンプ8とその人カム、ベース・リードの抵
抗9.10、インダクタンス11 、12により構成さ
れている。
Self-extinguishing elements, such as large capacity transistors (hereinafter referred to as PT)
It is written as R. ) or gate turn-off thyristor (G
The circuit shown in FIG. 4 is used as the base drive circuit for the TO) or electrostatic induction type SIRISK (8IT). (For example, IEEJ Technical Report (Part ■) No. 162
No. ``False power converters: Technological trends in the application of self-arc-extinguishing elements in power converters'' (1980, 1'), Institute of Electrical Engineers of Japan, p. 11) Figure 4 shows power supply 1.2 and self-arc-extinguishing elements (for example, PTR). 3,
Transistor 4.5, on-current/off-current limiting resistor 6,
7 current amplification amplifier 8, its cam, base lead resistance 9.10, and inductance 11 and 12.

ベース回路の負荷となる自己消弧形素子が、大容量にな
ると、放熱などの関係からベース回路と自己消弧形素子
との距離が大きくなり、ベースリード(PTRの場合ベ
ース・リード)が長くなり、ベースリードの抵抗、及び
インダクタンスの影響が素子のスイッチング時に無視で
きなくなる。つまり、ベース電流の立ち上り、立ち下り
時間が長くなり、自己消弧形半導体素子のスイッチング
時間の遅れ及び素子の損失増大につながる。
When the capacity of the self-extinguishing element that is the load of the base circuit becomes large, the distance between the base circuit and the self-extinguishing element increases due to heat radiation, etc., and the base lead (base lead in the case of PTR) becomes longer. Therefore, the influence of the resistance and inductance of the base lead cannot be ignored when switching the element. In other words, the rise and fall times of the base current become longer, leading to a delay in the switching time of the self-extinguishing semiconductor element and an increase in element loss.

第4図の動作を第5図を用いて説明する。第4図1=お
いてアンプ8の入力人にオフ信号が入っているとトラン
ジスタ5はオフ状態にあり、自己消弧形素子、ここでは
GTR3にe電圧が印加されており、オフ状態にある。
The operation shown in FIG. 4 will be explained using FIG. 5. In Fig. 4 1, when an off signal is input to the input of the amplifier 8, the transistor 5 is in the off state, and a voltage e is applied to the self-extinguishing element, here GTR3, so it is in the off state. .

第4図の時刻t、l二おいて、アンプ8にオン信号が入
るとトランジスタ4はオン、トランジスタ5はオフする
。この場合、ベースリードのベース回路側にeの電圧が
かかる。
At times t and 12 in FIG. 4, when an on signal is input to the amplifier 8, the transistor 4 is turned on and the transistor 5 is turned off. In this case, a voltage e is applied to the base circuit side of the base lead.

しかし、リードが長くインダクタンス分が大きいとGT
Ta2ベース・エミッタ間の電圧Villlは最初は小
さく、ベース電流iIIの立ち上りはなまり、十分なベ
ース電流値が得られるまでに時間がかかる。よってコレ
クタ電流ioの立ち上り、コレクタエミッタ電圧の立ち
下りに時間がかかり、ターンオン時間とターン・オン損
失の増加となる。
However, if the lead is long and the inductance is large, GT
The Ta2 base-emitter voltage Vill is small at first, the rise of the base current iII is rounded, and it takes time until a sufficient base current value is obtained. Therefore, it takes time for the collector current io to rise and the collector-emitter voltage to fall, resulting in an increase in turn-on time and turn-on loss.

同様に時刻t、lニアンプ8にオフ信号が入ると、トラ
ンジスタ4はオフ、トランジスタ5はオンとなる。この
ときベースリードのベース回路側にはeの電圧がかかる
。しかし、ベースリードのインダクタンスによりトラン
ジスタの逆バイアス電流の立ち下りがなまり、ターンオ
フ時間及びターンオフ損失の増大につながる。又、電源
1.2を増加させることにより、ベース電流の立ち上り
、立ち下り時間を減少させることは可能であるが、オン
用電圧を増加させると、ベース電流増加による蓄積時間
、ベース制限抵抗の損失増大が見込まれ、オフ用電圧を
増加させることは、オフ時:ニトランジスタのベース・
エミッタ間の耐圧を超えることとなり素子の破壊につな
がる恐れがある。
Similarly, at time t, when an off signal is input to the amplifier 8, the transistor 4 is turned off and the transistor 5 is turned on. At this time, a voltage e is applied to the base circuit side of the base lead. However, the inductance of the base lead blunts the fall of the reverse bias current of the transistor, leading to an increase in turn-off time and turn-off loss. Also, by increasing the power supply 1.2, it is possible to reduce the rise and fall times of the base current, but increasing the on-voltage will reduce the accumulation time and the loss of the base limiting resistance due to the increase in the base current. Increasing the off-state voltage is expected to increase the off-state voltage.
This may exceed the withstand voltage between the emitters and lead to destruction of the device.

〔発明の目的〕[Purpose of the invention]

したがって、本発明は、前述の点に鑑みなされ゛たもの
であり、その目的は、自己消弧形半導体素子のターンオ
ン、ターンオフ時にのみ過剰電圧を印加することにより
、ターンオン−ターンオフ時間を減少させ、かつ、スイ
ッチング損失を減少させるベース回路を提供すること6
二ある。
Therefore, the present invention has been made in view of the above-mentioned points, and an object of the present invention is to reduce the turn-on-turn-off time by applying an excessive voltage only at the time of turn-on and turn-off of a self-extinguishing semiconductor element. and to provide a base circuit that reduces switching loss6.
There are two.

〔発明の概要〕[Summary of the invention]

この目的を達成するため1;、本発明は自己消弧形素子
の陽極・陰極間の電圧を検出することにより、ターンオ
ン、ターンオフ時にのみ、過剰電圧をベースリードに印
加するように制卸するようにしたものである。
In order to achieve this object, the present invention detects the voltage between the anode and cathode of a self-extinguishing element to control excessive voltage from being applied to the base lead only during turn-on and turn-off. This is what I did.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明の一実施例C二ついて説明する。第1図は
本発明の一実施例を示したものである。
Hereinafter, two embodiments C of the present invention will be explained. FIG. 1 shows an embodiment of the present invention.

電源1.2の電圧より大きい電圧が印加されている直流
母線P、N、PTR3のコレクタ電圧を検出し、その値
によって0又は1を出力するコンパレータ回路13、こ
の回路はPTR3のスイッチング特性の差により、ヒス
テリシスを持たせたり、遅延回路が必要な場合がある。
A comparator circuit 13 that detects the collector voltage of the DC buses P, N, and PTR3 to which a voltage higher than the voltage of the power supply 1.2 is applied, and outputs 0 or 1 depending on the value. This circuit detects the difference in the switching characteristics of the PTR3. Therefore, it may be necessary to provide hysteresis or a delay circuit.

このコンパレータの出力を反転するNOT回路14、コ
ンパレータ出力とオン、オフ信号との論理積をとるAN
D回路15 、16 、17 、18、トランジスタ1
9 、20及び電流制限抵抗21 、22から構成され
ている。第1図1=おい、で、s4図と同一符号は、同
一要素を表わしている。
A NOT circuit 14 that inverts the output of this comparator, and an AN that takes the AND of the comparator output and the on and off signals.
D circuit 15, 16, 17, 18, transistor 1
9 and 20 and current limiting resistors 21 and 22. In FIG. 1, the same reference numerals as in FIG. s4 represent the same elements.

次に作用:;ついて説明する。Next, we will explain the effect.

第1図の動作を第2図を用いて説明する。第1図におい
て、アンプ8にオフ指令が入っているとき、トランジス
タ4はオフ、トランジスタ5はオフ状態にあり、PTR
3はオフ状態である。第2図の時刻t0において、アン
プ8がオン指令を出力すると、このとき、まだPTR3
はオフ状態であり、コンパレータ13の出力はQ、NO
T回路14 ノ出力は1である。よって、AND回路1
5の出力は1ムND回路16 、17 、18の出力は
0となり、トランジスタ19がオンとなり、過剰電圧が
ベースリード(二印加される。したがって、ベース電流
は急峻な立ち上りで増加し、PTR3のコレクタ電流1
゜はすばやく増加し、ターンオンタイムは短くなる。
The operation shown in FIG. 1 will be explained using FIG. 2. In FIG. 1, when an off command is input to amplifier 8, transistor 4 is off, transistor 5 is off, and PTR
3 is in the off state. When the amplifier 8 outputs an ON command at time t0 in FIG. 2, at this time, PTR3 is still
is in the off state, and the output of the comparator 13 is Q, NO
The output of the T circuit 14 is 1. Therefore, AND circuit 1
The output of ND circuit 16, 17, 18 becomes 0, transistor 19 is turned on, and an excess voltage is applied to the base lead (2). Therefore, the base current increases with a steep rise, and the output of PTR3 becomes 0. Collector current 1
° increases quickly and the turn-on time becomes shorter.

ここで、コレクタ・エミッタ間電圧’IONが時刻t。Here, the collector-emitter voltage 'ION is at time t.

においで検出電圧レベルより下がると、コンパレータエ
3の出力は0からl+=変化し、AND回路工5の出力
は0に、AND回路17の出力は1に変わる。
When the odor falls below the detection voltage level, the output of the comparator 3 changes from 0 to l+, the output of the AND circuit 5 changes to 0, and the output of the AND circuit 17 changes to 1.

よって、トランジスタ19はオフし、過剰電圧はしゃ断
され、トランジスタ4がオンとなり、PTTa2オフ状
態を保つ。
Therefore, transistor 19 is turned off, the excess voltage is cut off, transistor 4 is turned on, and PTTa2 is kept in the off state.

同様に、時刻t、にアンプ8がオフ指令を出力すると、
PTFL3がまだオン状態であるため、1を出力するコ
ンパレータ13との論理積により、AND回路16が1
、AND回路15 、17 、18が0を出力し、トラ
ンジスタ4がオフ12、トランジスタ20がオンとなる
。よって、ベースリードに負の過剰電圧が印加され、ベ
ース電流は急速に立ち下り、PrB6はターンオフし、
ターンオフタイムは減少する。
Similarly, when the amplifier 8 outputs an off command at time t,
Since PTFL3 is still on, the AND circuit 16 outputs 1 due to the AND with the comparator 13 which outputs 1.
, AND circuits 15, 17, and 18 output 0, transistor 4 is turned off 12, and transistor 20 is turned on. Therefore, a negative excess voltage is applied to the base lead, the base current falls rapidly, and PrB6 turns off.
Turn-off time is reduced.

時刻−でコレクタ・エミッタ間電圧v(1mが検出レベ
ルを超えると、コンパレータ13の出力が1からOに変
化し、トランジスタ四がオフ、トランジスタ5がオンす
るため負の過剰電圧はベース:二印加される前にしゃ断
され、電源2による電圧がベース(=印加されオフ状態
を保つ。
When the collector-emitter voltage v (1m) exceeds the detection level at time -, the output of the comparator 13 changes from 1 to O, transistor 4 turns off and transistor 5 turns on, so the negative excess voltage is applied to the base:2 The voltage from the power source 2 is applied to the base (== applied and the off state is maintained).

以上の動作により、スイッチング時間は減少し、スイッ
チング損失も減少する。
The above operation reduces switching time and switching loss.

本発明の他の実施例について述べる。第3図は本発明の
他の実施例である。第1図の回路との相違点は、トラン
ジスタ4Cトランジスタ19及びトランジスタ5とトラ
ンジスタ20を切換えるのではなく、従来回路に、トラ
ンジスタ19とトランジスタ加のみを、コンパレータ1
3によりオン、オフさせるものである。本回路においで
も本発明の機能は十分溝たされる。
Other embodiments of the present invention will be described. FIG. 3 shows another embodiment of the invention. The difference from the circuit in FIG. 1 is that instead of switching the transistor 4C transistor 19, transistor 5, and transistor 20, only the transistor 19 and the transistor addition are added to the conventional circuit, and the comparator 1
3 to turn it on and off. Even in this circuit, the functions of the present invention are fully fulfilled.

本発明は、PrB6の部分をGTO又は8ITに置き替
えることによっても、その特長を損わす儂二適用するこ
とができる。
The present invention can also be applied by replacing the PrB6 part with GTO or 8IT, even if its features are impaired.

〔発明の効果〕〔Effect of the invention〕

以上、本発明6二よれば、ベースリードに大きなインダ
クタンス及び抵抗をもつ自己消弧素子において、陽極電
圧を検出し、その信号を用いて、過剰電圧の印加を制御
することにより、自己消弧素子の高速性能を保ち、かつ
、スイッチング損失の少ないベース回路を提供すること
ができる。
As described above, according to the present invention 62, in a self-arc-extinguishing element having a large inductance and resistance in the base lead, by detecting the anode voltage and controlling the application of excessive voltage using the signal, the self-arc-extinguishing element It is possible to provide a base circuit that maintains high-speed performance and has low switching loss.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明6二よるベース回路一実施例を示す接
続図、第2図は、第1図のタイムチャート、第3図は本
発明の他の実施例を示す接続図、第4図は従来のベース
回路、第5図は、第4図のタイムチャートである。 1.2.P、N・・・電源    3・・・大容量トラ
ンジスタ4 、5.19.20・・・トランジスタ 6
 、7 $9 tlo、21.22・・・抵抗11.1
2・・・インダクタンス  13・・・コンパレータ1
4・・・NOT回路    8・・・アンプ15.16
.17.18・・・AND回路(7317)  代理人
 弁理士 則 近 憲 市 (ほか1名)第1図 Co1t       c21J乙4 第3図 P 第4図 第5図
FIG. 1 is a connection diagram showing one embodiment of the base circuit according to the present invention, FIG. 2 is a time chart of FIG. 1, FIG. 3 is a connection diagram showing another embodiment of the present invention, and FIG. The figure shows a conventional base circuit, and FIG. 5 is a time chart of FIG. 4. 1.2. P, N...Power supply 3...Large capacity transistor 4, 5.19.20...Transistor 6
, 7 $9 tlo, 21.22...Resistance 11.1
2...Inductance 13...Comparator 1
4...NOT circuit 8...Amplifier 15.16
.. 17.18...AND circuit (7317) Agent Patent attorney Kenichi Chika (and 1 other person) Figure 1 Colt c21J Otsu 4 Figure 3 P Figure 4 Figure 5

Claims (1)

【特許請求の範囲】[Claims] 自己消弧形半導体素子を、導通・非導通させるためのベ
ース回路において、前記素子の陽極陰極間の電圧を検出
し、この電圧の有無により前記素子の制御極に印加する
ベース電圧をスイッチング時のみ切換え調整することを
特徴とするベース回路。
In a base circuit for making a self-extinguishing semiconductor element conductive or non-conductive, the voltage between the anode and cathode of the element is detected, and depending on the presence or absence of this voltage, the base voltage applied to the control pole of the element is determined only during switching. A base circuit characterized by switching and adjusting.
JP59273679A 1984-12-27 1984-12-27 Base circuit Pending JPS61154311A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59273679A JPS61154311A (en) 1984-12-27 1984-12-27 Base circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59273679A JPS61154311A (en) 1984-12-27 1984-12-27 Base circuit

Publications (1)

Publication Number Publication Date
JPS61154311A true JPS61154311A (en) 1986-07-14

Family

ID=17531038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59273679A Pending JPS61154311A (en) 1984-12-27 1984-12-27 Base circuit

Country Status (1)

Country Link
JP (1) JPS61154311A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01183214A (en) * 1988-01-16 1989-07-21 Toyota Autom Loom Works Ltd Off gate circuit of power switching element
US5543739A (en) * 1993-04-09 1996-08-06 Sgs-Thomson Microelectronics, S.R.L. Control, reduction and equalization of delays in a driver stage
US5656969A (en) * 1994-05-25 1997-08-12 Sgs-Thomson Microelectronics S.R.L. Slew rate control and optimization of power consumption in a power stage

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01183214A (en) * 1988-01-16 1989-07-21 Toyota Autom Loom Works Ltd Off gate circuit of power switching element
US5543739A (en) * 1993-04-09 1996-08-06 Sgs-Thomson Microelectronics, S.R.L. Control, reduction and equalization of delays in a driver stage
US5656969A (en) * 1994-05-25 1997-08-12 Sgs-Thomson Microelectronics S.R.L. Slew rate control and optimization of power consumption in a power stage

Similar Documents

Publication Publication Date Title
US5404059A (en) Circuit for driving a voltage-controlled semiconductor switch
US4937697A (en) Semiconductor device protection circuit
US5001373A (en) Active clamp circuit with immunity to zener diode microplasmic noise
US20020153938A1 (en) Hybrid power MOSFET
JPH0325056B2 (en)
CN102187557A (en) Driving circuit for power semiconductor element
JPH05109288A (en) Semiconductor integrated circuit
JP6988670B2 (en) Drive circuit, power module and power conversion system
US5030844A (en) DC power switch with inrush prevention
JPH0642179B2 (en) Power transistor drive circuit with improved short-circuit protection function
US6046516A (en) Electronic switch for use with inductive loads
US3378699A (en) Electrical control circuits
JPS61154311A (en) Base circuit
CN111869068A (en) Switch device and control method of switch device
US20030179021A1 (en) Drive control circuit for a junction field-effect transistor
US5257155A (en) Short-circuit proof field effect transistor
JPS6149626A (en) No-break power voltage converter
JPH09213893A (en) Semiconductor device
CN216873068U (en) Driving and current detection circuit of D-Mode gallium nitride power tube easy to integrate
US20230033392A1 (en) Power converter
JP7031078B1 (en) Gate drive circuit
WO2021187437A1 (en) Short circuit determination device, switch device and short circuit determination method
JPH0685496B2 (en) Gate drive circuit for electrostatic induction type self-extinguishing device
JPH0226812B2 (en)
JPH07183086A (en) Load operation circuit