JPS61116420A - 位相比較方式 - Google Patents
位相比較方式Info
- Publication number
- JPS61116420A JPS61116420A JP59236624A JP23662484A JPS61116420A JP S61116420 A JPS61116420 A JP S61116420A JP 59236624 A JP59236624 A JP 59236624A JP 23662484 A JP23662484 A JP 23662484A JP S61116420 A JPS61116420 A JP S61116420A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- data
- pulse
- error
- comparing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
不発明はパルスの位相比較方式に係わり、特にＭ ｋ’
Ｍ変調などにおける欠落のあるパルス列の位相比較方
式に関するものである。
Ｍ変調などにおける欠落のあるパルス列の位相比較方
式に関するものである。
従来、パルスの位相比較方式は、被比較パルスのＩ／４
周期に相当する時間間隔をモノステイプルマルチパイプ
ｖ −ｐ （ｍｏｎｏｓｔａｂｌｅ ｍｕｌｔｉｖｉｂ
ｒａｔｏｒ ）によシ作り、被比較パルスをｌ／４周期
遅延後比較するものであった。
周期に相当する時間間隔をモノステイプルマルチパイプ
ｖ −ｐ （ｍｏｎｏｓｔａｂｌｅ ｍｕｌｔｉｖｉｂ
ｒａｔｏｒ ）によシ作り、被比較パルスをｌ／４周期
遅延後比較するものであった。
しかしながらこの方式には、
（１） 被比較パルスの基本周波数が正確でない場合
、モノステイプルマルチバイブレータに設定した周波数
とのずｊＬから、定常位相誤差を生じてしまう。
、モノステイプルマルチバイブレータに設定した周波数
とのずｊＬから、定常位相誤差を生じてしまう。
（２）比較回路内にモノステイブ、ルマルチバイプレー
タを設ける必要があるため、高精度の比較を行なう回路
としてはＬＳＩ化することが困難である。
タを設ける必要があるため、高精度の比較を行なう回路
としてはＬＳＩ化することが困難である。
等の欠点があった。
以下これらについて、データ転送速度５００Ｋｂｉｔｓ
／ｓｅｃの７０ツピーデイスクシステムにおけるフロッ
ピーディスクドライバーからの読み出し４ｇ号全データ
とクロックに分離するデータセパレート用可変周波数発
振器Ｖ Ｆ Ｏ（Ｖａｒｉａｂｌｅ Ｆｒｅｑｕｅｎｃ
ｙ（Ｊｓｃｉｌｌａｆｏｒ ）を例にとシ説明する。こ
の場合被比較パルス列は、７０ツビーデイスクドライバ
ーからｄみ出されるクロックを含むシリアルデータであ
シ、その基本周波数は５００ ＫＨｚである。従うでモ
ノステイブルマルチバイプレータにはその１７／４局期
であろ５００ ｎ５ｅｃ （＝ １１５０ ＱＫＨｚ
Ｘ ｌ凶）を設定する。ここでフロッピーディスクドラ
イバーからのシリアルデータの基本周波数は、フロッピ
ーディスクの回転数の変動による±１０％程度の変動を
考慮すると、被比較波のｌ／４周期は４５４〜５５５
ｎ５ｅｃとなり、ワンショットの設定値と比べ、最大で
５６ｎ５ｅｃの差を生じ、これが定常位相誤差と々る。
／ｓｅｃの７０ツピーデイスクシステムにおけるフロッ
ピーディスクドライバーからの読み出し４ｇ号全データ
とクロックに分離するデータセパレート用可変周波数発
振器Ｖ Ｆ Ｏ（Ｖａｒｉａｂｌｅ Ｆｒｅｑｕｅｎｃ
ｙ（Ｊｓｃｉｌｌａｆｏｒ ）を例にとシ説明する。こ
の場合被比較パルス列は、７０ツビーデイスクドライバ
ーからｄみ出されるクロックを含むシリアルデータであ
シ、その基本周波数は５００ ＫＨｚである。従うでモ
ノステイブルマルチバイプレータにはその１７／４局期
であろ５００ ｎ５ｅｃ （＝ １１５０ ＱＫＨｚ
Ｘ ｌ凶）を設定する。ここでフロッピーディスクドラ
イバーからのシリアルデータの基本周波数は、フロッピ
ーディスクの回転数の変動による±１０％程度の変動を
考慮すると、被比較波のｌ／４周期は４５４〜５５５
ｎ５ｅｃとなり、ワンショットの設定値と比べ、最大で
５６ｎ５ｅｃの差を生じ、これが定常位相誤差と々る。
データ転送速度５００ Ｋ ｂｊ ｔｓ／ｓｅｃのフロ
ッピーディスクシステムにおけるデータセパレート用Ｖ
ＦＯのｉｔｆ：各誤差は８Ｑ ｎ５ｅｃ程度でめること
が保求さ扛るか、定常位相誤差か上述の如＜５６ｎｓｅ
ｃあると、これに他の誤差が加わり容易に１００ ｎ５
ｅｃを越えてしまうので、上記定常位相誤差を除去する
必要がある。
ッピーディスクシステムにおけるデータセパレート用Ｖ
ＦＯのｉｔｆ：各誤差は８Ｑ ｎ５ｅｃ程度でめること
が保求さ扛るか、定常位相誤差か上述の如＜５６ｎｓｅ
ｃあると、これに他の誤差が加わり容易に１００ ｎ５
ｅｃを越えてしまうので、上記定常位相誤差を除去する
必要がある。
フロッピーディスク、ハードディスクシステム咎におい
て、位相比較が樗度良く行われず、正確な同期がとれな
いためデータを読み取れなくなるという問題があった。
て、位相比較が樗度良く行われず、正確な同期がとれな
いためデータを読み取れなくなるという問題があった。
したがって本発明は、前述した問題に２２みてなされた
ものであり、その目的とするところは、定常位相誤差を
生ぜず、かつ量子化誤差の影響を、柩めて小さく出来、
さらにはモノステイブルマルチバイブレータを使用しな
い為ＬＳｉ化の容易な位相比較方式を提供することにあ
る。
ものであり、その目的とするところは、定常位相誤差を
生ぜず、かつ量子化誤差の影響を、柩めて小さく出来、
さらにはモノステイブルマルチバイブレータを使用しな
い為ＬＳｉ化の容易な位相比較方式を提供することにあ
る。
このような目的を達成するために本発明は、デジタル方
式で位相差を測定し、測定された位相差に対する量子化
誤差の補正をアナログ方式で行うものである。
式で位相差を測定し、測定された位相差に対する量子化
誤差の補正をアナログ方式で行うものである。
次に図面音用いて本発明の実施例を詳細に説明する。第
１図に、本発明の一実施例として、フロッピーディスク
システムにおけるフロッピーディスクドライバーからの
読み出し信号をデータとクロックに分離するデータセパ
レート用ウィンドウ発生回路のブロック図を示す。フロ
ッピーディスクドライバーから読み出された信号）（、
ｌ） １）Ａ’ｌ’Ａはデータ拳パルスとクロックパ
ルスとからなるので、これらを分離する必要があシ、こ
のためウィンドウ（Ｗ’ｉｎｄｏｗ ）を作り両者を分
離する。このだめの回路がデータ・セパレート回路であ
り、゛通常ＶＦＯセパレータ回路が用いられている。
１図に、本発明の一実施例として、フロッピーディスク
システムにおけるフロッピーディスクドライバーからの
読み出し信号をデータとクロックに分離するデータセパ
レート用ウィンドウ発生回路のブロック図を示す。フロ
ッピーディスクドライバーから読み出された信号）（、
ｌ） １）Ａ’ｌ’Ａはデータ拳パルスとクロックパ
ルスとからなるので、これらを分離する必要があシ、こ
のためウィンドウ（Ｗ’ｉｎｄｏｗ ）を作り両者を分
離する。このだめの回路がデータ・セパレート回路であ
り、゛通常ＶＦＯセパレータ回路が用いられている。
第１図に示すデータセパレート用ウィンドウ発生回路は
、位相比較器！、チャージポンプ回路２゜フィルター回
路３．電圧制御型発振器（ＶＣＵ。
、位相比較器！、チャージポンプ回路２゜フィルター回
路３．電圧制御型発振器（ＶＣＵ。
Ｖｏｌｔａｇｅ −Ｃｏｎｔｒｏｌｌｅｄ ０ｓｃｉｌ
ｌａｔｏｒ ） ４ 、および分周器５からなる。この
回路の入力信号はフロラ相比較器ｌの目的は、フロッピ
ーディスクからのパルス列の立上シがデータウィンドウ
ＤＷの中心に来るように電圧制御型発振器今を制御する
ことであり、その為にフロッピーディスクからのパルス
列とデータウィンドウの比較を行うことである。
ｌａｔｏｒ ） ４ 、および分周器５からなる。この
回路の入力信号はフロラ相比較器ｌの目的は、フロッピ
ーディスクからのパルス列の立上シがデータウィンドウ
ＤＷの中心に来るように電圧制御型発振器今を制御する
ことであり、その為にフロッピーディスクからのパルス
列とデータウィンドウの比較を行うことである。
第２図に、データ凡Ｌ）１）ＡＴＡ、ウィンドウＷ。
比較波ｅＶ、（１例としてＩＭ）ｉｇ）、位相差測定用
クロック信号ｆｃ（１例として１６Ｍ Ｈｚ ） 、位
相比較器１の出力Ｃｏｕ ｔ の関係を示す。ここでは
電圧制御型発振器ＶＣＯ４からの矩形波を分周して比較
波ＣＳＮを作シ、さらにそれを１／２分周したものをウ
ィンドウＷとして使用している。
クロック信号ｆｃ（１例として１６Ｍ Ｈｚ ） 、位
相比較器１の出力Ｃｏｕ ｔ の関係を示す。ここでは
電圧制御型発振器ＶＣＯ４からの矩形波を分周して比較
波ＣＳＮを作シ、さらにそれを１／２分周したものをウ
ィンドウＷとして使用している。
比較波ＣＷの立ち上がりからデータパルスの立ち上がり
までの時間Ｔを、これらの信号と非同期なりロックｆｃ
を用いてカウントし、ｋＤ ＤＡ’Ｉ’Ａに同期して
立ち上がり、ｆＣに同期して立ち下がり測定値に等しい
幅Ｘのパルスを位相比較器ｌの出力Ｃｏｕｔ として出
力する。
までの時間Ｔを、これらの信号と非同期なりロックｆｃ
を用いてカウントし、ｋＤ ＤＡ’Ｉ’Ａに同期して
立ち上がり、ｆＣに同期して立ち下がり測定値に等しい
幅Ｘのパルスを位相比較器ｌの出力Ｃｏｕｔ として出
力する。
したがって真の遅れ量がＴであった場合、その簀子化誤
差を有している。しかし第１図の実施例に示す如く、位
相比較器ｌの出力ｅｏｕｔはチャージポンプ回路２．フ
ィルター回路３を介して電圧制御型発振器ｖｃｏ４へ入
力され、上記量子化誤差はアナ胃グ的に補正されるので
、上記量４化誤差の影響は傷めて小さく抑えることが出
来る。この量子化誤差はｌ／２５以下となるように設計
可能である。
差を有している。しかし第１図の実施例に示す如く、位
相比較器ｌの出力ｅｏｕｔはチャージポンプ回路２．フ
ィルター回路３を介して電圧制御型発振器ｖｃｏ４へ入
力され、上記量子化誤差はアナ胃グ的に補正されるので
、上記量４化誤差の影響は傷めて小さく抑えることが出
来る。この量子化誤差はｌ／２５以下となるように設計
可能である。
第３図に本発明の具体的な一実施例の要部を示す。同図
において、Ｆ／Ｆ５は１−ＬＪＪ ｌ）Ａ’ｌ’Ａの位
相が進んでいる場合にのみ位相差を出力するだめの回路
で、他はすべて）ＬＬＩ ＬＩＡ’ｌ”Ａの位相が遅
れている場合にのみ位相差を出力するための回路である
。以下簡単に動作を説明する。
において、Ｆ／Ｆ５は１−ＬＪＪ ｌ）Ａ’ｌ’Ａの位
相が進んでいる場合にのみ位相差を出力するだめの回路
で、他はすべて）ＬＬＩ ＬＩＡ’ｌ”Ａの位相が遅
れている場合にのみ位相差を出力するための回路である
。以下簡単に動作を説明する。
（１） ′ｋＬｌ） １）ＡＴＡの位相が進んでい
る場合この時、１０ＬｉＪ Ｌ）ＡＴＡの立ち上りは、
比較波ＣＷがＬＩＯＷＯ間にある。従ってＦ／に’５は
ＢＤ ｆ）ＡＴＡの立上りから次の比較波の立ち上り
までの間パルスを発生する。
る場合この時、１０ＬｉＪ Ｌ）ＡＴＡの立ち上りは、
比較波ＣＷがＬＩＯＷＯ間にある。従ってＦ／に’５は
ＢＤ ｆ）ＡＴＡの立上りから次の比較波の立ち上り
までの間パルスを発生する。
（２） ＷＬＩ １）ＡＴＡの位相が遅れている場合
Ｌ８１９１は、比較波ＣＷがＨｉｇｈの間ｆｃによυカ
ウントアツプし、ＲＩＪ １）ＡＴＡが存在しなかっ
た場合、比較波の立ち下りでＬｏｗを１＋ｏａｄ Ｌ、
比較波がＬｏｗＯ間ＬＳＩ９１の出力はオールゼロとな
る。ここでＬＳ Ｉ ９１がカウントアツプ中（すなわ
ち比較波がＨｉ ｇ ｈの間）にＲＤ Ｉ）Ａ’ｌ’
Ａの立ち上りが存在すると、１・’ ／ ｋ’ｌが反転
ｊ〜カウントダウンを始めると同時に、Ｆ／）’４から
パルスが発せられる。その他ＬＳＩ９１がオールゼロと
なると、■’／Ｆ ４がクリアされパルスが止まる。
Ｌ８１９１は、比較波ＣＷがＨｉｇｈの間ｆｃによυカ
ウントアツプし、ＲＩＪ １）ＡＴＡが存在しなかっ
た場合、比較波の立ち下りでＬｏｗを１＋ｏａｄ Ｌ、
比較波がＬｏｗＯ間ＬＳＩ９１の出力はオールゼロとな
る。ここでＬＳ Ｉ ９１がカウントアツプ中（すなわ
ち比較波がＨｉ ｇ ｈの間）にＲＤ Ｉ）Ａ’ｌ’
Ａの立ち上りが存在すると、１・’ ／ ｋ’ｌが反転
ｊ〜カウントダウンを始めると同時に、Ｆ／）’４から
パルスが発せられる。その他ＬＳＩ９１がオールゼロと
なると、■’／Ｆ ４がクリアされパルスが止まる。
以上説明したように本発明によ扛ば、定常位相誤差を生
ぜず、位相誤差を極めて小ざく出来、かつデータの基本
周波数に依って位相比較回路の定数を切り替える必要が
なく回路が簡単化出来るという儲めて優れた効果を萎す
る。
ぜず、位相誤差を極めて小ざく出来、かつデータの基本
周波数に依って位相比較回路の定数を切り替える必要が
なく回路が簡単化出来るという儲めて優れた効果を萎す
る。
第１図は本発明によるデータセパレート用ウィンド発生
回路の一実施例を示すブロック図、第２図（ａ）〜（ｅ
）は本発明による位相比較方式の一例を説明するタイミ
ング図、第３図は本発明による位相比較方式の一実施例
を示す障１路図である。 ！・・・・位相比較ｈ１２・・・・チャージポンプ回路
、３・・・・フィルター回路、４・・・・電圧制御型発
掘器ＶＣ（Ｊ。 ５・・・・分周器。 く ド ざ げ
回路の一実施例を示すブロック図、第２図（ａ）〜（ｅ
）は本発明による位相比較方式の一例を説明するタイミ
ング図、第３図は本発明による位相比較方式の一実施例
を示す障１路図である。 ！・・・・位相比較ｈ１２・・・・チャージポンプ回路
、３・・・・フィルター回路、４・・・・電圧制御型発
掘器ＶＣ（Ｊ。 ５・・・・分周器。 く ド ざ げ
Claims (1)
- パルス列の所定の位置にウィンドウを合致させるために
、前記所定の位置と前記ウィンドウに対応する比較波形
の位置の差分に基づく信号をチャージポンプ回路、フィ
ルター回路を介して電圧制御型発振器に入力し、該発振
器の出力により前記ウィンドウおよび比較波形を形成す
るループを構成してなる位相比較方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59236624A JPH0758906B2 (ja) | 1984-11-12 | 1984-11-12 | 位相比較方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59236624A JPH0758906B2 (ja) | 1984-11-12 | 1984-11-12 | 位相比較方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61116420A true JPS61116420A (ja) | 1986-06-03 |
| JPH0758906B2 JPH0758906B2 (ja) | 1995-06-21 |
Family
ID=17003385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59236624A Expired - Lifetime JPH0758906B2 (ja) | 1984-11-12 | 1984-11-12 | 位相比較方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758906B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4944654A (ja) * | 1972-08-31 | 1974-04-26 | ||
| JPS5624829A (en) * | 1979-08-08 | 1981-03-10 | Hitachi Ltd | Vfo circuit |
| JPS57119940U (ja) * | 1981-01-21 | 1982-07-26 | ||
| JPS59167813A (ja) * | 1983-03-14 | 1984-09-21 | Toshiba Corp | 位相同期回路 |
-
1984
- 1984-11-12 JP JP59236624A patent/JPH0758906B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4944654A (ja) * | 1972-08-31 | 1974-04-26 | ||
| JPS5624829A (en) * | 1979-08-08 | 1981-03-10 | Hitachi Ltd | Vfo circuit |
| JPS57119940U (ja) * | 1981-01-21 | 1982-07-26 | ||
| JPS59167813A (ja) * | 1983-03-14 | 1984-09-21 | Toshiba Corp | 位相同期回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0758906B2 (ja) | 1995-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4774479A (en) | Phase locked loop circuit | |
| JPS5838011B2 (ja) | 発振回路 | |
| JPH065593B2 (ja) | 磁気ディスク装置のパルス回路 | |
| JPS61116420A (ja) | 位相比較方式 | |
| JPS61271666A (ja) | ドロツプアウト検出装置 | |
| JPH0486082A (ja) | 時間軸補正装置 | |
| US4580100A (en) | Phase locked loop clock recovery circuit for data reproducing apparatus | |
| US3313927A (en) | Pulse width comparator | |
| CN108063619A (zh) | 原子频标频率修正装置及原子频标 | |
| JP2516900B2 (ja) | モ−タ制御回路 | |
| US3594655A (en) | Clock signal generator using a sawtooth oscillator whose frequency is controlled in discrete steps | |
| GB2127243A (en) | Variable frequency oscillator | |
| JPS5869125A (ja) | 水晶発振器を用いた可変周波数発振器 | |
| JPS62241433A (ja) | 同期クロツク発生回路の入力エラ−検出回路 | |
| JP2636349B2 (ja) | 位相制御回路 | |
| JPH0458733B2 (ja) | ||
| JPH04113564A (ja) | データセパレート回路 | |
| JPH0352168A (ja) | 位相誤差検出回路 | |
| JPS61253922A (ja) | デイジタル位相比較器 | |
| JPH0763148B2 (ja) | 位相同期回路 | |
| JPH04310677A (ja) | Ｆｄｄ用データセパレータ | |
| JPS60182820A (ja) | フエイズロツクドル−プ回路 | |
| JPS5894241A (ja) | クロックパルス発生回路 | |
| JPS62210730A (ja) | 周波数位相比較器の入力エラ−検出回路 | |
| JPH03292682A (ja) | データセパレート回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |