JPS61109337A - 多重伝送方式の制御装置 - Google Patents
多重伝送方式の制御装置Info
- Publication number
- JPS61109337A JPS61109337A JP23170784A JP23170784A JPS61109337A JP S61109337 A JPS61109337 A JP S61109337A JP 23170784 A JP23170784 A JP 23170784A JP 23170784 A JP23170784 A JP 23170784A JP S61109337 A JPS61109337 A JP S61109337A
- Authority
- JP
- Japan
- Prior art keywords
- output
- deviation
- analog control
- value
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/14—Monitoring arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Safety Devices In Control Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
この発明はアナログ制御信号を多重化して伝送する多垂
伝送方式の制卸装置に関する。
伝送方式の制卸装置に関する。
［従来の技術のその問題点］
一般に制卸装置においては信頼性向上のために外部の制
御対象機器に対する制御信号（アナログ信号）を多重化
して伝送する方式がとられている。
御対象機器に対する制御信号（アナログ信号）を多重化
して伝送する方式がとられている。
第５図に制御信号を３重化して伝送する場合の構成を示
す。すなわち、図中１１〜１３は制御装置内部の出力ユ
ニットで、これらの出力ユニット１１〜１３はそれぞれ
アナログ制御信号Ｅ１〜Ｅ３をオペアンプｉｉ１．１２
１ 、１３１で演算増幅した後、リレースイッチ１１２
、１２２ 、１３２により選択的に出力するもので、
それぞれの出力は共に多重伝送路１４を通じて図示しな
い外部の制御対象機器に供給されるようになされている
。
す。すなわち、図中１１〜１３は制御装置内部の出力ユ
ニットで、これらの出力ユニット１１〜１３はそれぞれ
アナログ制御信号Ｅ１〜Ｅ３をオペアンプｉｉ１．１２
１ 、１３１で演算増幅した後、リレースイッチ１１２
、１２２ 、１３２により選択的に出力するもので、
それぞれの出力は共に多重伝送路１４を通じて図示しな
い外部の制御対象機器に供給されるようになされている
。
つまり、上記制御装置は、゛正常である″ど見なしてい
る出力信号の１つ、例えば出力ユニット１１から出力さ
れる制御信号Ｅ１をリレースイッチ１１２をオン状態と
することによって選択出力させ、これに異常が発生した
ことを出力値の読み返し等の異常検出手段を通じて検出
した後、他の正常と思われる制御信号、例えばＥ２．Ｅ
３をリレースインチ１２２ 、１３２を選択的にオ〕ノ
状態とすることにＪ、って切換出力するものである。
る出力信号の１つ、例えば出力ユニット１１から出力さ
れる制御信号Ｅ１をリレースイッチ１１２をオン状態と
することによって選択出力させ、これに異常が発生した
ことを出力値の読み返し等の異常検出手段を通じて検出
した後、他の正常と思われる制御信号、例えばＥ２．Ｅ
３をリレースインチ１２２ 、１３２を選択的にオ〕ノ
状態とすることにＪ、って切換出力するものである。
ところが、上記のような従来の多重伝送方式の制御装置
では、異常の発生から切換えまでに制御装置での判断に
要する時間等の大ぎな遅れが避けられないため、制御対
象機器を誤動作させたり、場合によっては破壊してしま
う恐れもある。
では、異常の発生から切換えまでに制御装置での判断に
要する時間等の大ぎな遅れが避けられないため、制御対
象機器を誤動作させたり、場合によっては破壊してしま
う恐れもある。
この発明は一１＝記のような事情を考慮してなされたも
ので、アナログ制御信号の異常を速やかに検出して外部
制御対象機器から切り離すことのできる多重伝送方式の
制御装置を提供することを目的とする。
ので、アナログ制御信号の異常を速やかに検出して外部
制御対象機器から切り離すことのできる多重伝送方式の
制御装置を提供することを目的とする。
［問題点を解決するための手段］
すなわち、この発明に係る多重伝送方式の制御Ｑ ｔｉ
ｌｌ ｌ：Ｌ、ぞれぞれ独立してアナログ制御信号を出
力Ｊる複数個の出力ユニットを備え、この複数個の出力
ユニットの各出力を多重伝送路を通じて外部制御対象物
に選択的に供給し制御するものにおいて、前記複数個の
出力ユニットのそれぞれに各アブ１］グーり御信号の出
力値及び平均出力値の偏差を検出する偏差検出器と、前
記偏差の大きさに比例した速度でタイムアウトすること
により前記アナログ制御信号の異常発生を自己検出し、
そのアナログ制御信号を前記多重伝送路から切り離すタ
イマ回路とを設けたことを特徴とするものである。
ｌｌ ｌ：Ｌ、ぞれぞれ独立してアナログ制御信号を出
力Ｊる複数個の出力ユニットを備え、この複数個の出力
ユニットの各出力を多重伝送路を通じて外部制御対象物
に選択的に供給し制御するものにおいて、前記複数個の
出力ユニットのそれぞれに各アブ１］グーり御信号の出
力値及び平均出力値の偏差を検出する偏差検出器と、前
記偏差の大きさに比例した速度でタイムアウトすること
により前記アナログ制御信号の異常発生を自己検出し、
そのアナログ制御信号を前記多重伝送路から切り離すタ
イマ回路とを設けたことを特徴とするものである。
［作用］
つまり、上記のように構成した多重伝送方式の制御装置
は、各出力ユニット毎にアナログ制御信号の異常発生か
ら切り離しまでの時間をタイマ回路で任意に設定するこ
とができ、さらに偏差検出器により異常時の出力値も正
常値との平均をとるので、大きくずれてしまうことが避
けられるものである。
は、各出力ユニット毎にアナログ制御信号の異常発生か
ら切り離しまでの時間をタイマ回路で任意に設定するこ
とができ、さらに偏差検出器により異常時の出力値も正
常値との平均をとるので、大きくずれてしまうことが避
けられるものである。
［実施例］
以下、第１図乃至第４図を参照してこの発明の一実施例
を詳細に説明する。但し、第１図乃至第３図において第
５図と同一部分には同一符号を付して示し、ここでは異
なる部分についてのみ述べ ｄる。
を詳細に説明する。但し、第１図乃至第３図において第
５図と同一部分には同一符号を付して示し、ここでは異
なる部分についてのみ述べ ｄる。
第１図は前記３重伝送の制御装置にこの発明を適用した
場合の構成を示すもので、図中符号１１３゜１２３ 、
１３３はそれぞれ前記オペアンプ１１１ 、１２１ 。
場合の構成を示すもので、図中符号１１３゜１２３ 、
１３３はそれぞれ前記オペアンプ１１１ 、１２１ 。
１３１で演篩増幅されたアナログ制御信号Ｆ１〜Ｅ３の
電流値が定格をオーバーしないようにするための制限抵
抗、１１４ 、１２４ 、１３４はそれぞれ上記オペア
ンプ１１１ 、１２１１．１３１の各出力電圧Ｆ１−〜
Ｅ３″と平均出力電圧ＥＳとの差を検出する偏差検出器
（この偏差検出器の出力モードには電圧、電流、周波数
等の様々なモードが考えられる） 、１１５ 、１２５
、１３５はそれぞれ上記偏差検出１ｌｌｌｌ１４ 、
１２４ 、１３４の出力を受けその大きさに比例した速
度でカウントし、所定のカウント値に達した後にはタイ
ムアツプ信号ＵＰを出力するタイマ回路、１５は各出力
ユニット１１〜１３の各出力を結合して多重伝送路１４
に導出するワイヤード・オア回路である。
電流値が定格をオーバーしないようにするための制限抵
抗、１１４ 、１２４ 、１３４はそれぞれ上記オペア
ンプ１１１ 、１２１１．１３１の各出力電圧Ｆ１−〜
Ｅ３″と平均出力電圧ＥＳとの差を検出する偏差検出器
（この偏差検出器の出力モードには電圧、電流、周波数
等の様々なモードが考えられる） 、１１５ 、１２５
、１３５はそれぞれ上記偏差検出１ｌｌｌｌ１４ 、
１２４ 、１３４の出力を受けその大きさに比例した速
度でカウントし、所定のカウント値に達した後にはタイ
ムアツプ信号ＵＰを出力するタイマ回路、１５は各出力
ユニット１１〜１３の各出力を結合して多重伝送路１４
に導出するワイヤード・オア回路である。
尚、前記リレースイッチ１１２ 、１２２ 、１３２は
それぞれ上記タイマ回路１１５ 、１２５ 、１３５か
らタイムアツプ信号ＵＰの出力状態でオン（接続）状態
となり、非出力状態でオフ（ｉ！！断）状態となるよう
になされている。また、タイマ回路１１５ 、１２５
。
それぞれ上記タイマ回路１１５ 、１２５ 、１３５か
らタイムアツプ信号ＵＰの出力状態でオン（接続）状態
となり、非出力状態でオフ（ｉ！！断）状態となるよう
になされている。また、タイマ回路１１５ 、１２５
。
１３５のカウント動作は定期的にリセットされるように
なされている。
なされている。
ここで、上記出力ユニット１１〜１３の具体的な構成に
ついて第２図及び第３図を参照して説明する。
ついて第２図及び第３図を参照して説明する。
第２図は上記出力ユニット１１の構成を具体的に示すも
ので、この出力ユニット１１は上記偏差検出器１１４と
して電圧差を検出する差動オペアンプ回路で構成し、入
力電圧Ｅｌ ′とＥｓとの差ΔＥ１（＝ ｌ Ｅｌ ’
−−ＥＳ ｌ ＞を出力させ、この偏差信号ΔＥ１をタ
イマ回路１１５の積分器１１５ａで時間的に積分する。
ので、この出力ユニット１１は上記偏差検出器１１４と
して電圧差を検出する差動オペアンプ回路で構成し、入
力電圧Ｅｌ ′とＥｓとの差ΔＥ１（＝ ｌ Ｅｌ ’
−−ＥＳ ｌ ＞を出力させ、この偏差信号ΔＥ１をタ
イマ回路１１５の積分器１１５ａで時間的に積分する。
そして、この積分器１１５ａの出力■（＝ｆΔＥ１ｄｔ
）をコンパレータ１１５ｂで基準しきい値ＩＯと比較し
、その積分出力Ｉがしきい値ＩＯ以上となるときタイム
アツプ信号ＵＰを発生してリレースイッチ１１２に供給
するようにしたものである。
）をコンパレータ１１５ｂで基準しきい値ＩＯと比較し
、その積分出力Ｉがしきい値ＩＯ以上となるときタイム
アツプ信号ＵＰを発生してリレースイッチ１１２に供給
するようにしたものである。
第３図は上記出力ユニット１１の他の具体的な構成を示
すもので、第２図のものと同様にして検出した偏差信号
ΔＥ１をタイマ回路１１５の電圧周波−〇− 数変換器１１５Ｃでその偏差電圧に比例した周波数信Ｑ
ｆに変換し、この周波数信＠ｆをカウンタ１１５ｄで規
定回数分力ウントシ、そのカウント値が規定回数に達し
たとぎタイムアツプ信号ＵＰを上記リレースイッチ１１
２に供給するようにしたものである。
すもので、第２図のものと同様にして検出した偏差信号
ΔＥ１をタイマ回路１１５の電圧周波−〇− 数変換器１１５Ｃでその偏差電圧に比例した周波数信Ｑ
ｆに変換し、この周波数信＠ｆをカウンタ１１５ｄで規
定回数分力ウントシ、そのカウント値が規定回数に達し
たとぎタイムアツプ信号ＵＰを上記リレースイッチ１１
２に供給するようにしたものである。
尚、出力ユニット１２．１３はそれぞれ第２図あるいは
第３図に示した出力ユニット１１と同等に構成される。
第３図に示した出力ユニット１１と同等に構成される。
一１二記のような構成において、以下その動作について
説明する。
説明する。
すなわち、多重化された出力ユニット１１〜１３が全て
正常なとき、各出力ユニット１１〜１３の各出力値と平
均出力値は等しく、偏差検圧器１１４ 、１２４ 。
正常なとき、各出力ユニット１１〜１３の各出力値と平
均出力値は等しく、偏差検圧器１１４ 、１２４ 。
１３４の出力はＯであり、タイマ回路１１５ 、１２５
。
。
１３５のカウントは進まない。ここで、ある出力ユニッ
Ｉ〜に異常が生じて出力値が平均値からずれると、各出
力ユニット間にその差を補償するための電流が流れる。
Ｉ〜に異常が生じて出力値が平均値からずれると、各出
力ユニット間にその差を補償するための電流が流れる。
すると制限抵抗の両端に電位差が生じ、輪差検出器がそ
の差を検出する。
の差を検出する。
例えば、３台の出力ユニット１１〜１３のうら出力ユニ
ット１１が異常になった場合、各出力コニツト１１〜１
３の出力電圧をＥｌ −、Ｅ２−、 Ｅ３ ′、偏差信
号をΔＥｌ ＝ｌ Ｅｌ ”−Ｅｓ ｌ、ΔＦ２＝ｌＥ
２ ′−ＥＳ １．ΔＥ３ ＝ ｌ Ｅ３−−［ＥＳ
＋とトｒ、）−１−１，１２／１．［１，ｒし、Ｅ２−
−Ｅ３−１ΔＥ２ ＝ −一＝−一１Ｅ２−−Ｅド１
．Δ［３−漬ＩＦ２′″−Ｅ１′１が得られる。
ット１１が異常になった場合、各出力コニツト１１〜１
３の出力電圧をＥｌ −、Ｅ２−、 Ｅ３ ′、偏差信
号をΔＥｌ ＝ｌ Ｅｌ ”−Ｅｓ ｌ、ΔＦ２＝ｌＥ
２ ′−ＥＳ １．ΔＥ３ ＝ ｌ Ｅ３−−［ＥＳ
＋とトｒ、）−１−１，１２／１．［１，ｒし、Ｅ２−
−Ｅ３−１ΔＥ２ ＝ −一＝−一１Ｅ２−−Ｅド１
．Δ［３−漬ＩＦ２′″−Ｅ１′１が得られる。
つまり、出力ユニット１１〜１３のうち出力コニット１
１の１台だけが異常となったとき、各出力ユニット１１
〜１３中で観測される偏差（八Ｅｌ、Δ［２゜ΔＥ３）
は異常を発生した出力ユニット１１おいて最も大きい。
１の１台だけが異常となったとき、各出力ユニット１１
〜１３中で観測される偏差（八Ｅｌ、Δ［２゜ΔＥ３）
は異常を発生した出力ユニット１１おいて最も大きい。
したがって、異常発生後では、異常を発生した出力ユニ
ット１１のタイマ回路１１５が先ずタイム、アウトし、
そのリレースイッチ１１２がオフ状態となって他の出力
ユニット１２．１３から切離されることになる。このと
き、他の出力ユニット１２、１３の各タイマ回路１２５
、１３５もカウントを進めるが、その速度は遅いので
タイムアウトには至ら八い。
ット１１のタイマ回路１１５が先ずタイム、アウトし、
そのリレースイッチ１１２がオフ状態となって他の出力
ユニット１２．１３から切離されることになる。このと
き、他の出力ユニット１２、１３の各タイマ回路１２５
、１３５もカウントを進めるが、その速度は遅いので
タイムアウトには至ら八い。
このように異常を生じた出力ユニット１１が切離される
と再び正常な状態に戻るので、出力ユニツ１−１２．１
３の各タイマ回路１２５ 、１３５のカウント動作は途
中でストップされ、その後は正常な出力ユニッ１−１２
．１３だけで外部出力が行われるようになる。尚、上記
のように途中でカウント動作がストップした状態あるい
は各出力ユニット間の微少な誤差によるカウント動作を
除去するため、各タイマ回路１１５ 、１２５ 、１３
５には定期的にリセット信号が与えられている。
と再び正常な状態に戻るので、出力ユニツ１−１２．１
３の各タイマ回路１２５ 、１３５のカウント動作は途
中でストップされ、その後は正常な出力ユニッ１−１２
．１３だけで外部出力が行われるようになる。尚、上記
のように途中でカウント動作がストップした状態あるい
は各出力ユニット間の微少な誤差によるカウント動作を
除去するため、各タイマ回路１１５ 、１２５ 、１３
５には定期的にリセット信号が与えられている。
さらに、第２図の回路構成による多重伝送方式のｍ１ｌ
ｌ ｍ装置の異常発生から異常検出、正常復帰までのタ
イミング図を第４図に示して説明する。
ｌ ｍ装置の異常発生から異常検出、正常復帰までのタ
イミング図を第４図に示して説明する。
すなわち、図中時刻ｔ１で出力ユニット１１に異常が発
生したとすると、そのときの各出力ユニツＩ・１１〜１
３の偏差信号ΔＦ及び積分信号１は、ΔＥ１＝ ２−
ＩＦ５−−Ｅｌ１ ΔＥ２＝ −Ｌ ＋Ｅ２−−Ｅｔ ′ｔΔＥ３＝
−２−ＩＦ５−−Ｅｌ−１１１＝ｆΔＥｌ（Ｉｔ １２ ＝ｆΔＥ２ｄｔ Ｉ３＝ｆΔＥ３ｄｔ となる。つまり、１１＝２Ｉ２であり、出力ユニット１
１中のタイマ回路１１５は出力ユニット１２．１３中の
タイマ回路１２５ 、１３５の２倍の速さでカウントを
進め、時刻ｔ２でタイムアウトを起こし、タイムアツプ
信号ＵＰを出力してリレースイッチ１１２をオン状態に
設定する。このリレースイッチ１１２の切換動作により
出力ユニット１１が切離されるとＥｓ＝Ｅ２−となるか
ら、出力ユニット１２゜１３はカウントを停止して正常
な出力状態を続行していく。そして、異常発生から出力
コニットの切離しまでの時間は、タイマ回路の定数で任
意に設定可能であり、また貢常時にもその出力値は正常
値との平均をとっているので、大きくずれてしまうこと
は避けられる。
生したとすると、そのときの各出力ユニツＩ・１１〜１
３の偏差信号ΔＦ及び積分信号１は、ΔＥ１＝ ２−
ＩＦ５−−Ｅｌ１ ΔＥ２＝ −Ｌ ＋Ｅ２−−Ｅｔ ′ｔΔＥ３＝
−２−ＩＦ５−−Ｅｌ−１１１＝ｆΔＥｌ（Ｉｔ １２ ＝ｆΔＥ２ｄｔ Ｉ３＝ｆΔＥ３ｄｔ となる。つまり、１１＝２Ｉ２であり、出力ユニット１
１中のタイマ回路１１５は出力ユニット１２．１３中の
タイマ回路１２５ 、１３５の２倍の速さでカウントを
進め、時刻ｔ２でタイムアウトを起こし、タイムアツプ
信号ＵＰを出力してリレースイッチ１１２をオン状態に
設定する。このリレースイッチ１１２の切換動作により
出力ユニット１１が切離されるとＥｓ＝Ｅ２−となるか
ら、出力ユニット１２゜１３はカウントを停止して正常
な出力状態を続行していく。そして、異常発生から出力
コニットの切離しまでの時間は、タイマ回路の定数で任
意に設定可能であり、また貢常時にもその出力値は正常
値との平均をとっているので、大きくずれてしまうこと
は避けられる。
したがって、上記のように構成した多重伝送方式の制御
装置は、各出ｈユニット亀にアナログ−１１１■信号の
異常を速やかに検出して外部制御’ｌｌ対象機器から切
り離し、正常な出力ユニツ］〜のみで制御信号を伝送す
ることができるので、外部制御対象機器の誤動作及び破
壊等の恐れをなくすことができ、信頼性を向、ｌ−させ
ることができるものである。
装置は、各出ｈユニット亀にアナログ−１１１■信号の
異常を速やかに検出して外部制御’ｌｌ対象機器から切
り離し、正常な出力ユニツ］〜のみで制御信号を伝送す
ることができるので、外部制御対象機器の誤動作及び破
壊等の恐れをなくすことができ、信頼性を向、ｌ−させ
ることができるものである。
［発明の効果］
以上訂）ホしｌζようにこの発明によれば、それぞれ独
＼”！してアナ［］グ制御信号を出力する複数個の出力
］ニットを備え、この複数個の出力ユニツ１−の各出力
を多重伝送路を通じて外部制御対象物に選ＩＲ的に供給
し制御するものに対し、前記複数個の１１１万１ニツ１
−のそれぞれに、各アナログ制御信１４の出力値及び平
均出力値の偏差を検出する偏差検出器と、前記偏差の大
きさに比例した速度でりｆムｉＪつ１〜することにより
前記アナログ制御信号の異常弁牛を自己検出しそのアナ
ログ制御信号を１１ｊｌ ｆ：Ｉ！多東伝送路から切り
離すタイマ回路、とを設け！、：ことにＪ、す、アナロ
グ制御信号の異常を速やかに検出して外部制御対象機器
から切り離すことのできる多重伝送方式の制御装置を提
供することができる。
＼”！してアナ［］グ制御信号を出力する複数個の出力
］ニットを備え、この複数個の出力ユニツ１−の各出力
を多重伝送路を通じて外部制御対象物に選ＩＲ的に供給
し制御するものに対し、前記複数個の１１１万１ニツ１
−のそれぞれに、各アナログ制御信１４の出力値及び平
均出力値の偏差を検出する偏差検出器と、前記偏差の大
きさに比例した速度でりｆムｉＪつ１〜することにより
前記アナログ制御信号の異常弁牛を自己検出しそのアナ
ログ制御信号を１１ｊｌ ｆ：Ｉ！多東伝送路から切り
離すタイマ回路、とを設け！、：ことにＪ、す、アナロ
グ制御信号の異常を速やかに検出して外部制御対象機器
から切り離すことのできる多重伝送方式の制御装置を提
供することができる。
第１図はこの発明に係る多重伝送方式の制ａｌｌ装置の
一実施例を示すブロック回路構成図、第２図及び第３図
はそれぞれ同実施例の出力コニツ１−の具体的な構成を
示づブ［１ツク回路図、第４図は同実施例のタイミング
動作を説明４−るｌ、：めの図、第５図は従来の多重伝
送方Ｔ（の制御装置の構成を示１ブロック回路図である
１、 １１〜１３・・・出〕Ｊｌニット、ＩＩ＋ 、１２１
、１３１ ・・・Ａベアンプ、Ｎ２ 、１２２ 、１３
２・・・す１ノースイツチ、１１３ 、１２３ 、１３
３・・・制限賎抗、１１４ 、１２４ 、１３４・・・
１＝差検出器、１１５ 、１２５ 、１３！＋・・・タ
イマ回路、Ｆｌ−〜Ｆ３″・・・出力霜月、ＩＳ・・・
平均電圧、■・・・積分例月、ＩＪ Ｐ・・・りｌムＩ
ツーｆ（吉シ４．。
一実施例を示すブロック回路構成図、第２図及び第３図
はそれぞれ同実施例の出力コニツ１−の具体的な構成を
示づブ［１ツク回路図、第４図は同実施例のタイミング
動作を説明４−るｌ、：めの図、第５図は従来の多重伝
送方Ｔ（の制御装置の構成を示１ブロック回路図である
１、 １１〜１３・・・出〕Ｊｌニット、ＩＩ＋ 、１２１
、１３１ ・・・Ａベアンプ、Ｎ２ 、１２２ 、１３
２・・・す１ノースイツチ、１１３ 、１２３ 、１３
３・・・制限賎抗、１１４ 、１２４ 、１３４・・・
１＝差検出器、１１５ 、１２５ 、１３！＋・・・タ
イマ回路、Ｆｌ−〜Ｆ３″・・・出力霜月、ＩＳ・・・
平均電圧、■・・・積分例月、ＩＪ Ｐ・・・りｌムＩ
ツーｆ（吉シ４．。
Claims (1)
- それぞれ独立してアナログ制御信号を出力する複数個の
出力ユニットを備え、この複数個の出力ユニットの各出
力を多重伝送路を通じて外部制御対象物に選択的に供給
し制御する多重伝送方式の制御装置において、前記複数
個の出力ユニットのそれぞれに各アナログ制御信号の出
力値及び平均出力値の偏差を検出する偏差検出器と前記
偏差の大きさに比例した速度でタイムアウトすることに
より前記アナログ制御信号の異常発生を自己検出しその
アナログ制御信号を前記多重伝送路から切り離すタイマ
回路とを設けたことを特徴とする多重伝送方式の制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23170784A JPS61109337A (ja) | 1984-11-02 | 1984-11-02 | 多重伝送方式の制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23170784A JPS61109337A (ja) | 1984-11-02 | 1984-11-02 | 多重伝送方式の制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61109337A true JPS61109337A (ja) | 1986-05-27 |
Family
ID=16927743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23170784A Pending JPS61109337A (ja) | 1984-11-02 | 1984-11-02 | 多重伝送方式の制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61109337A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007501979A (ja) * | 2003-08-07 | 2007-02-01 | ローズマウント インコーポレイテッド | ループオーバライド付きプロセス装置 |
-
1984
- 1984-11-02 JP JP23170784A patent/JPS61109337A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007501979A (ja) * | 2003-08-07 | 2007-02-01 | ローズマウント インコーポレイテッド | ループオーバライド付きプロセス装置 |
| JP4762140B2 (ja) * | 2003-08-07 | 2011-08-31 | ローズマウント インコーポレイテッド | ループオーバライド付きプロセス装置、及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2953225A1 (en) | Method of detection and isolation of faults within power conversion and distribution systems | |
| US4472806A (en) | Signal selection and fault detection apparatus | |
| US20200182965A1 (en) | Fault tolerant digital input receiver circuit | |
| SE438563B (sv) | Overvakningskrets for styrsystem med redundanta signaler | |
| KR20160034677A (ko) | 배전지능화용 단말장치 및 이를 이용한 배전선로 이상 판단방법 | |
| SE421355B (sv) | Digital databehandlingsanordning speciellt for jernvegssekerhetssystem | |
| JPS61109337A (ja) | 多重伝送方式の制御装置 | |
| US7515995B2 (en) | Continuous median failure control system and method | |
| US5583731A (en) | Input or output device, for programmable automatic controllers to detect an electrical fault of the channels | |
| US11492133B2 (en) | Dual pole switch detection circuit | |
| US8199448B2 (en) | Method and apparatus for protecting against reverse current flow | |
| US6842868B1 (en) | Connection integrity monitor for digital selection circuits | |
| US4460837A (en) | Fault tolerant analog selector circuit | |
| JP4802971B2 (ja) | アナログ出力装置 | |
| KR102075531B1 (ko) | 과전압 위치 검출 장치 및 그것의 동작 방법 | |
| JP6611899B2 (ja) | 分散型電源装置 | |
| JP5257961B2 (ja) | 電源部及び負荷部保護システム | |
| JPH0117087B2 (ja) | ||
| JPS592562Y2 (ja) | 冗長化入力信号源の切換装置 | |
| JPH01319325A (ja) | クロック断監視回路 | |
| JP3599084B2 (ja) | 電源装置 | |
| JPH0528372A (ja) | 電流制限装置 | |
| JP2546413B2 (ja) | プロセス制御装置 | |
| JPH0195611A (ja) | 共通増幅回路 | |
| JPWO2023007557A5 (ja) |