JPS6070484A - キャラクタ表示装置 - Google Patents
キャラクタ表示装置Info
- Publication number
- JPS6070484A JPS6070484A JP58179604A JP17960483A JPS6070484A JP S6070484 A JPS6070484 A JP S6070484A JP 58179604 A JP58179604 A JP 58179604A JP 17960483 A JP17960483 A JP 17960483A JP S6070484 A JPS6070484 A JP S6070484A
- Authority
- JP
- Japan
- Prior art keywords
- character
- display
- signal
- row
- size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 claims description 4
- 230000004397 blinking Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ＴＶ受像機等に用いられ、文字、記号等のキ
ャラクタ’ｔＵ示面に表示するキャラクタ表示装置に関
する。
ャラクタ’ｔＵ示面に表示するキャラクタ表示装置に関
する。
この種のキャラクタ表示装置は、ＴＶ受像機において時
刻、受信チャンネル、所定時刻までの時間（タイヤ−）
等を数字やアルファベット等で表示するのに用いられて
いる。以下では、辰示器がＣＲＴ（陰極線管）であるＴ
Ｖ受像機に用いられる場合について述べる。
刻、受信チャンネル、所定時刻までの時間（タイヤ−）
等を数字やアルファベット等で表示するのに用いられて
いる。以下では、辰示器がＣＲＴ（陰極線管）であるＴ
Ｖ受像機に用いられる場合について述べる。
第１図に従来のこの種のキャラクタ表示装置のブロック
図である。このキャラクタ表示装置は。
図である。このキャラクタ表示装置は。
表示するキャラクタの寸法（サイズと通称されるので、
以下この通称？用いる）が指定できる方式である。従っ
て、本図の装置は、キャラクタサイズコントロール付Ｃ
ＲＴキャラクタ表示装置と称することができる。この装
置ではキャラクタサイズ全記憶するｎビットのサイズコ
ードメモリ４が１つしか備えてない構成となっている。
以下この通称？用いる）が指定できる方式である。従っ
て、本図の装置は、キャラクタサイズコントロール付Ｃ
ＲＴキャラクタ表示装置と称することができる。この装
置ではキャラクタサイズ全記憶するｎビットのサイズコ
ードメモリ４が１つしか備えてない構成となっている。
このため、垂直ドツトサイズカウンタ７は、水平同期信
号１０２ （１６ＫＨｚ） ’ｉｉ＝サイズコードメモ
リ４から出力されるサイズコード信号ｉｌｌによって定
めた分周比で分周し、垂直ドツトサイズ信号１０５を出
力する。他方、水平ドツトサイズカウンタ６でも同様に
発振回路１の出力信号１０３（１０３（５全サイズコ一
ド信号１１１によって定めた分周比で分周し、水平ドツ
トサイズ信号１０４ ’（ＩＩ”出力する。このように
、第１図の装置は、サイズコードメモリ４に記憶しであ
るサイズコードで定めたサイズのキャラクタしかＣ几Ｔ
９上には表示させることができなかった。
号１０２ （１６ＫＨｚ） ’ｉｉ＝サイズコードメモ
リ４から出力されるサイズコード信号ｉｌｌによって定
めた分周比で分周し、垂直ドツトサイズ信号１０５を出
力する。他方、水平ドツトサイズカウンタ６でも同様に
発振回路１の出力信号１０３（１０３（５全サイズコ一
ド信号１１１によって定めた分周比で分周し、水平ドツ
トサイズ信号１０４ ’（ＩＩ”出力する。このように
、第１図の装置は、サイズコードメモリ４に記憶しであ
るサイズコードで定めたサイズのキャラクタしかＣ几Ｔ
９上には表示させることができなかった。
そこで、この第１図の方式では、行ごとにサイズを変化
させるキャラクタ表示装置を実現するに（１″１１．、
’２つの独立した垂直ドツトサイズカウンタが必要とな
るから、回路構成が複雑となシ、装置の回路の大型化？
まねき、特にＩＣ（集積回路）化するのに所要チップ面
積が大きくなるという欠点があった。
させるキャラクタ表示装置を実現するに（１″１１．、
’２つの独立した垂直ドツトサイズカウンタが必要とな
るから、回路構成が複雑となシ、装置の回路の大型化？
まねき、特にＩＣ（集積回路）化するのに所要チップ面
積が大きくなるという欠点があった。
尚第１図中、１は発振回路、２はタイミング信号発生回
路、３は表示キャラクタコードメモリ、４はサイズコー
ドメモリ、５はキャラクタジェネＶ−タ、６は水平ドツ
トサイズカウンタ、７は垂直ドツトサイズカウンタ、８
はキャラクタパターンシリアル出力シフトレジスタ、９
はＣＲＴである。
路、３は表示キャラクタコードメモリ、４はサイズコー
ドメモリ、５はキャラクタジェネＶ−タ、６は水平ドツ
トサイズカウンタ、７は垂直ドツトサイズカウンタ、８
はキャラクタパターンシリアル出力シフトレジスタ、９
はＣＲＴである。
本発明の目的は、キャラクタの表示すイズを行ごとに変
えることができ、しかも回路構成が簡単なキャラクタ表
示装置の提供にある。
えることができ、しかも回路構成が簡単なキャラクタ表
示装置の提供にある。
本発明の構成は、水平方向及び垂直方向に予め定めた数
だけマトリックス状に配列した複数のドツトの選択的点
滅によシキャラクタの表示上行うとともにその表示は前
記水平方向の行及び前記垂直方向の桁にそれぞれ直線的
に配置して行うドツトマトリックス方式の表示器と、こ
の表示器の表示面における前記行及び桁で定まる位置に
対応させた番地に前記キャラクタのコード全それぞれ記
憶する表示キャラクタコードメモリと、前記行及び桁の
指示音して前記表示キャラクタコードメモリから読み出
した前記コードに対応した前記キャラクタのパターン信
号音生ずるキャラクタゼネレータと、前記表示における
前記キャラクタの寸法に反比例する速さで前記パターン
信号を前記表示器に導くシフトレジスタと、このシフト
レジスタの前記速さ全規定するシフトクロック信号全発
生する回路と全備えるキャラクタ表示装置において、前
記行ごとの前記寸法全記憶する行サイズメモリと、前記
指定音した前記行の前記寸法を選択する選択回路と全備
え、前記シフトクロック信号発生回路は前記選択された
寸法に反比例する速度の前記シフトクロック信号會生じ
ることを特徴とする。
だけマトリックス状に配列した複数のドツトの選択的点
滅によシキャラクタの表示上行うとともにその表示は前
記水平方向の行及び前記垂直方向の桁にそれぞれ直線的
に配置して行うドツトマトリックス方式の表示器と、こ
の表示器の表示面における前記行及び桁で定まる位置に
対応させた番地に前記キャラクタのコード全それぞれ記
憶する表示キャラクタコードメモリと、前記行及び桁の
指示音して前記表示キャラクタコードメモリから読み出
した前記コードに対応した前記キャラクタのパターン信
号音生ずるキャラクタゼネレータと、前記表示における
前記キャラクタの寸法に反比例する速さで前記パターン
信号を前記表示器に導くシフトレジスタと、このシフト
レジスタの前記速さ全規定するシフトクロック信号全発
生する回路と全備えるキャラクタ表示装置において、前
記行ごとの前記寸法全記憶する行サイズメモリと、前記
指定音した前記行の前記寸法を選択する選択回路と全備
え、前記シフトクロック信号発生回路は前記選択された
寸法に反比例する速度の前記シフトクロック信号會生じ
ることを特徴とする。
次に図面全参照して本発明の詳細な説明する。
第２図は本発明の一実施例のブロック図であって、１３
は行サイズコードメモリ、１４１’ｉ、データセレクタ
である。次にこの実施例の動作全説明する。タイミング
信号発生回路２は、垂直ドレトサイズカウンタ７から出
力される垂直ドツトサイズ信号１０５ ｋ計数し５行選
択値号１０７ ’に出力する。尚、行選択信号１０７は
ＣＲＴ９の垂直同期信号１０１によってリセットされる
。タイミング信号発生回路２は、水平ドツトサイズカウ
ンタ６から出力される水平ドツトサイズ信号１０４も計
数し、桁選択信号１０６會出力する。桁選択信号１０６
は、水平同期信号１０２によってリセットされる。ここ
で、行とはＣＲＴ９の表示面における水平方向のキャラ
クタ列であり、桁とはその表示面における垂直方向のキ
ャラクタ列である。表示キャラクタコードメモリ３は、
行選択信号１０７と桁選択信号１０６ とによって選択
された行１桁に対応したキャラクタコード信号１０８ｔ
−発生する。キャラクタジェネレータ５は、キャラクタ
コ−ド信号１０８を受け、キ゛ヤラクタパターン信号１
０９七発生する。キャラクタパターンシリアル出刃シフ
トレジスタ８は、キャラクタパターン信号１０９ 會読
み込んで、シフトクロック信号として入力した水平ドツ
トサイズ信号１０４に同期して、キャラクタ出刃信号１
１０ ’に出力し、ＣＲＴ９ＦＣ入力キャラクタ全表示
させる。
は行サイズコードメモリ、１４１’ｉ、データセレクタ
である。次にこの実施例の動作全説明する。タイミング
信号発生回路２は、垂直ドレトサイズカウンタ７から出
力される垂直ドツトサイズ信号１０５ ｋ計数し５行選
択値号１０７ ’に出力する。尚、行選択信号１０７は
ＣＲＴ９の垂直同期信号１０１によってリセットされる
。タイミング信号発生回路２は、水平ドツトサイズカウ
ンタ６から出力される水平ドツトサイズ信号１０４も計
数し、桁選択信号１０６會出力する。桁選択信号１０６
は、水平同期信号１０２によってリセットされる。ここ
で、行とはＣＲＴ９の表示面における水平方向のキャラ
クタ列であり、桁とはその表示面における垂直方向のキ
ャラクタ列である。表示キャラクタコードメモリ３は、
行選択信号１０７と桁選択信号１０６ とによって選択
された行１桁に対応したキャラクタコード信号１０８ｔ
−発生する。キャラクタジェネレータ５は、キャラクタ
コ−ド信号１０８を受け、キ゛ヤラクタパターン信号１
０９七発生する。キャラクタパターンシリアル出刃シフ
トレジスタ８は、キャラクタパターン信号１０９ 會読
み込んで、シフトクロック信号として入力した水平ドツ
トサイズ信号１０４に同期して、キャラクタ出刃信号１
１０ ’に出力し、ＣＲＴ９ＦＣ入力キャラクタ全表示
させる。
本実施例では、各行毎のキャラクタサイズを記憶する行
サイズコードメモリ１３が備えである。
サイズコードメモリ１３が備えである。
このメモリ１３では各行にそれぞれｎビットの記憶容量
が割当てである。行サイズコードメモリ１３からは各行
に対応する行サイズコード信号１１３が連続して出力さ
れる。この行サイズコード信号１１３は、データセレク
タ（前述の選択回路に相当）１４に加えられる。データ
セレクタ１４は１行サイズコード信号１１３のうちから
、行選択信号１０７により選択される行、即ち現在入水
されている行の行サイズコード信号をサイズコードＩｌ
ｌ として信号選択し出力する。垂直ドツトサイズカウ
ンタ７は、水平同期信号１０２ｔサイズコード信号１１
１によって定め次分周比で分周し５行毎に異なった垂直
ドツトサイズ信号１０５業出力する。水平ドツトサイズ
カウンタ６も同様に、発振回路で作られ水平同期信号１
０２に同期した発振回路出力信号１０３ ’にサイズコ
ード信号ｉｌｌによって定められた分局比で分周し、行
毎に異なった水平ドツトサイズ信号（シリアル出力シフ
トクロック信号）１０４ｉ出力する。
が割当てである。行サイズコードメモリ１３からは各行
に対応する行サイズコード信号１１３が連続して出力さ
れる。この行サイズコード信号１１３は、データセレク
タ（前述の選択回路に相当）１４に加えられる。データ
セレクタ１４は１行サイズコード信号１１３のうちから
、行選択信号１０７により選択される行、即ち現在入水
されている行の行サイズコード信号をサイズコードＩｌ
ｌ として信号選択し出力する。垂直ドツトサイズカウ
ンタ７は、水平同期信号１０２ｔサイズコード信号１１
１によって定め次分周比で分周し５行毎に異なった垂直
ドツトサイズ信号１０５業出力する。水平ドツトサイズ
カウンタ６も同様に、発振回路で作られ水平同期信号１
０２に同期した発振回路出力信号１０３ ’にサイズコ
ード信号ｉｌｌによって定められた分局比で分周し、行
毎に異なった水平ドツトサイズ信号（シリアル出力シフ
トクロック信号）１０４ｉ出力する。
以上の如く動作する本実施例は、Ｃ’ＲＴＧ上に行毎に
サイズの異なるキャラクタ”ｃＲ示させることができ、
例えばＴＶ副画面チャンネル番号を大すく１時刻を小さ
く表示させる場合等に応用できる。
サイズの異なるキャラクタ”ｃＲ示させることができ、
例えばＴＶ副画面チャンネル番号を大すく１時刻を小さ
く表示させる場合等に応用できる。
以上説明したように、本発明によれば、サイズ情報のコ
ードのメモリ會各行毎に持たせるという簡単な回路構成
で（別個のサイズカウンタを追加することなく）キャラ
クタの我示すイズを行ごとに変えることができ、従って
同一画面上に２種類以上のサイズのキャラクタ′ｔ−表
示できるキャラクタ表示装置が提供できる。尚、この種
の装置は１７画面上に時刻、チャンネル、タイマー等の
表示を行なうのが目的であるから、行毎のサイズ切シ換
えで、充分視覚に訴える表示効果がめる。
ードのメモリ會各行毎に持たせるという簡単な回路構成
で（別個のサイズカウンタを追加することなく）キャラ
クタの我示すイズを行ごとに変えることができ、従って
同一画面上に２種類以上のサイズのキャラクタ′ｔ−表
示できるキャラクタ表示装置が提供できる。尚、この種
の装置は１７画面上に時刻、チャンネル、タイマー等の
表示を行なうのが目的であるから、行毎のサイズ切シ換
えで、充分視覚に訴える表示効果がめる。
第１図は従来のキャラクタ表示装置のブロック図、第２
図は本発明の一実施例のブロック図である。
図は本発明の一実施例のブロック図である。
Claims (1)
- 水平方向及び垂直方向に予め定めた数だけフトリックス
状に配列した複数のドツトの選択的点滅によシキャラク
タの表示を行うとともにその表示は前記水平方向の行及
び前記垂直方向の桁にそれぞれ＠線的に配置して行うド
ツトマトリックス方式の表示器と、この衆示器の表示面
における前記性及び桁で定まる位置に対応させた番地に
前記キャラクタのコード全それぞれ記憶する表示キャラ
クタコードメモリと、前記性及び桁の指定音して前記表
示キャラクタコードメモリから読み出した別記コードに
対応した前記キャラクタのパターン信号音生ずるキャラ
クタゼネレータと、前記表示における前記キャラクタの
寸法に反比例する速さで前記パターン信号全前記懺示器
に導くシフトレジスタと、このシフトレジスタの前記速
さ全規定するシフトクロツタ信号七発生する回路とを備
えるキャラクタ表示装置において、前記性ごとの前記寸
法を記憶する行サイズメモリと、前記指定？した前記性
の前記寸法全選択する選択回路と全備え、前記シフトク
ロック信号発生回路は前記選択された寸法に反比例する
速匿の前記シフトクロック信号を生じることｆｔ％徴と
するキャラクタ表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58179604A JPS6070484A (ja) | 1983-09-28 | 1983-09-28 | キャラクタ表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58179604A JPS6070484A (ja) | 1983-09-28 | 1983-09-28 | キャラクタ表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6070484A true JPS6070484A (ja) | 1985-04-22 |
Family
ID=16068646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58179604A Pending JPS6070484A (ja) | 1983-09-28 | 1983-09-28 | キャラクタ表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6070484A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61248082A (ja) * | 1985-04-25 | 1986-11-05 | 株式会社ピーエフユー | デイスプレイ制御方式 |
| US6531073B1 (en) | 1999-12-24 | 2003-03-11 | Konica Corporation | Rare earth activated alkali earth metal fluorohalide stimulable phosphor, preparation method thereof and radiation image conversion panel |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5660788A (en) * | 1979-10-19 | 1981-05-25 | Mitsubishi Heavy Ind Ltd | Semisubmerged catamaran with oblique strut |
-
1983
- 1983-09-28 JP JP58179604A patent/JPS6070484A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5660788A (en) * | 1979-10-19 | 1981-05-25 | Mitsubishi Heavy Ind Ltd | Semisubmerged catamaran with oblique strut |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61248082A (ja) * | 1985-04-25 | 1986-11-05 | 株式会社ピーエフユー | デイスプレイ制御方式 |
| US6531073B1 (en) | 1999-12-24 | 2003-03-11 | Konica Corporation | Rare earth activated alkali earth metal fluorohalide stimulable phosphor, preparation method thereof and radiation image conversion panel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4203107A (en) | Microcomputer terminal system having a list mode operation for the video refresh circuit | |
| US4544922A (en) | Smoothing circuit for display apparatus | |
| US4823120A (en) | Enhanced video graphics controller | |
| US3774161A (en) | Visual display system | |
| US3555520A (en) | Multiple channel display system | |
| US3955189A (en) | Data display terminal having data storage and transfer apparatus employing matrix notation addressing | |
| US3872446A (en) | Visual display system | |
| EP0004797A2 (en) | Video display control apparatus | |
| US4146877A (en) | Character generator for video display | |
| US5068651A (en) | Image display apparatus | |
| US5339160A (en) | Character display device for synchronizing operation of video ram to operation of CPU | |
| US3432845A (en) | Numeric display | |
| JPS58159578A (ja) | 表示装置 | |
| JPS6217833Y2 (ja) | ||
| EP0107687B1 (en) | Display for a computer | |
| JPH0223872B2 (ja) | ||
| SU715567A1 (ru) | Устройство дл отображени графической информации | |
| JPS62166392A (ja) | 複数パネル表示装置のアドレス回路 | |
| SU560247A1 (ru) | Устройство дл отображени информации | |
| SU590785A1 (ru) | Устройство дл отображени информации на экране электронно-лучевой трубки (элт) | |
| SU1037329A1 (ru) | Устройство дл отображени информации на экране электронно-лучевой трубки | |
| SU579639A1 (ru) | Матричный индикатор | |
| SU1198559A1 (ru) | Устройство дл отображени информации на экране электронно-лучевой трубки | |
| SU547798A1 (ru) | Устройство дл отображени информации на экране телевизионного приемника | |
| JPS6333782A (ja) | グラフイツク・デイスプレイの制御装置 |