JPS6059760A - 集積回路パツケ−ジ - Google Patents

集積回路パツケ−ジ

Info

Publication number
JPS6059760A
JPS6059760A JP58168816A JP16881683A JPS6059760A JP S6059760 A JPS6059760 A JP S6059760A JP 58168816 A JP58168816 A JP 58168816A JP 16881683 A JP16881683 A JP 16881683A JP S6059760 A JPS6059760 A JP S6059760A
Authority
JP
Japan
Prior art keywords
integrated circuit
package
pin
circuit package
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58168816A
Other languages
English (en)
Inventor
Shuji Ishitani
石谷　修二
Kazuhiko Ono
一彦 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Communication Equipment Co Ltd
Original Assignee
Toyo Communication Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Communication Equipment Co Ltd filed Critical Toyo Communication Equipment Co Ltd
Priority to JP58168816A priority Critical patent/JPS6059760A/ja
Publication of JPS6059760A publication Critical patent/JPS6059760A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は多数のビンを有する集積回路のパッケージ、特
にＤ　Ｉ　Ｐ　（Ｄｕａｌ　Ｉｎｌ　ｉｎｅ　Ｐａｋａ
ｇｅ　）又はＳＩＰ（Ｓｉｎｇｌｅ　Ｉｎ１ｉｎ　Ｐａ
ｋａｇｅ）に関する。
従来がら集積回路は第１図（ａ）又は紛に示す如く集積
回路パッケージ１には向きを識別するための切欠き２あ
るいは向き及び第１ビンを示すマーキング３を設けるの
みでそのビンが何番目にあたるかを示すマーキング７施
したものは皆無であった。
然るに近年集積回路の高密化が進みピン数も飛躍的に多
くな！ｌｌ現在ピン数が８０本にも及ぶものが存在する
が、このようにビンの数が多くなると、従来の集積回路
をイ吏用した′重子回路では動作確認や接続部品のチェ
ック時又は調整、修理等の保守時に特定のビンを捜すた
め多くの時間ヲ要すると云う欠点があった。
本発明は上述したような従来の集積回路使用上の欠点を
除去するためになされたものであって、集積回路全収納
するパッケージの表面あるいは側面又はビンに、それぞ
れのビ／が何番目にあたるか容易にわかるようマーキン
グを施した集積回路パンケージを提供することを目的と
する。
以下本発明を図面に示した実施例に基づいて詳細に説明
する。
′Ｐｊ２図は本発明に係る集積回路パンケージの一実施
例７示す平面図である。
本図に於て４，４．・・・・・はビンであるがこれらの
付根に対応する集積回路パッケージ１のπ（１１面の所
定の位置に第３図に示す如く半円形の切欠き５，５．・
・・・・・奮設ける。この切欠き５．５．・・・・・・
は例えばビン番号５，１０，１５．・・・・・・の如く
ピン番号を認識し易いように適当な間隔をもって設ける
。なお前記切欠き５は半円に限定する必要はなく三角形
でもあるいは楕円でも良く、さらにビン４，４．・・・
・・・に達するまで切込まず単にパンケージ表面を陥没
させるかあるいは逆にパッケージ表面に突起を成形した
ものでも良い。又さらに第４図で示す如く前記パンケー
ジの表面の所定の位置にライン６．６．・・・・・・を
突）トφ、凹陥あるい（Ｉ：１印刷（てて設けても良い
。
又本発明は以下のようＶこ変形してもよい。
第５図は本発明に係る集濱回路パッケージの他の実施例
を示す平面図である。
本実施例では前述の如くを）る−足間ｉ１イでづ４んだ
集積回路のビン４，４．−・・・・の屈曲部に第６図で
示す如く（製形凹陥７，７．・・・・を設は前記のマば
半円球の凹陥あるいは１１ｉに穴“をあけたものでも、
逆に凸状突起でも、さらにドツトな・印刷したものでも
良く又上述のもの全複合したものでも一向にさしつかえ
ない。
さらに本発明は次のようにも変形することができる。第
７図は本発明のさらに変形した他の実施例を示す平面図
である。即ち前記マーキングとして集積回路パンケージ
ｌの表面に所定の間隔を以ってピン番号に該当する数字
８，８．−・・・・−全印刷もしくは成形する。
本発明は上述のように構成するのでプリント板に装着し
た集積回路の所要のビンを捜す場合パッケージ表面或は
側面若しく１ハビンに設けたマーキング全基準にカウン
トすることができるから容易に目標のビンをみつけるこ
とができる。
又前記マーキングを伺したビンの凹陥を集積回路の種類
によって規格を設は統一しておけば、本発明のマーキン
グへの認識が一定となりさらに素早く必要なビン全みつ
けることができる。
以上説明した如く本発明によれば多数のビンを有する集
積回路を装着しブこ電子回路の調整、保守全行う場合極
めて安価に作朶能率全向上するうえで著しい効果がある
。
【図面の簡単な説明】
第１図（ａ）　（ｂ）は従来の集積回路パッケージを示
す平面図、第２図は本発明の一実施例を示す平面図、第
３図は第２図の１部分全説明する斜視図、第４図は本発
明の変形例を示１一平面図、第５図は本発明の他の変形
例を示す平面図、第６２・・・・・・・・・方向を示す
切欠き、３・・・・・・・・・方向を示すマーキング、
４・・・・・・・・・ビン、　訃・田川・切欠キ、６・
・・・・・・・・ラインマーク、　７・−・・・−・・
・ピン番号８・・・・・・・・・ビンに施した楔形陥没
特許出願人　東洋通信機株式会社

Claims (1)

  1. 【特許請求の範囲】 （１）　多数のビンを有する集積回路素子のパッケージ
    に於て、前記パッケージの表面あるいは側面の所要の位
    置又は所定のビンにマーキングを施しビンの番号の認識
    を容易ならしめたこと全特徴とする集積回路パッケージ
    。 （２）前記マーキングがパッケージの表面あるいは側面
    又はビンに設けた突起、凹陥あるいは印刷であることを
    特徴とする特許請求の範囲１記載の集積回路パッケージ
    。 （３）前記マーキングがビン番号を示す突起、凹陥或は
    印刷であることを特徴とする特許請求の範囲（１）記載
    の集積回路パンケージ。 （４）前記マーキングを所定のビン間隔をもって施した
    ことを特徴とする特許請求の範囲ｕ）。 （２）又は（３）記載の集積回路パッケージ。
JP58168816A 1983-09-12 1983-09-12 集積回路パツケ−ジ Pending JPS6059760A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58168816A JPS6059760A (ja) 1983-09-12 1983-09-12 集積回路パツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58168816A JPS6059760A (ja) 1983-09-12 1983-09-12 集積回路パツケ−ジ

Publications (1)

Publication Number Publication Date
JPS6059760A true JPS6059760A (ja) 1985-04-06

Family

ID=15875028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58168816A Pending JPS6059760A (ja) 1983-09-12 1983-09-12 集積回路パツケ−ジ

Country Status (1)

Country Link
JP (1) JPS6059760A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62158826U (ja) * 1986-03-28 1987-10-08

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52132777A (en) * 1976-04-30 1977-11-07 Toshiba Corp Ic pin number display method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52132777A (en) * 1976-04-30 1977-11-07 Toshiba Corp Ic pin number display method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62158826U (ja) * 1986-03-28 1987-10-08

Similar Documents

Publication Publication Date Title
JPS6059760A (ja) 集積回路パツケ−ジ
JPS6059682A (ja) 集積回路素子用ソケツト
JP2001244579A (ja) プリント配線板
JPH0697612A (ja) プリント配線板
JPS6159899A (ja) 部品テ−ピング用テ−プ
JPS5873191A (ja) 混成集積回路装置の実装構造
JPS59185875U (ja) 多層セラミツク基板
JPS62241352A (ja) Ｉｃパツケ−ジ
JPH0548233A (ja) プリント板
JPH0247855A (ja) 半導体装置
JPS5984834U (ja) 半導体基板
JPH09205258A (ja) プリント配線基板
JPH03245588A (ja) シルク印刷文字を簡略化したプリント基板
JPH05267803A (ja) プリント基板
JPH05162781A (ja) 収納容器
JPS59111400A (ja) 電子部品の実装装置
JPH02198188A (ja) プリント基板
JPS62146172A (ja) 電子部品連
JPS58147777U (ja) ラベル用紙
JPS5916173U (ja) 多数個取りプリント板
JPS58135973U (ja) プリント回路基板
JPS5864779A (ja) 複合型ｉｃソケツト
JPS58120672U (ja) プリント基板
JPS60165316U (ja) 振動部品供給機における部品排除装置
JPS58147956U (ja) 用紙スタツカ