JPS6051278B2 - 絶縁ゲート形電界効果トランジスタ - Google Patents

Description

【発明の詳細な説明】 本発明は絶縁ゲート形電界効果トランジスタ、特に高耐
圧化および低オン抵抗化された絶縁ゲート形電界効果ト
ランジスタに関するものである。

絶縁ゲート形電界効果トランジスタは製作方法が比較的
簡単であり、集積化が容易なため、集積回路などに広く
応用されて来たが、集積回路用の絶縁ゲート形電界効果
トランジスターの耐圧は高々数１ＯＶである。一方、絶
縁ゲート形電界効果トランジスタの応用分野の拡大にと
もない、ディスプレイ装置用駆動回路、高耐圧スイッチ
ング素子への応用が考えられており、絶縁ゲート形電界
効果トランジスタの高耐圧化、低オン抵抗化が近年特に
要望されるようになつた。

第１図に高耐圧化されたＤＳＡ（ＤｌｆｆｕｓｌｏｎＳ
ｅｌｆ−Ａｌｉｇｎｍｅｎｔ）構造による絶縁ゲート形
電界効果トランジスタの従来例を示す。

図において、１は比較的低濃度の半導体基板てあり、こ
れより濃度が高く同じ導電形のベース領域２、および該
半導体基板１と異なる導電形で高濃度のソース領域３が
順次拡散で形成される。また該半導体基板１と異なる導
電形で高濃度のドレイン領域４は該ソース領域３が形成
される際に同時に形成される。５はゲート絶縁膜、６は
ゲート電極であり、ゲート電圧を変えることにより、該
ゲート絶縁膜５と該１ベース領域２との境界近傍のチャ
ンネル領域７が反転層を形成し、その電気伝導が制御さ
れる。

前記チャンネル領域７とドレイン領域４に接するように
前記ドレイン領域４と同じ導電形でこれより濃度の低い
半導体層８が設けてある。９はソース電源、１０はドレ
イン電極である。

ゲート電極６とソース電極９との間に適当な大きさのゲ
ート電圧を印加してチャンネル領域７に反転層を形成す
る。ソース電極９とドレイン電極１０との間の電位差即
ちドレイン電圧が小さい場合には、ソース領域３よりチ
ャンネル領域７に注入された荷電担体はさらに半導体層
８に流入し、ドレイン領域４へと流れこむ。この場合半
導体層８はドレイン領域４と全く同じ機能を果すが、半
導体層８の不純物濃度が低いと直列抵抗となり、所謂、
オン抵抗の増加を招く。ドレイン電圧が大きくなると、
半導体基板１と半導体層８との接合から広がる空乏層が
該半導体層８内でピンチオフを起す。このため該半導体
層８はソース領域３、ドレイン領域４方向に大きな電圧
降下をもたらし、チャンネル領域７に加わる実効的な電
圧が小さくなるため、チャンネル領域７は破壊せず高耐
圧が可能である。このような構成の高耐圧絶縁ゲート形
電界効果トランジスターは見かけ上半導体基板１がゲー
ト電極として働き、半導体層８の電気伝導を制御する接
合形電界効果１１トランジスタとチャンネル領域７の部
分に形成されている絶縁ゲート形電界効果トランジスタ
１２が第２図に示した等価回路のように接続されている
と見做せる。

第２図においてＭは絶縁ゲート形電界効果トランジスタ
ーのドレインと接合形電界効果トランジスターのソース
との接続点を表わす。従つてドレイン電圧ＶＯが大きく
なると、接合形電界効果トランジスタ１１がピンチオフ
を起し、絶縁ゲート形電界効果トランジスター１２に加
わる電圧Ｖ，Ｍはそれ以後ドレイン電圧ＶＳＤの上昇に
対してほぼ一定となる。接合形電界効果トランジスタ１
１のピンチオフ電圧を適当に選べば絶縁ゲート形電界効
果トランジスタ１２に加わる電圧■ＳＭを破壊電圧以下
に選ふことができ、ドレイン電圧■ＳＤの増加を接合形
電界効果トランジスタ１１が吸収することにより高耐圧
が実現できる。第１図に示したような従来構−造の高耐
圧絶縁ゲート形電界効果トランジスタをさらに高耐圧化
するために、半導体基板１とドレイン領域４との接合耐
圧を大きくするため半導体基板１の不純物濃度をより小
さくする必要がある。半導体基板１の不純物濃度を小さ
くすると、半導体基板１と半導体層８との接合から広が
る空乏層はドレイン電圧の上昇とともに主に半導体基板
１の方向に延び、半導体層８がピンチオフを起しにくく
なるため、チャンネル領域７が破壊して高耐圧は実現で
きない。すなわち、半導体基板１の不純物濃度を小さく
した時は、半導体層８をチャンネル領域耐圧以下の電圧
でピンチオフさせるために、半導体層８の不純物濃度を
更に下げてやらねばならない。該半導体層８の不純物濃
度を下げるとドレイン電圧が低いとき、該半導体層８の
抵抗が増加して所謂オン抵抗の上昇を招く。即ち第１図
のような従来構造の絶縁ゲート形電界効果トランジスタ
ーにおいては、高耐圧化と低オン抵）抗化は相予盾する
要素を含んでいた。一方、第１図のような絶縁ゲート形
電界効果トランジスタにおいて、半導体層８のピンチオ
フを容易に起させるため、半導体層８の不純物濃度に比
べ半導体基板１の不純物濃度を大きく選んだ場合、ドレ
イン領域４と半導体基板１との接合容量が増加し、高周
波特性の劣化を招くという欠点がある。

これを解決するため第３図のような絶縁ゲート形電界効
果トランジスターが特許出願公告昭５２−１５５１３号
で提案されている。第３図において、１３は低濃度の半
導体基板、１４は半導体基板１３と同じ導電形で不純物
濃度がこれより高いベース領域である。

１５および１６は該半導体基板１３と導電形の異なる高
不純濃度をもつた各々ソース領域とドレイン領域である
。

１７はゲート絶縁膜であり、ゲート電極１８に印加され
たゲート電圧によりチャンネル領域１９に反転層を形成
し、その電気伝導が制御される。

２０はドレイン領域１６と同じ導伝形の第２の半導体層
あり、２１はソース電極、２２はドレイン電極である。

２３は半導体基板と同じ導伝形で不純物濃度が第２の半
導体層２０および半導体基板１３より大きな第１の半導
体層である。即ち、ドレイン接合の容量の大部分を占め
るところのドレイン領域１６直下の半導体基板１３の不
純物濃度を小さくして、ドレイン領域１６と半導体基板
１３との接合から広がる空乏層を半導体基板１３内によ
り深く広がらせることによりドレイン接合の容量を減少
させている。

一方、第１の半導体層２３の不純物濃度を第２の半導体
層２０の不純物濃度より大きく選ぶことにより第２の半
導体層２０を十分低いドレイン電圧でピンチオフさせる
ことができ、チャンネル領域１９に破壊電圧が加わるこ
とを防いでいる。しかし、本構造によるところの高耐圧
絶縁ゲート形電界効果トランジスターは、第１の半導体
層の不純物濃度が半導体基板１３より大きく選ばれてい
るのでドレイン領域１６と第１の半導体層２３との接合
耐圧がドレイン領域１６と半導体基板．１３との接合耐
圧より低く、全体の耐圧は第１の半導体層２３とドレイ
ン領域１６との接合耐圧で制限される欠点があつた。

本発明の目的は上述の欠点を取り除き、高耐圧でなおか
つオン抵抗が小さい絶縁ゲート形電界効，果トランジス
ターを提供することにある。

本発明によれば、低濃度半導体基板上に設けられた該低
濃度半導体基板と同じ導電形の第１の半導体層に、前記
低濃度半導体基板と異なる導電形の２つの独立した高濃
度不純物領域で形成されてソース領域およびドレイン領
域を備え、前記ソース領域に接してゲート電圧により電
気伝導が制御されるチャンネル領域を備え、該チャンネ
ル領域とドレイン領域に接して前記低濃度半導体基板と
異なる導電形の第２の半導体層を備え、かつ前記一第１
の半導体層および該第２の半導体層の厚さならびに不純
物濃度がドレイン電圧増加時に、前記チャンネル領域が
破壊電界に達しないうちに、前記第１の半導体層と第２
の半導体層との接合から発生する空乏層が該第２の半導
体層でピンチオフを起し、かつ前記第１の半導体層とド
レイン領域との接合が破壊電界に達しないうちに前記第
１の半導体層を前記空乏層が広がり前記低濃度半導体基
板に達するように選択されていることを特徴とする絶縁
ゲート形電界効果トランジスタが得られる。

即ち、前記第２の半導体層と低濃度半導体基板との間に
第１の半導体層を設けることより第２の半導体層のピン
チオフ電圧を第１の半導体層と第２の半導体層との接合
が電子雪崩れを起さない範囲て低濃度半導体基板の不純
物濃度と独立に制御できるから、ドレイン領域と低濃度
半導体基板との接合耐圧を大きくするため低濃度半導体
基板の不純物濃度をより小さくしても第２の半導体層の
ピンチオフ電圧は増加しない。

従つて第１図に示した従来例のように、耐圧を大きくす
るため半導体基板１の不純物濃度を小さくしたとき、半
導体層８のピンチオフ電圧の上昇を防ぐため半導体層８
の不純物濃度を下げる必要がなく、高耐圧で、かつ低オ
ン抵抗がな絶縁ゲート形電界効果トランジスターを得る
ことができる。また第３図に示した従来例の場合、ドレ
イン領域１６と半導体基板１３との接合容量は小さくで
きたが、第１の半導体層２３の不純物濃度は、半導体基
板１３の不純物濃度より大きく選ばれているので所謂ド
レイン耐圧はドレイン領域１６と第１の半導体層２３と
の接合耐圧で決まり、ドレイン領域１６と半導体基板１
３との接合耐圧より低くなる欠点があつたが、本発明に
おいては、ドレイン電圧増加時に、ドレイン領域と第１
の半導体層との接合が破壊電界に達する前に、第１の半
導体層と第２の半導体層から発生する空乏層が、第１の
半導体層が広がり低濃度半導体基板に達することにより
、第１の半導体層と、ドレイン領域方向の電界が緩和さ
れるため、所謂ドレイン耐圧は低濃度半導体基板とドレ
イン領域の接合耐圧まで大きくできる。

言い換えれば第１の半導体層内に広がつた空乏層中の空
間電荷は第２の半導体層内に広がつた空乏層中の空間電
荷と電気力線を主にやり取りし、ドレイン領域内の空乏
層とはドレイン電圧が低いときにはやり取りするが、ド
レイン電圧が高くなり、第１の半導体層と第２の半導体
層の接合から発生した空乏層が第１の半導体層を広がり
、低濃度半導体基板に達すると、最早電気力線はやり取
り出来ない、従つて第１の半導体層とドレイン領域との
接合部の電界はある値以上大きくなることはなく、電子
雪崩開始電界に達することはない。即ち、ドレイン耐圧
は第１の半導体ノ層とドレイン領域との接合耐圧て制限
されることはなく、低濃度半導体基板とドレイン領域と
の接合耐圧まで大きくでき、なおかつドレイン領域直下
の低濃度半導体基板に空乏層が深く広がるため、ドレイ
ン容量も小さくできる。一方、オン抵抗を規定する第２
の半導体層の不純物濃度および厚さの上限は第１の半導
体層と第２の半導体層との接合が電子雪崩れを起すこと
で制限される。

更に本発明による高耐圧絶縁ゲート形電界効果トランジ
スタの場合、ドレイン電圧を増加したとき、チャンネル
領域が破壊電界に達しないうちに第２の半導体層中の空
乏層がピンチオフを起し、なおかつ第１の半導体層とド
レイン領域との接合が電子雪崩れを起すまえに第１の半
導体層と第２の半導体層から発生する空乏層が第１の半
導体層内を広がり低濃度半導体基板に達することにより
高耐圧で低オン抵抗な絶縁ゲート形電界効果トランジス
タを得るものであり、第１の半導体層と第２の半導体層
との不純物濃度の大小関係とは直接的には関係ない。

即ち、第３図に示した従来例のように第２の半導体層２
０の不純物濃度を第１の半導体層２３の不純物濃度より
常に大きく選ぶ必要はない。ＤＳＡ構造の絶縁ゲート形
電界効果トランジスタの場合、ベース領域２を形成する
際の拡散によりチャンネル領域１の不純物濃度が自由に
制御できるため反転層を形成するに必要なゲート電圧の
しきい値は自由に選べる。しかし、第１の半導体層の一
部にチャンネル領域が設けられるような簡単な構造の絶
縁ゲート形電界効果トランジスターの場合、第１の半導
体層の不純物濃度を第２の半導体の不純物濃度に比べて
大きく選ぶと、必然的にチャンネル領域の不純物濃度も
大きくなり、反転層を形成するに必要なゲート電圧のし
きい値はある値より大きい範囲に限定されてしまう。一
方、本発明によれは、第１の半導体層の一部にチャンネ
ル領域が設けられるような簡単な構造の絶縁ゲート形電
界効果トランジスタにおいて、反転層を形成するに必要
なゲート電圧のしきい値，はある値より大きい範囲に限
定されることはない。

即ち、反転層を形成するに必要なゲート電圧のしきい値
より、第１の半導体層の不純物濃度が決定されても、該
第１の半導体層の厚さを制御させることにより、第２の
半導体層の不純物濃度お！よび厚さを変更することなく
、ドレイン電圧増加時にチャンネル領域が破壊電界に達
しないうちに、第２の半導体層内の空乏層がピンチオフ
を起し、なおかつ第１の半導体層内の空乏層が、該第１
の半導体層とドレイン領域との接合が破壊電界３に達し
ないうちに該第１の半導体層を広がり低濃度半導体基板
に達するようにできる。言い換えれば、チャンネル領域
の不純物濃度すなわち第１の半導体層の不純物濃度を変
えてゲート電圧のしきい値を制御しても、オン抵抗およ
び４耐圧を一定に保つことができる。

さらに、第１の半導体層をエピタキシャル法で形成し、
第２の半導体層をイオン打込法で形成することを考える
と、一般的に不純物濃度が高く厚さが薄い半導体層を形
成する場合イオン打込法が適当であり、不純物濃度が比
較的低く、厚さが厚い半導体層の形成にはエピタキシャ
ル法が適している。

従つて、第２の半導体層に対するイオン打込量を一定と
すると第１の半導体層をエピタキシャル法で形成する楊
合には第１の半導体層の不純物度は小さく、厚さを大き
く設計した方が製作精度が向上する。

逆に第１の半導体層の不純物濃度を大Ｊきく厚さを小さ
く設計した場合、エピタキシャル成長の誤差により、第
１の半導体層に含まれるドーパントの数が大きく変化し
、多過ぎた場合には第１の半導体層とドレイン領域との
接合が破壊し、少な過ぎた場合には第２の半導体層内の
空乏層のピンチオフ電圧が上昇し、チャンネル領域が破
壊する。以下に本発明による一実施例としてＰチャンネ
ル高耐圧ＭＯＳトランジスタの例について第４図の概略
図を用いて説明する。

本実施例で示すＰチャンネル高耐圧ＭＯＳトランジスタ
の製作方法は通常のＭＯＳトランジスタの製造方法と本
質的に異なる所はなく、バイポーラトランジスターに比
べその製造方法は容易である。

先づ比抵抗約１叩αのｎ形シリコンよりなる低濃度半導
体基板２４上に比抵抗約０．８〜１．舘ａのｎ形シリコ
ン層をエピタキシャル法で１．８〜２．２ｐｍ形成し第
１の半導体層２５とする。

次に酸化膜を用いた選択拡散法によりボロンを約２〜２
．５）ＰＴｒｌ．拡散し、ソース領域２６およびドレイ
ン領域２７を形成する。

続いて、チャンネル領域２８および第２の半導層２９が
形成される領域の選択拡散用酸化膜を写真蝕刻法により
剥離した後、ゲート絶縁膜３０を熱酸化法により約１３
００Ａ形成する。

次にソース領域２６およびドレイン領域２７上の酸化膜
の一部を写真蝕刻法により除去した後アルミニウムをウ
ェハー全面を蒸着する。

続いてアルミニウムを写真蝕刻法により蝕刻し、ソース
電極３１、ドレイン電源３２、およびチャンネル領域２
８の電気伝導を制御するためのゲート電極３３を形成す
る。

さらに、第２の半導体層２９を形成するためにゲート電
極３３および感光性樹脂をマスクとしてボロンを加速電
圧約４０ＫｅＶドーズ量約６〜１０×１０１２ｃ！ｎ−
３の条件でイオン打込を行う。

次に打込イオンの活性化を行うため、窒素雰囲気中で約
５００℃３吟の熱処理を行う。素子の電気的特性の安定
化を計るためには、ゲート絶縁膜３０に隣処理を施した
り、イオン打込の熱処理後に素子全体を隣ガラスで覆う
ことが有効である。

本実施例により得られた耐圧は約２５０Ｖであつた。

一方、第１図に示した従来例をｐチャンネル形ＭＯＳ構
造で実現した楊合、半導体層８の比抵抗を本実施例と同
じく１００Ｃ！ｎとし、他の製作条件をほぼ同じとする
と最適イオン打込量は約３×１０１２ｃＴｒ１−３、耐
圧約２５０〜３００Ｖであつた。また第１図に示した従
来例において半導体層８の比抵抗を０．８〜１．′２Ｄ
ｃＴｒＬに選ぶと平行平板形のｐ−ｎ接合を仮定しても
その耐圧は高々６０Ｖ程度である。このように本実施例
においてには、第２の半導体層へのイオン打込量を従来
構造のものに比べ２〜３倍以上大きくすることができる
。

従つて、第２の半導体層のオン抵抗への寄与を従来構成
のものに比べ１１２〜１Ｂ減らすことができ、なおかつ
高耐圧な絶縁ゲート形電界効果トランジスターを得るこ
とができる。また本実施例をｎチャンネル高耐圧ＭＯＳ
トランジスターに応用した場合、第１の半導体層の不純
物濃度を高濃度に選ぶことにより、従来製作が困難であ
つたエンハンスメント形ｎチャンネル高耐圧ＭＯＳトラ
ンジスタを容易に得ることができ．る。

なお、本実施例で用いた数値は何んら本発明を限定する
ものではない。

また、本実施例において、ソース領域およびドレイン領
域を形成する前にソース領域から低濃度．半導体基板と
同一の導電形の不純物を拡散してベース領域を形成し、
その表面部をチャンネル領域として動作させる所謂二重
拡散構造のｐチャンネル形およびｎチャンネル形高耐圧
ＭＯＳトランジスターも可能である。

第５図は本発明の他の実施例てある。

第５図の実施例は、第４図の実施例に比べて第１の半導
体層３７が第２の半導体層３８の直下だけに設けられて
おり、チャンネル領域４３が低濃度半導体基板３４上に
構成されているという特徴がある。

第５図に示した実施の製作方法について以下に述べる。

先づ低濃度半導体基板３４に該低濃度半導体基板３４と
異なる導電形で高不純物濃度のソース領域３５およびド
レイン領域３６を選択拡散法て形成する。次に該低濃度
半導体基板３４と同じ導電形の第１の半導体層３７を感
光性樹脂をマスクにしてイオン打込を行ないさらに押込
み拡散をして形成する続いて熱酸化法によりゲート絶縁
膜３８を形成した後、ソース領域３５、ドレイン領域３
６上のゲート絶縁膜３８の一部を写真蝕刻法により穴明
する。

次にアルミニウムを全面に蒸着し、写真蝕刻法によリソ
ース電極３９、ドレイン電極４０およびゲート電極４１
を形成する。続いてゲート電極４１をマスクにして該低
濃度半導体基板３４と異なる導電形の第１の半導体層を
イオン打込法により形成して活性化のための熱処理を加
える。最後に素子の保護のためリンガラスで素子全体を
覆う。なお、本発明の実施に当つてはゲート絶縁膜はシ
リコンの熱酸化膜以外に気層反応法によるシリコン酸化
膜および窒化シリコン膜、酸アルミニウム膜、あるいは
これらの多層膜であつてもかまわない。

さらに、ゲート電極はアルミニウム以外に反応性の少な
いモリブデン、タングステン等の金属あるいは白金シリ
サイドのような合金、さらには導電性の半導体（例えば
ポリシリコン）のようなものでもかまわない。この場合
、イオン注入後の活性化のための熱処理温度を高くして
結晶欠陥の回復、およびパッシベーションの強化等が容
易に行える。また、本発明による絶縁ゲート形電界効果
トランジスタの製作は実施例に示した製作過程を経るこ
となく、例えば、最初に第２の半導体層を形成した後ゲ
ート電極を形成することてあつてもかまわず種々の変形
が可能である。

【図面の簡単な説明】

第１図は高耐圧化されたＤＳＡ構造による絶縁ゲート形
電界効果トランジスタの従来例を示す。 第２図は高耐圧化された絶縁ゲート形電界効果トランジ
スタの等価回路、第３図は第１の半導体層の不純物濃度
を第２の半導体層の不純物濃度より大きく選び第２の半
導体層のピンチオフを容易にするとともに、ドレイン領
域の接合容量を少なくするため、ドレイン領域直下を低
濃度の半導体基板に置きかえたＤＳＡ構造による高耐圧
絶縁ゲート形電界効果トランジスタの一例、第４図は本
発明による高耐圧絶縁ゲート形電界効果トランジスタの
一実施例の構造図、第５図は、本発明による高耐圧絶縁
ゲート形電界効果トランジスタの他の実施例の構造図を
示す。図において、１は半導体基板、２はベース領域、
３はソース領域、４はドレイン領域、５はゲート絶縁膜
、６はゲート電極、７はチャンネル領域、８は半導体層
、９はソース領域、１０はドレイン電極、１１は接合ゲ
ート形電界効果トランジスタ、１２は絶縁ゲート形電界
効果トランジスタ、１３は半導体基板、１４はベース領
域、１５はソース領域、１６はドレイン領域、１７はゲ
ート絶縁膜、１８はゲート電極、１９はチャンネル領域
、２０は第２の半導体層、２１はソース電極、２２はド
レイン電極、２３は第１の半導体層、２４は低濃度半導
体基板、２５は第１の半導体層、２６はソース領域、２
７はドレイン領域、２８はチャンネル領域、２９は第２
の半導体層、３０はゲート絶縁膜、３１はソース電極、
３２はドレイン電極、３３はゲート電極、３４は低濃度
半導体基板、３５はソース領域、３６はドレイン領域、
３７は第１の半導体層、３８はゲート絶縁膜、３９はソ
ース電極、４０はドレイン電極、４１はゲート電極、４
２は第２の半導体層、４３はチャンネル領域を示す。

Claims (1)

【特許請求の範囲】
1. １ 低濃度半導体基板上に設けられた該低濃度半導体基
   板と同じ導電形の第１の半導体層に、前記低濃度半導体
   基板と異なる導電形の２つの独立した高濃度不純物領域
   で形成されたソース領域およびドレイン領域を備え、前
   記ソース領域に接してゲート電圧により電気伝導が制御
   されるチャンネル領域を備え、該チャンネル領域と前記
   ドレイン領域に接して前記低濃度半導体基板と異なる導
   電形の第２の半導体層を備え、かつ前記第１の半導体層
   および前記第２の半導体層の厚さならびに不純物濃度が
   、ドレイン電圧増加時に前記チャンネル領域が破壊電界
   に達しないうちに、前記第１の半導体層と第２の半導体
   層との接合から発生する空乏層が前記第２の半導体層内
   でピンチオフを起し、かつ前記第１の半導体層とドレイ
   ン領域との接合が破壊電界に達しないうちに前記第１の
   半導体層を前記空乏層が広がり前記低濃度半導体基板に
   達するように選択されていることを特徴とする絶縁ゲー
   ト形電界効果トランジスタ。