JPS6048691B2 - 流れる媒体の流速を超音波法により検出する回路装置 - Google Patents

Description

【発明の詳細な説明】 本発明は原特許第１２０４５６８号〔特公昭５８−３６
７２８号（特開昭５２−９４７８号）〕に記載の流れる
媒体の流速を超音波法により検出する回路装置から出発
Ｉしている。

この回路装置によれば、超音波信号の到来時点が非常に
正確に検出できるので、測定すべき物理量において相応
して高い精度が得られる。

そのため到来遅延信号が方形波信号の縁に追従するとい
くうことが寄与しており、かつそれ故に方形波信号の次
の０点が大きな確実性で検出できる。本発明の課題は、
このような回路装置を、受信された超音波信号の一時的
な中断によつて動作ができるだけわずかしか害を受けな
いように改善することにある。

本発明によれば、この課題は次のようにして解決される
。

すなわち受信装置の出力側を、一方では到来遅延装置に
接続し、他方では位相検出器およびＯ点選択装置各第１
入力側と接続し、前記到来遅延装置の出力側を該位相検
出器および０点選択装置の各第２入力側と接続し、該０
点選択装置の出力側を到来時間検出装置の第１入力側と
接続し、該到来時間検出装置の出力側を第１および第２
のレベル信号発生器の入力側と接続し、第１のレベル信
号発生器の出力側を和回路の第１入力側と接続し、第２
の信号レベル発生器の出力側を、一方では流速を指示す
る回路装置の出力側と接続し他方では切換スイッチを介
して和回路の第２入力側と接続し、和回路の出力側をタ
イマーを介して基準遅延装置の第１入力側および送信装
置と接続し、基準遅延装置の出力側を前記到来時間検出
装置の第２入力側と接続し、前記位相検出器の出力側を
調整装置の入力側と接続し該調整装置の第１出力側を前
記到来遅延装置と接続し、該調整装置の第２出力側を、
一方では前記基準遅延装置の第２入力側と接続し他方て
はリセット装置を介して前記位相検出器のリセット入力
側と接続したのである。例えば電気系の障害または流れ
る流体内の空気混入によつて、受信される超音波信号が
中断または妨害されると、方形波信号の一部も、または
到来遅延信号もなくなる。

従つて到来遅延装置を方形波の前記の縁に追従させるこ
とはもはや不可能である。この時積分器に供給される入
力信号は、偶発的な性質を有し、かつ例えば最後に送出
された正しい進みまたは遅れ信号に相応した値、または
常に同じ値ではあるがいくらか異つた電圧を有する両方
の値を有することがある。それぞれの場合に積分器がこ
れらの入力信号により飽和範囲にまて制御されるという
危険がある。それから再び正常状態が生じるとすぐに、
到来遅延装置を再び方形波信号の縁に追従させることは
、非常に困難であるか、またはそれどころかありえない
ことである。リセット装置の使用によりあらゆる状態に
おいて積分器が飽和範囲に達しないようになる。

むしろその都度飽和範囲に達する前に積分方向が逆転す
る。それにより確実に正常動作に新たに入る際 ］に積
分器は、方形波電圧の縁がありかつ両方の方Ｉ向へ積分
するのを妨げない、従つて到来遅延装置が追従できる動
作範囲内にある。信号発生器が設けられており、この信
号発生器が、積分器に、積分器の出力電圧をｏの方向へ
変える所定の入力信号を供給し、またリセット装置が、
応答した際に信号発生器を所定の期間の間有効にするリ
セット信号を発生すると特に有利である。

これにより簡単に積分方向が逆転され、かつ出力電圧が
Ｏにされる。有利な実施例においてリセット装置は２つ
の分路を有し、これらのうち第１の分路が、負の限界値
を下回つた際に第１のリセット信号を送出し、かつ第２
の分路が、正の限界値を上回つた際に第２のリセット信
号を送出し、また信号発生器が、一方のリセット信号が
生じた際に入力パルスを積分器の反転入力端子に加え、
かつ他方のリセット信号が生じた際に入力パルスを積分
器の非反転入力端子に加える。

このようにして正および負の飽和範囲に入ることはあり
えない。信号発生器が、リセット信号の期間の間有効で
あり、かつリセット装置が、応答ヒステリシス特性を有
し、このヒステリシス特性のため積分器の出力電圧がほ
ぼ０になるまで、リセット信号が維持されるように考慮
すると有利である。

その結集積分器は、限界値に達した時、基本的にかつ別
の作用に無関係に調整範囲のほぼ中央に戻されるように
なる。信号発生器は、位相検出器を有してもよく、そＪ
の際この位相検出器は、リセット信号のために少なくと
も１つの付加的入力端子を有し、かつリセット信号が生
じた際にさらに進み信号または遅れ信号だけを送出てき
る。

この時信号発生器のため付加的な構成ユニットは不要で
ある。位相検出器がＤフリップフロップを有し、このＤ
フリップフロップの準備入力端子またはデータ入力端子
に方形波信号が、またこのＤフリップフロップのクロッ
ク入力端子に到来遅延信号が供給され、かつこのＤフリ
ップフロップの一方の出力 フ端子から進み信号が、ま
たこのＤフリップフロップの他方の出力端子から遅れ信
号が送出される場合、例えばＤフリップフロップが消去
（クリア）制御入力端子および設定（プリセット）制御
入力端子を有し、これら制御入力端子のそれぞれに、両
方のリセット信号が供給可能であるようにする。

リセット装置のそれぞれの分路に、帰還路を有する差動
増幅器の形でヒステリシス特性を有する比較器を設ける
と有利であり、この差動増幅器の一方の入力端子に、積
分器の出力電圧が、また他方の入力端子に一定の基準信
号が供給可能てある。

この時積分器の正および負の動作範囲が、簡単に独立し
て監視される。次に本発明の出発点となつている前述の
原特許第１２０４５６８号（特公昭５８−３６７２８号
）に記載の流れる媒体の流速を超音波法により検出する
回路装置について、図面の第１図、第２図、第３図およ
び第４図を用いて説明する。

第１図によれば、流路１内に超音波測定区間２があり、
この超音波測定区間は、２つの超音波変換器３および４
によつて形成されており、かつ流路１を流れる媒体の流
れの方向５に対して斜めに配置されている。

送信装置６は、導線７を介して変換器３に励振信号Ｓ７
を与えることができ、それによりこの変換器は、流路１
内の媒体を通して、例えは１ＭＨｚの共振周波数を持つ
た超音波信号を発生する。この信号は、走行時間の最後
に変換器４によつて受信され、かつ電気的な超音波信号
Ｓ８に変換され、この電気的な超音波信号が、導線８を
介して受信装置９に供給される。導線７および８は、ス
イッチ１０を介して互いに切換可能なので、変換器３お
よび４は、交互に超音波送波器として、また超音波受波
器として使うことができる。受信装置において超音波信
号Ｓ８は増幅され、かつそれから２つの分路内において
さらに処理される。第１の分路内に増幅器１１があり、
この増幅器の出力導線１２に、超音波信号Ｓ８の周波数
を持つた方形波信号Ｓｌ２が生じる。

第２の分路内に包絡線Ｓ４９は、差動増幅器５５に供給
され、この差動増幅器は、好都合な実施例において、「
スルーレート」（出力信号の立上り速度）が制限されて
いるランプ増幅器である。差動増幅器の出力端子５６に
、一定の立上り速度を持つた信号Ｓ５６が発生され、こ
の立上り速度は、入力包絡線Ｓ４９の立上り速度が増幅
器の「スルーレート」より大きい限り、増幅器の「スル
ーレート」によつて決められている。この出力信号Ｓ５
６は、閾値検出器５７内において、入力端子５８を介し
て分圧器５８′によつて供給される固定的な閾値と比較
される。この閾値に達した際に閾値信号Ｓ５９が、Ｄフ
リップフロップ６０のセット入力端子Ｃに加えられ、そ
れによりＤフリップフロップの出力端子Ｑは、リセット
信号Ｓ４ｌによつてリセットされるまで到来遅延装置Ｓ
ｌ４を発生する。到来遅延装置Ｓｌ４は、Ｄフリップフ
ロップ６１のクロック入力端子に供給され、このＤフリ
ツＪプフロツプの準備入力端子Ｄに方形波信号Ｓｌ２が
供給される。その結果出力端子Ｑに進み信号Ｓｌ６、ま
たは出力端子Ｑに遅れ信号Ｓｌ７が生じ、これらの信号
は、ＮＡＮＤ素子６２または６３において到来遅延装置
Ｓｌ４と論理結合され、かつそれ故にほぼ一定の充電量
のパルスとして積分器６４に供給可能である。ここで進
み信号は、積分器６４の反転入力端子に、また遅れ信号
は、非反転入力端子に供給される。到来遅延装置Ｓｌ４
が、方形波信号Ｓｌ２のパルスの後縁と正確に一 ・致
していないならば、進みまたは遅れ信号の数が多すぎ、
かつ積分器６４の出力端子における制御電圧Ｓｌ９の大
きさが変化する。この出力電圧は、ランプ増幅器５５の
非反転入力端子に供給され、その結果出力電圧Ｓ５６は
、上方または下方へ平行移動する。これにより開値と交
差する点が変化し、従つて閾値信号Ｓ５９および到来遅
延装置Ｓｌ４の時点は、到来遅延装置Ｓｌ４が再ひ方形
波信号Ｓｌ２の立下り縁と一致するまで変化する。この
ようにして調整された到来遅延装置Ｓｌ４は、零点選択
装置として使われるＤフリップフロップ６５の準備入力
端子Ｄに供給され、このＤフリップフロップのクロック
入力端子Ｃに方形波信号Ｓｌ２が供給される。

その結果後続の零点にお．いて、従つて方形波信号Ｓｌ
２の後続のパルスの前縁において、その都度出力端子Ｑ
に、リセット信号Ｓ４ｌによりフリップフロップ６５の
出力状態を復旧するまて存在したままてある零点信号Ｓ
２ｌが生じる。制御電圧Ｓｌ９は、分圧器６６を介して
単安定マルチバイブルータ６８のＲＣ素子６７に作用し
、この単安定マルチバイブレータは、基準信号Ｓ４Ｏに
よつて反転され、かつＲＣ素子６７によつて決められる
時間の後に再び逆転される。

基準遅延時間としても使われるこの反転時間の期間にわ
たつて、マルチバイブレータ６８の出力端子Ｑに信号Ｓ
６９が生じる。この信号は、別のフリップフロップ７０
のセット入力端子Ｃに供給され、このフリップフロップ
の出力端子Ｑは、それによりリセット信号Ｓ４ｌによつ
てリセットされるまで、時間比較信号Ｓ２３を発生する
。到来時間検出器２２としてＤフリップフロップ７１が
使われ、このＤフリップフロップの準備入力端子Ｄに時
間比較信号Ｓ２３が、またこのＤフリップフロップのク
ロック入力端子Ｃに零点信号Ｓ２ｌが供給される。

その際両方の信号の立上り縁が時間測定点として使われ
る。これら両方の立上り縁の位相関係に応じて、出力端
子Ｑに進み信号Ｓ２４が、または出力端子Ｑに遅れ測定
信号Ｓ２５が生じる。進み信号Ｓｌ６はインバータ７２
を介して、また遅れ信号Ｓｌ７はインバータ７３を介し
てそれぞれ１つの発光ダイオード７４または７５に供給
され、これらの発光ダイオードは共通の直列抵抗７６を
持つている。

到来遅延装置Ｓｌ４が、望み通りに方形波信号Ｓｌ２の
パルスの後縁と大体において同期しているならば、ダイ
オード７４および７５は交互に発光する。第３図および
第４図に、それぞれ時間に関する種々の信号が示されて
いる。

送信信号Ｓ４３（第１行）が発生されたならば、変換器
３が超音波信号Ｓ３を発生し、この超音波信号は、走行
時間Ｔ２の後に変換器４によつて受信され、かつ電気的
な超音波信号Ｓ８として検出される。送信信号Ｓ４３の
発生と同時にカウンタ３９は、発振器３７から発生され
るパルスＳ３８の計数を開始する。２５６のパルスまた
は別の所定のパルスの後に、基準信号Ｓ４Ｏがが発生さ
れる。このことは、予想走行時間Ｔｅに相当し、この予
想走行時間は、到来遅延装置１３かあり、この到来遅延
装置の出力端子１４に、到来遅延時間の最後に到来遅延
信号Ｓｌ４が生じる。位相検出器１５内において到来遅
延信号Ｓｌ４は、方形波信号Ｓｌ２のパルスの隣接する
後縁と比較される。到来遅延信号Ｓｌ４が、方形波信号
Ｓｌ２のパルスの後縁より早く発生されたかまたは遅く
発生されたかに応じて、位相検出器は、進み信号Ｓｌ６
または遅れ信号Ｓ１７を発生する。これに関連して到来
遅延装置１３に出力信号Ｓｌ９を次のように発生する調
整装置１８が制御される。すなわち到来遅延信ＨＳｌ４
が方形波信号Ｓｌ２のパルスの後縁と正確に一致するま
で、到来遅延時間が短縮または延長され・る。それによ
り所定の零点が、方形波Ｓｌ２の立下り縁によつて決め
られる。さらに到来遅延信号Ｓｌ４は零点選択装置２０
に供給され、この零点選択装置は、その上方形波信号Ｓ
ｌ２を供給される。

到来遅延信号Ｓｌ４が．生じた後の方形波信号Ｓｌ２の
第１の立上り縁が生じた時に、出力端子２１に零点信号
Ｓ２ｌが生じる。これにより所定の零点が決められてい
る。到来遅延装置２２内において零点信号Ｓ２ｌが時間
比較信号Ｓ２３と比較される。零点信号Ｓ２ｌが、時間
比較信号Ｓ２３より早く生じたならば、進み測定信号Ｓ
２４が発生され、また到来が遅れた際に、遅れ測定信号
Ｓ２５が発生される。電圧レベル発生器２６内において
一方の符号を持つた全ての進み測定信号と反対の符号を
持つた全ての遅れ測定信号とを積分することによつて主
信号Ｓ２７を得ることができ、この主信号は、音速Ｃに
対する直接の尺度である。第２の信号レベル発生器２８
において進み測定信号および遅れ測定信号が送信方向を
示す上流信号Ｓ２９および下流信号Ｓ３Ｏを考慮して評
価される。一方の符号を持つた全ての下流進み測定信号
と反対の符号を持つた全ての上流進み測定信号とを積分
することによつて補助信号Ｓ３ｌが得られ、この補助信
号は、流速Ｖに対する尺度である。同様に遅れ測定信号
も、または進み測定信号および遅れ測定信号も処理する
ことがてきる。主信号Ｓ２７は、和回路３２に直接供給
され、これに反して補助信号Ｓ３ｌは、送信方向に依存
したスイッチ３３を介して交互に正および負の符 つ号
を付けられて供給される。

その結果和回路の出力端子に、交互に制御信号ＨＳ３５
おびＳ３６が生じ、これらの制御信号は、電圧制御発振
器３７を次のように制御する。すなわちこの電圧制御発
振器が出力端子３８から、下流測定の際周波数Ｆ，つを
持ちかつ上流測定の際一層低い周波数Ｆ。を持つたパル
ス列Ｓ３８を発生するようにする。これらのパルス列は
カウンタ３９に供給され、このカウンタは、２５６のパ
ルスを計数した後に基準信号Ｓ４Ｏを、いくらかの時間
遅れてリセット信号Ｓ４ｌを、それから送信方向切換信
号Ｓ４２を、また計数開始と同時に送信装置６に送信信
号Ｓ４３を発生する。

基準信号Ｓ４Ｏは、基準遅延装置４４に供給され、この
基準遅延装置内において基準信号Ｓ４Ｏが到来した際に
基準遅延時間が開始され、この時間の最後に時間比較信
号Ｓ２３が発生される。その上入力端子４５を介して、
基準遅延時間を変えることができる制御信号Ｓｌ９が導
入される。送信方向切換信号Ｓ４２は方向指示器４０に
供給され、この方向指示器は、スイッチ１０および３３
を切換え、かつ信号レベル発生器２８に相応した下流信
号および上流信号を供給する。第２図から、第１図の装
置９，１１，１３，１５，１８，２０，２２および４４
に対する実施例がわかる。

受信装置９は、出力段に増幅器４７を持ち、この増幅器
の反転入力端子に、電気的な超音波信号Ｓ８が供給され
る。この増幅器において増幅度は調整できる。図示され
ていない回路により端子４８に調整電圧を供給すること
によつて、増幅器５０の出力端４９に生じる包絡線信号
Ｓ４９の振幅を一定にするように調整が行われる。この
増幅器４７の出力は、［フィルタ回路５１を介して超音
波周波数に相応していない障害になる周波数を除去され
る。このようにして得られた信号値は導線１２に方形波
信号Ｓｌ２が生じるように、増幅器１１内で増幅されか
つクリップされる。その上増幅された超音波信号は、全
波整流を）行うために２つの電界効果トランジスタ５２
および５３に供給されるので、これらの電界効果トラン
ジスタの出力端子５４に整流された超音波信号Ｓ５４が
生じる。整流されたこの信号は、抵域ろ波器として作用
する増幅器５０において平滑化さ７れるので、出力端子
４９に包絡線Ｓ４９が生じる。パルス列Ｓ３８の周波数
の上昇によつて減少し、かつ周波数の低下によつて増大
する。予想走行時間Ｔｅは、装置の制御回路において実
際走行時間Ｔｚに追従するので、主信号Ｓ２７および補
フ助信号Ｓ３ｌによつて音速または流速が正確に再現さ
れる。超音波信号Ｓ８は小さな振幅で始まり、従つて実
際走行時間Ｔｚを検出するために信号始点を良好に適用
できないことも明らかである。第４図からまず超音波信
号Ｓ８の拡大した図形がわかる。

整流された信号Ｓ５４が、また平滑によつて包絡線Ｓ４
９が得られる。信号Ｓ５４および包絡線Ｓ４９は、第２
図に示されたように図示された実施例において負である
。その上超音波信号Ｓ８の増幅およびクリップによつて
方形波信号Ｓｌ２が得られる。包絡線Ｓ４９は、ランプ
増幅器５５において出力信号Ｓ５６を発生する。

この信号は、一定の閾値Ｓ５８と比較される。閾値に達
するとすぐに、 ″フリップフロップ６０が反転され、
かつ到来遅延装置Ｓｌ４を発生する。位相検出器１５お
よび調整装置１８を介して行われる制御によつて、この
ようにして検出された到来遅延時間Ｔａが、方形波信号
Ｓｌ２の立下り縁による零点ａを生じる時点に終了する
ようになる。到来遅延時間Ｔａが短すぎることが、位相
検出部１５において検出されたならば、制御電圧Ｓｌ９
によつて出力信号Ｓ５６が下方へずらされ、これにより
遅延時間Ｔａは延長される。遅延時間Ｔａが長すぎるな
らば、出力電圧Ｓ５６が上昇し、これにより遅延時間が
短くなる。零点選択装置２０において、立上り縁による
方形波信号Ｓｌ２のこれに続く零点ｂが検出され、かつ
これに関連して零点信号Ｓ２ｌが発生される。これによ
り到来遅延時間Ｔａが制御された際に、到来遅延信号Ｓ
ｌ４が生じた後に正確に超音波信号Ｓ８の半周期Ｈが経
過している。それにより超音波信号Ｓ８の開始が正確に
検出できなかつたとしても、正確に規定された遅延時間
が得．られる。基準信号Ｓ４Ｏは、予想到来時点におい
て発生され、この予想到来時点は、制御された状態にお
いて、実際到来時点と一致している。

基準遅延装置４４において基準遅延信号Ｓ６９によつて
さら．に基準遅延時間Ｔ，が加えられ、この基準遅延時
間の最後に時間比較信号Ｓ２３が生じる。位相関Ｉ係に
関して零点信号Ｓ２ｌの立上り縁は、時間比較信号Ｓ２
３の立上り縁と比較され、かつ次のように評価される。
すなわち零点が時間比較信号よ・り早くまたは遅く検出
され、これに関連して時間比較信号の生じる時点が、大
体において零点と同期しているように変えられる。次に
本発明の実施例を以下図面の第５図および第６図によつ
て説明する。

受信された超音波信号は、増幅によつて同じ周波数の方
形波信号Ｓｌ２に変換される。

さらに整流および平滑によつて包絡線Ｓ４９が得られ、
この包絡線は、微分器５５に供給される。この微分器は
、なるべくランプ増幅器から成り、この増幅器の「スル
ーレート」（出力信号の立上り速度）が制限されている
。それ故に出力端子５６に、立上り速度一定の信号Ｓ５
６が送出される。この出力信号Ｓ５６は、閾値検出器５
７において入力端子５８を介して供給される一定閾値と
比較される。この閾値に達すると閾値信号Ｓ５９が、Ｄ
フリップフロップ６０のセット入力端子Ｃに加えられ、
従つてこのＤフリップフロップの出力端子Ｑは、リセッ
ト信号Ｓ４ｌによつてリセットされるまて到来遅延信号
Ｓ４ｌを送出する。到来遅延信号Ｓ４ｌは、Ｄフリップ
フロップ６１のクロック入力端子Ｃに供給され、このＤ
フリップフロップの準備入力端子Ｄに方形波信号Ｓｌ２
が供給される。

その結果出力端子Ｑに進み信号Ｓｌ６が、出力端子Ｑに
遅れ信号Ｓｌ７が生じ、これらの信号は、ＮＡＮＤ素子
６２または６３において到来遅延信号Ｓｌ４と論理結合
され、かつそれ故にほぼ一定の電荷がパルスＳ６２およ
びＳ６３として積分器６４に供給できる。その際進み信
号パルスＳ６２は積分器６４の反転入力端子に、また遅
れ信号パルスは非反転入力端子に供給される。到来遅延
信号Ｓｌ４が、方形波信号Ｓｌ２のパルスの後縁と正確
に一致していないと、進み信号または遅れ信号の数が多
くなり、かつ積分器６４の出力端子における制御電圧Ｓ
ｌ９の大きさが変化する。この出力電圧は、ランプ増幅
器５５の非反転入力端子に供給され、その結果出力電圧
Ｓ５６は、上方または下方へ平行移動される。それによ
り閾値Ｓ５８との交差点が変化し、かつそれ故に問値信
号Ｓ５９および到来遅延信号Ｓｌ４の時点は、この到来
遅延信号が再び方形波信号Ｓｌ２の立下り縁と一致する
まて変化する。従つてＤフリップフロップ６１は、位相
検出器をなしており、この位相検出器によつて、積分器
６４により形成された制御装置１８が制御され、それに
より０点検出器において、到来遅延信号の発生に続く方
形波信号Ｓｌ２の０交差点が、高い精度で検出できるよ
うになる。第６図においてこの動作をもう一度説明する
。

遅延時間圓こ関して到来遅延信号Ｓｌ４は、方形波信号
Ｓｌ２の立下り縁ａとできるだけ正確に一致するように
制御される。それから立上り縁ｂによつて決まる次の０
交差点が検出できる。ランプ・信号Ｓ５６は、制御電圧
Ｓｌ９によつて矢印の方向へ上方または下方へずらされ
るので、到来遅延信号Ｓｌ４を決める閾値Ｓ５８との交
差点は、縁ａと一致する。何かの故障により方形波信号
Ｓｌ２および到来−遅延信号Ｓｌ４がないと通常の比較
はできない。

位相検出器１５は制御されず、ＮＡＮＤ素子は、常に値
１を有する出力信号Ｓ６２およびＳ６３を送出する。こ
れらの信号における電圧差によつて積分器は、最後に存
在した積分値から飽和によつて決まる最終状態へ達する
。第２図にこれら両方の状態が、Ｓ５６最大およびＳ５
６最小として示されている。この時超音波信号が再び正
常に受信され、方形波信号Ｓｌ２が存在し、かつ到来遅
延信号ＨＳＩ４が生じると、隣接する立下り縁ａｌに達
するために、Ｓ５６最大の場合位相検出器１５は遅れ信
号Ｓｌ７を送出する。

すでに積分器６４は飽和状態にあるので、これは不可能
である。Ｓ５６最小の場合位相検出器１５は、進み信号
を送出して立下り縁Ａ２への時間的接続を行なおうとす
る。積分器６４は飽和状態にあるのて、これも不可能で
ある。この危険を避けるため本発明によれば次のように
考慮されている。すなわち出力信号Ｓｌ９によつて決ま
る信号Ｓ５６の始点は、下側限界値Ｇ１を下回ることは
なく、かつ上側限界値Ｇ２を上回ることはない。むしろ
この限界値に達すると、積分器の積分方向は、出力電圧
Ｓｌ９を０の方へ動かすように制御される。そのため次
に説明する回 モ路が使われる。この回路は、２つの分
路１０１および１０２を有するリセット回路１００を含
む。

両方の分路の入力端子１０３および１０４に制御信号Ｓ
ｌ９が、従つて積分器６４の出力電圧が供給される。
ι第１の分路１口１の出力端子１０５は、Ｄフリップフ
ロップ６１の消去またはクリア制御入力端子ＣＬＲに接
続されており、また第２の分路１０２の出力端子１０６
は、設定またはプリセット制御入力端子ＰＲに接続され
ている。相応したリセット信号ＳｌＯ５およびＳｌＯ６
は、通常電圧として存在するが、この電圧は、Ｄフリッ
プフロップ６１の作用に対しては０になる。両方の分路
はヒステリシス特性を有する。

制御電圧Ｓｌ９が限界値Ｇ１を下回ると、分路１０１に
おいてリセット信号ＳｌＯ５は０になる。切換信号Ｓｌ
Ｏ５は、制御電圧Ｓｌ９が０になるまで０のままである
。それから再びこの信号は通常の値に戻る。同様に制御
電圧Ｓｌ９が限界値Ｇ２を上回ると、リセット信号Ｓｌ
Ｏ６はｏになる。この信号は、制御電圧Ｓｌ９がｏにな
るまでこの値のままである。このような分路１０１およ
び１０２の構成に対する１例が、第５図の破線ブロック
内に示されている。

分路１０１内に、比較器として接続されかつコレクタ出
力端子が開いた差動増幅器１０７が示されており、この
差動増幅器の反転入力端は接地されている。非反転入力
端子は、抵抗１０８を介して入力端子１０３に接続され
ている。さらに抵抗１０９による帰還路が設けられてい
る。さらに出力端子は、抵抗１１０を介して＋５Ｖの限
界値に接続されている。入力電圧が−５Ｖの値を下回る
とすぐに、切換信号ＳｌＯ５は０になる。帰還のためこ
の状態は、入力端子において再び電圧がｏに達するまで
維持される。分路１０２に差動増幅器１１１が設けられ
ており、この差動増幅器の反転入力端子は、抵抗１１２
を介して入力端子１０４に接続されている。非反転入力
端子は、第フ２の抵抗１１３を介して反転入力端子に、
また直接出力端子１０６に接続されており、他方におい
てこの出力端子は、抵抗１１４を介して、限界値Ｇ２を
決める一定電圧に接続されている。入力電圧が＋５Ｖに
達すると増幅器１１１の出力はＯにダ切換わる。この時
逆の切換は、入力端子１０４に再ひ０Ｖが生じた時初め
て可能である。リセット信号ＳｌＯ５およびＳｌＯ６に
よつてＤフリップフロップ６１は、積分器６４に所定の
入力信号を供給できる信号発生器の一部になる。

フ消去制御入力端子ＣＬＲに信号Ｏが供給されている時
、進み信号Ｓｌ６用出力は１に、また遅れ信号Ｓｌ７用
出力はｏになるように、あらかじめプログラミングされ
る。それ故に到来遅延信号Ｓｌ４が生じる度毎に、ちよ
うど進み信号Ｓｌ６がある際のように、ＮＡＮＤ素子６
２から信号Ｓ６２が送出され、この信号によつて制御電
圧Ｓｌ９は、値Ｏに達するまで低下する。セット制御入
力端子ＰＲにおけるリセット信号ＳｌＯ６が０になる時
にも同じことがあてはまる。この時出力Ｑは１に、また
Ｑはｏになるようにプログラム制御され、かつ到来遅延
信号Ｓｌ４が生じる度に、ＮＡＮＤ素子６３の出力端子
に、ちようど遅れ信号Ｓｌ７がある際のように信号Ｓ６
３が生じ、それにより制御電圧Ｓｌ９は、再び値０に達
するまで上昇する。この時再びリセット信号ＳｌＯ５お
よびＳｌＯ６が正常値になると、Ｄフリップフロップ６
１は通常のように動作する。限界値Ｇ１およびＧ２を適
当に決めれば、積分器６４が飽和状態に達しないように
なるので、再び正常状態に復帰した際、支障ない動作が
可能である。

それはかりか閾値Ｓ５８と信号Ｓ５６の交差点が、初め
に選んだ縁ａに再び追従できる限界内に常にあるように
することができる。このことは、縁交換を可能にする遅
延補償を行わない時に有利てある。リセット信号が無効
になつた時にまだ障害が除去されていない場合、制御信
号Ｓｌ９を新たに限界値にまて増大し、かつもう１度ま
たは複数回積分方向の切換を行うようにすることがてき
る。

追加の関係原特許第１２０４５６８号〔特公昭５８−３
６７２８号（特開昭５２−９４７８号）〕に記載の第１
番目の発明は、到来遅延装置、零点選択装置、タイマ、
基準遅延装置、および到来遅延装置が、測定された信号
始点−に続く到来遅延時間を決め、かつこの到来遅延時
間の最後に到来遅延信夛棄発生し、前記零点選択装置が
、受信された超音波信号から導き出される方形波信号か
ら、到来遅延信号に続く一方の交差方向の零交差点（零
点）を選び出し、前記タイマ．が、送信時点に対してほ
ぼ超音波信号の予想走行時間だけずらされた基準信号を
発生し、前記基準遅延装置が、基準信号の時点に続く基
準遅延時間を決め、かつこの基準遅延時間の最後に時間
比較信号を発生し、また前記到来時間検出器が、零点を
時間比較信号の時点と比較する、超音波信号の到来時間
を解析する回路装置において、位相検出器と、到来遅延
装置に作用する調整装置とを設け、前記位相検出器が、
方形波信号の他方の交差方向の零交差点（零点ａ）に関
する到来遅延信号の位相関係を検出し、また前記調整装
置が、位相関係に依存して到来遅延時間を、到来遅延信
号をずらす方向で他方の交差方向の零交差点の方向へ変
化するものであるが、本発明は、このような回路装置を
、受信された超音波信号の一時的な中断によつて動作が
できるだけわず力化か害を受けないようにするため、リ
セット装置が設けられており、積分器の出力電圧が、所
定の正および／または負の限界値に達した時、前記リセ
ット装置が応答し、かつそれから出力電圧をＯにするよ
うに改善したものである。

【図面の簡単な説明】

第１図〜第４図は本発明の出発点となつている原特許の
回路装置の説明に供するものであり、第１図は、ブロッ
ク回路図、第２図は、装置の実施例の回路構成を示す概
略図、第３図は、送信信号、超音波信号、計数信号およ
び基準信号の時間経過を示す線図、第４図は、装置にお
いて生じる種々の信号の時間経過を示す線図、第５図は
、本発明による付加部分を有する回路装置の一部を示す
ブロック図、第６図は、時間に関する信号の線図である
。 １ ・・・・・・流路、２・・・・・・超音波測定区間
、３，４・・・・・・超音波変換器、６・・・・・・送
信装置、９・・・・・・受信装置、１１・・・・・・増
幅器、１３・・・・・・到来遅延装置、１５・・・・・
・位相検出器、１８・・・・・・調整装置、２２・・・
・・・到来時間検出器、４４・・・・・・基準遅延装置
、５５・・・・・・差動増幅器、５７・・・・・・閾値
検出器、６０，７０・・・・・・フリップフロップ、６
１，７１・・・・・・Ｄフリップフロップ、６４・・・
・・・積分器、６５・・・・・・零点選択装置、６７・
・・・・・ＲＣ素子、６８・・・・・・単安定マルチバ
イブレータ、７２，７３・・・・・・インバータ、７４
，７５・・・・・・発光グイオード。

Claims (1)

1. 【特許請求の範囲】 １ 送信変換器および受信変換器に接続された送信装置
   と受信装置とを有し、前記２つの変換器間で測定区間を
   形成した流れる媒体の流速を超音波法により検出する回
   路装置において、受信装置９の出力側を、一方では到来
   遅延装置１３に接続し、他方では位相検出器１５および
   ０点選択装置２０の各第１入力側と接続し、前記到来遅
   延装置１３の出力側を該位相検出器および０点選択装置
   の各第２入力側と接続し、該０点選択装置の出力側を到
   来時間検出装置２２の第１入力側と接続し、該到来時間
   検出装置の出力側を第１および第２のレベル信号発生器
   ２６，２８の入力側と接続し、第１のレベル信号発生器
   ２６の出力側を和回路３２の第１入力側と接続し、第２
   の信号レベル発生器２８の出力側を、一方では流速を指
   示する回路装置の出力側Ｖと接続し他方では切換スイッ
   チ３３を介して和回路３２の第２入力側と接続し、和回
   路３２の出力側をタイマー３７，３９を介して基準遅延
   装置４４の第１入力側および送信装置６と接続し、基準
   遅延装置の出力側を前記到来時間検出装置の第２入力側
   と接続し、前記位相検出器１５の出力側を調整装置１８
   の入力側と接続し該調整装置の第１出力側を前記到来遅
   延装置１３と接続し、該調整装置の第２力側を、一方で
   は前記基準遅延装置の第２入力側と接続し他方ではリセ
   ット装置１００を介して前記位相検出器のリセット入力
   側と接続したことを特徴とする流れる媒体の流速を超音
   波法により検出する回路装置。 ２ 信号発生器１５，６２，６３が設けられており、こ
   の信号発生器が、調整装置の有する積分器６４に、積分
   器の出力電圧を０の方向へ変える所定の入力信号を供給
   し、またリセット装置１００が、応答した際に信号発生
   器を所定の期間の間有効にするリセット信号Ｓ１０５，
   Ｓ１０６を発生する、特許請求の範囲第１項記載の回路
   装置。 ３ リセット装置１００が２つの分路１０１，１０２を
   有し、これらのうち第１の分路が、負の限界Ｇ１を下回
   つた際に第１のリセット信号Ｓ１０５を送出し、かつ第
   ２の分路が、正の限界値Ｇ２を上回つた際に第２のリセ
   ット信号Ｓ１０６を送出し、またスイッチ装置が、一方
   のリセット信号が生じた際に入力パルスを積分器の反転
   入力端子に加え、かつ他方のリセット信号が生じた際に
   入力パルスを積分器の非反転入力端子に加える、特許請
   求の範囲第２項記載の回路装置。 ４ 信号発生器１５，６２，６３が、リセット信号Ｓ１
   ０５，Ｓ１０６の期間の間有効であり、かつリセット装
   置１００が、応答ヒステリシス特性を有し、このヒステ
   リシス特性のため積分器６４の出力電圧Ｓ１９がほぼ０
   になるまで、リセット信号が維持される、特許請求の範
   囲第２項記載の回路装置。 ５ 信号発生器１５，６２，６３が、位相検出器１５を
   有し、この位相検出器が、リセット信号Ｓ１０５，Ｓ１
   ０６のための少なくとも１つの付加的入力端子ＣＬＲ，
   ＰＲを有し、かつリセット信号が生じた際にさらに進み
   信号Ｓ１６または遅れ信号Ｓ１７だけを送出できる、特
   許請求の範囲第３項記載の回路装置。 ６ 位相検出器がＤフリップフロップを有し、このＤフ
   リップフロップの準備入力端子またはデータ入力端子に
   方形波信号が、またこのＤフリップフロップのクロック
   入力端子に到来遅延信号が供給され、かつこのＤフリッ
   プフロップの一方の出力端子から進み信号が、またこの
   Ｄフリップフロップの他方の出力端子から遅れ信号が送
   出され、Ｄフリップフロップ６１が、消去（クリヤ）制
   御入力端子ＣＬＲおよび設定（プリセット）制御入力端
   子ＰＲを有し、これら制御入力端子のそれぞれに、両方
   のリセット信号Ｓ１０５，Ｓ１０６が供給可能である、
   特許請求の範囲第５項記載の回路装置。 ７ リセット装置１００のそれぞれの分路に、帰還路を
   有する差動増幅器１０７，１１１の形でヒステリシス特
   性を有する比較器が設けられており、この差動増幅器の
   一方の入力端子に、積分器６４の出力電圧Ｓ１９が、ま
   た他方の入力端子に、一定の基準信号が供給される、特
   許請求の範囲第３項記載の回路装置。