JPS6045440B2

JPS6045440B2 - 液晶表示装置の駆動方法

Info

Publication number: JPS6045440B2
Application number: JP5058477A
Authority: JP
Inventors: 宏夫藤田; 明都筑
Original assignee: Citizen Watch Co Ltd
Current assignee: Citizen Watch Co Ltd
Priority date: 1977-04-30
Filing date: 1977-04-30
Publication date: 1985-10-09
Also published as: JPS53135520A

Description

【発明の詳細な説明】本発明は液晶、電界弾性変形物質、白熱体等を用いた
表示パネルで、その光学的性質が印加した電圧の実効値
にほぼ依存している表示要素をマトリックス状に電極接
続した表示装置の駆動回路に関するもので、特に従来の
マトリックス駆動回路に比べて少ない電位数の駆動信号
を用いて低消費電力で、より簡素な駆動回路を与えるも
のである。

以下でｎは桁駆動電極の数であるとする。第１図に液晶
表示装置の桁電極及びセグメント電極に印加する駆動信
号のｎ＝２の従来波形図及び波形図を座標系で表現した
座標図を示す。ここでは駆動信号の半周期を書いている
。に、及びに２は桁電極に印加する信号、Ｃｏ、Ｃ、、
Ｃ２、Ｃ、２はセグメント電極に印加する信号を表わし
、セグメント駆動信号の添字は相対する桁との交点のセ
グメント（画素）を表示することを示す。例えばＣｌは
に、桁に相対する画素を表示にし、に。桁に相対する画
素を非表示状態にするセグメント電極駆動信号である。
ｎ＝２の場合には４個の駆動信号を必要とする。座標図
のＸ軸、ｙ軸には駆動波形図の半周期のれ、を２期間が
相当するものとする。ｒｌ９Ｃｏ９に２９Ｃｌ、ｃ１
２９ｃ２のＸ座標、ｙ座標の絶対値の最大値は１であり
、全体としては−１、０、１の３つの値を用いるため１
１２バイヤス法による駆動方式を表わしている。

これが１１３／ゞイアス法による駆動方式の場合には、
Ｃｏ、Ｃ、、Ｃ２、Ｃ、２の座標点は第１図の場と同じ
点で、に、の座標が（２、Ｏ）、に。の座標が（Ｏ、２
）の点にくる。第１図で非表示となる画素の実効電圧
Ｖｏｆｆは例えば線分ｃ。

に、の長さに比例し、表示画素の実効電圧Ｖｏｎは例え
ば線分Ｃ、に、の長さに比例し、Ｖｏｎ／Ｖｏｆｆ■、
／５となることは容易にわかる。第１図はｎ＝２の
場合の従来の駆動波形の説明であつたが従来の一般のｎ
桁マトリックス駆動の場合も同様である。ｎ個の桁駆動
電極に印加される各々の桁駆動信号Ｒｌ，ｒ２・・・・
・・ｒ１の電圧波形は固有の半周期の波形と、その波形
を上下逆にした半周期の波形で駆動信号の１周期をなし
、半周期でみると半周期をｎ等分として各々の期間を個
々の桁に割り当て、マトリックスの交点の点灯（表示）
、消灯（非表示）の状態に応じてセグメント電極に印加
する電圧波形を定めていて、駆動信号の１周期をＴとす
れは、個々の桁のアドレス期間はＴ／ｎである。またｎ
桁マトリックスであらゆる表示パターンを可能ならしめ
るには２のｎ乗種類のセグメント駆動信号が必要となる
。第２図に第１図の座標図の変換図及び駆動波形図の半
周期を示す。

ｒ１＝（１，１）、Ｒ２＝（−１，１）、ＣＯ＝（イ）
，１）、Ｃ１＝（−１，０）、Ｃ２＝（１，０）、Ｃｌ
。＝（イ），−１）である。本例の場合も第１図と同様
、ＶＯｎ／ＶＯｆｆ＝！−９−となることは明白である
。ここで第２図に示した駆動波形が本願駆動回路を用い
るマトリックス駆動の駆動信号の基本形である。座標図
のＧは原点（０，０）て、駆動信号系の基準電位を示す
。第２図におけるＲｌ，ｒ２は駆動の１周期ですべて基
準電位以外の電位を有し、１周期の１１２の期間で同電
位を有する。第１図のＲｌ，ｒ２は駆動の１周期内て同
電位を有する期間は存在せず、１周期の１１２の期間，
で基準電位を有する。第２図で残りの半周期の波形は図
の波形を基準電位０に対して上下逆にすればよい。ここ
で基準電位とは３値電位−１，０，１のうちの中間の０
のことである。第３図にｎ＝３の場合の本願駆動回路に
よる駆．”動波形の１周期の一実施例を示す。

期間ちにおいてはＲ３、期間Ｔ２ではｒ１、期間Ｔ３で
はＲ２が各々基準電位０にある。

即ち各期間においてＲｌ，ｒ２，ｒ３のどれか２つが基
準電位以外の電位一１及び１を有し、残りの１つが基準
電位にある。；ここで桁駆動信号が基準電位以外の電位
を有する期間を励起期間とよぶことにすれば、２個の桁
電極が同時に励起期間になり、この励起期間をすべての
桁が１周期内で一定期間有する。第４図はｎ＝４の場合
である。本例では期間ちにおいてＲｌ，ｒ２が同時に励
起期間にあり、Ｒ３，ｒ４は基準電位を有する。次のち
の期間ではＲ３，ｒ４が同時に励起期間にあり、Ｒｌ，
ｒ２は基準電位を有する。第３図、第４図においてセグ
メント駆動信号は同じ座標点にあり、添字が異なるだけ
である。このことはセグメント駆動信号は代表的にＣ。
，Ｃｌ，Ｃ２，Ｃｌ２の４種類あればよく、２個の励起
されている桁電極に相対しているセグメント電極の点灯
、非点灯のみを決めればよく、励起状態にない基準電位
を有する桁に対しては、励起されている桁のなかの非点
灯とするときの実効電圧と等しい実効電圧が与えられる
ことが座標図かられかる。ノ一般にｎ桁マトリックス
の場合、ｎが偶数であれば（Ｒｌ，ｒ２），（Ｒ３，ｒ
４）・・・・・（Ｒｎ−１，ｒｎ）の組み合せ、ｎが寄
数の場合には（Ｒｌ，ｒ２）・・・・・（Ｒｎ一２９ｒ
ｎ−１）９（Ｒｎ９ｒｌ）９（Ｒ２９ｒ３）００″′（
Ｒｎ−１９ｒｎ）あるいは（Ｒｌ，ｒ２），（Ｒｌ，ｒ
３），（Ｒ４，ｒ５）・・・・“（Ｒｎ−１９ｒｎ）９
（Ｒ２９ｒ３）９（Ｒ４９ｒ５）０３０３（Ｒｎ−１，
ｒｎ）の組み合せを用いて、同時に２個の桁電極を励起
状態にすればよい。

このとき（ｎ−２）個の桁には基準電位が印加されてい
る。第３図の場合の表示画素の実効電圧■０ｎ２は線分
の長さで（１■）２＋１２＋（ＶＩ）２＝１１に比例し
非表示画素の実効電圧ＶＯｆｆ２は、同じく１２＋１２
＋１２＝３に比例し、ＶＯｎ／ＶＯｆｆ＝！１１／３で
ある。

第４図の場合、■０ｎ２は１２＋（Ｊ？）２＝６に比例
し、ＶＯｆｆ２は１２＋１２＝２に比例し、ＶＯｎ／Ｖ
Ｏｆｆ＝Ｊ了である。

第５図に本発明の駆動回路を用いる表示装置の第１の実
施例のブロック図を示す。

１０は電源で出力電圧は■である。

１１は水晶発振器等の発振器、１２は分周器、１３は演
算回路で電卓、時計等の表示情報の演算を行なう。

１４はＤ−Ｃコンバータて分周器１２のある出力信号に
より駆動され、電池電圧■を昇圧して２Ｖの電圧を発生
する。

また例えは電池電圧を降圧して■／２の電圧を発生する
こともできる。電源１０が最初から■，２Ｖの２種の電
圧を有していれば、Ｄ−Ｃコンバータ１４は用いなくと
もよい。１５−１はデコーダー回路である。

１６は分周器の出力信号φから種々のタイミング信号を
発生するタイミング信号発生回路である。

１７は桁電極ドライバー、１８はセグメント電極駆動信
号作成回路で第２図に示した如きのＣＯ，Ｃｌ，Ｃ２，
Ｃｌ２信号を作成する。

１９はデコーダー出力信号制御回路である。

以上の１７，１８，１９の各々はタイミング信号発生回
路１６の出力信号により駆動される。２０はセグメント
電極ドライバー、２１は液晶表示装置である。

本願駆動回路は番号１００て囲んだ各々の回路の構成に
関するもので、ｎ＝３の場合については実施例を示し動
作説明を行なう。

第６図にｎ＝３の場合の数字表示型７セグメントの電極
分割図を示す。

ａはセグメントの各要素に１〜２の番号を付した図、ｂ
は桁電極の分割図、ｃは桁電極に相対するセグメント電
極の分割図、ｄは数字１桁分のＲｌ，ｒ２，ｒ３桁電極
とＭｌ，Ｍ２，Ｍ３セグメント電極の接続摸型図を示す
。本例のマトリックスにおいて、第３図に示した如きの
順序て桁電極を励起するものとする。第７図に表示パタ
ーンに応じたセグメント駆動信号の印加例を示す。第７
図ａはＭ２電極に属する画素のパターンの一例であり、
Ｒｌ，Ｍ２及びＲ３・Ｍ２の交点の画素を表示、Ｒ２Ｍ
２の交点の画素を非表示とするパターンてある。

第２図と第３図の例に従つて期間ｔ１ではＣ１、期間Ｔ
２てはＣ２、期間Ｔ３ではＣｌ２信号をＭ２電極に印加
すれはよいことが容易にわかる。以上述べた例に従つて
動作する駆動回路を第８図以下に示す。第８図、第９図
はタイミング信号発生回路の実施例及びその出力信号の
タイムチャートである。

分周器１２の電圧■なる出力信号φをレベルシフター３
０に印加し、同一周波数、同位相の電圧２Ｖなる信号φ
″を作る。φ″信号を１ノ２分周器３１に通しａ１信号
を作成し、さらにｄ″信号をクロックパルスとしてＤラ
ッチ３２に印加し、ａ１信号を入力端子Ｄに印加してＡ
２信号を作成する。さらにａ１信号を３進リングカウン
ター３３に印加し、Ｂｌ，ｂ２，ｂ３信号を作成する。
さらにオアゲート群３４を用いてＢ４及び飄信号を作成
する。電源回路又はＤ−Ｃコンバータから■電位を取り
出し、Ａ３信号とし、以上のＡｌ，ａ２，ａ３，ｂｌ，
ｂ２，ｂ４，ｂ５信号を桁ドライバー１７に印加してＲ
ｌ，ｒ２，ｒ３信号を作成する。

さらにａ１信号とφ″信号をアンドゲート群３５に印加
して、Ｄｌ，ｄ２，ｄ３，ｄ４信号を作り、Ｄｌ，？，
Ｄ２，心，Ｄ３，心，Ｄ４，７ｆ４信号をセグメント電
極駆動信号作成回路１８に印加して、前述のＣＯ，Ｃｌ
，Ｃ２，Ｃｌ２信号を作成する。第１０図に桁電極ドラ
イバー１７をトランスミッションゲートを用いるときの
実施例を示す。

ｒ１桁ドライバーはＢ４信号がＨレベルの場合にａ１信
号が出力され、Ｌレベルの場合にはＡ３信号が出力され
、Ｒ３桁ドライバーはＢ５信号がＨレベルでＡ２信号、
ＬレベルでＡ３信号が出力される構成になつている。Ｒ
２桁ドライバーはＫｇ信号がＨレベルのとき４０にＡ２
信号が出力され、このときＢ２信号がＬレベルであるか
ら４１にはＡ２信号が現われる。次にＥ信号がＬレベル
にあればＡ３信号が４０に現われるが、このとき■信号
がＨレベルであるから４１にはａ１信号が現われる。さ
らに？信号、■信号共にＬレベルのときはＡ３信号が４
１に現われる。以上の様にして第３図に示した如きの桁
駆動信号が得られ、これら桁信号は１周期の２１３の期
間で励起状態にある。第１１図にセグメント電極駆動信
号作成回路１８を示す。

第９図に示したＤｌ，ｄ２，ｄ３，ｄｌ信号及びその反
転信号Ｄ７，？，？，？信号を制御信号として各トラン
スミッションゲートＴ−Ｇのゲート電極に印加し（電源
回路出力０，■，２Ｖを各制御信号のタイミングに応じ
てふり分け、第２図に示したＣ。，Ｃｌ，Ｃ２，Ｃｌ。
信号を作成する。以上の説明で電位０，■，２■を用い
たが、これは波形の説明で用いた−１，０，１に対応す
る。第１２図にある数字１桁に対応するデコーダー出力
信号制御回路のブロック図を示し、第１３図に回路の実
施例を示す。

１５−１は演算回路の出）力信号Ａ，Ｂ，Ｃ，Ｄを受け
てその情報を７セグメント情報に変換するデコー々一回
路であるが、よく知られている回路だから省略する。

第６図に示した例を用いて説明する。Ｍ２電極には３つ
の画素が属していて、励起桁に応じてセグメントド５ラ
イバー２０−２に印加するデコーダー信号を選定する１
９−２のデコーダー出力信号制御回路を設ける。今期間
ｔ１でＲｌ，ｒ２桁が励起されているときには、１及び
７の画素の情報をセグメントドライバー２０−２のＳｌ
，Ｓ２端子に入力する。次に期Ｏ間Ｔ２ではＲ２，ｒ３
桁が励起されるため７及び４の画素の情報を、期間Ｔ３
ではｒ１及びＲ３桁が励起されるため、１及び４の画素
の情報をセグメントドライバーに印加する。またＭ１及
びＭ３電極ではＲｌ，ｒ２桁としか接続されていないた
めセグメントドライバー２０−１及び２０−３には６，
５及び２，３のデコーダー信号がそのまま印加される。

例えばＭ１電極の場合には期腓，では６，５画素の信号
をＳｌ，Ｓ２に印加し、期腓，ではＳ１には５画素の信
号、Ｓ２には例えばＬレベルＯ電位を印加するようにセ
グメントドライバーの構成を行なえばよい。期間ちでは
Ｓ１には６画素の信号、Ｓ２には同様にＬレベル０電位
を印加すればよい。以上の様にして前述の制御信号によ
りデコーダー出力信号を制御する。またＭｌ，Ｍ３電極
に関しても１９−２に示した如きの制御回路を設けるこ
ともでき、この場合は前述の６，５画素情報及びＯ電位
の出力を制御する。第１３図に１９−２に示したブロッ
クの回路図の一実施例を示す。タイミング信号発生回路
１６の出力信号Ｂ４及び玩信号によりデコーヂー出力信
号１，７，４の制御を行なう。期間ｔ１ではＢ４信号が
Ｈレベル、塊信号がＬレベルとなり、４２には画素１の
信号、４３には画素７の信号が各々セグメントドライバ
ーの入力端Ｓｌ，Ｓ２に印加される。期間Ｔ２では７及
び４、期脱。では１及び４の画素信号が出力される。第
１４図にセグメント電極ドライバーの構成例を示す。

例えば第１２図２０−２のＭ２電極に対するドライバー
である。セグメントドライバーは５４４に示す４個のト
ランスミッションゲート群及び４５に示す２個のトラン
スミッションゲート群により構成される。いま４４及び
４５の制御ゲートＳｌ，Ｓ２の制御信号が共にＨレベル
の場合には、４７にはＣｌ２，４８にはＣ１信号が現わ
れ、出力４９にはＣｌ２信号が得られる。以上の様にＳ
ｌ，Ｓ３のＨレベル、Ｌレベルの組み合せ状態によりＣ
。

，Ｃｌ，Ｃ２，Ｃｌ２の４種の信号のうち、どれか１つ
の信号がセグメント電極に印加される。本実施例てはセ
グメント電極駆動信号作成回路によりあらかじめセグメ
ント駆動信号を作成し、デコーダー信号により各々の電
極に表示、非表示状態に対応するセグメント信号をふり
分けているが、セグメント駆動信号を作成しないで、デ
コーイダー信号から上記Ｃ。，Ｃｌ，Ｃ２，Ｃｌ２信号
を作成するドライバー回路を用いてもよい。他の実施例
としてｎ＝４の駆動回路を示す。

第１５図はタイミング信号発生回路１６により作成され
るタイミング信号で、Ａｌ，ａ２，ａ３信号は第８図の
場合と同様であるが、ｂ１及び■信号はａ１信号を１１
２分周器に印加したときの出力信号及びその反転信号で
ある。第１６図は前記タイミング信号からＲｌ，ｒ２
，ｒ３，ｒ４信号を作成する桁ドライバーの実施例であ
る。

ｒ１について説明すれば、ｂ１信号がＨレベルのときａ
１信号が出力され、ｂ１信号がＬレベルのときはａ占号
が出力される。）以上の様にして第４図に示した如き
の駆動信号が得られる。

第１７図は７セグメント数字表示の電極分割図で、ａ
は桁電極の分割、ｂは桁電極に相対したセグメント電極
の分割である。

１８図ａはある数字桁のＭ１電極の画素の表示パターン
例で、Ｒｌ，ｒ３，ｒ４桁画素を表示、Ｒ２桁画素を非
表示にすることを表わす。

ｂ図はセグメント駆動信号を印加するタイミング図であ
る。

期間ｔ１ではＲｌ，ｒ２桁が励起されているためＲｌ，
ｒ２桁に属する画素のパターンに応じたセグメント信号
Ｃ１を印加する。期間Ｔ２ではＲ３，ｒ４桁が励起され
ているためセグメント信号Ｑ２を印加する。このように
して桁駆動信号の１周期の間にＣ１及びＣｌ２信号をタ
イミングパルスＢ４，＼信号により分割して印加する。
第１９図に数字１桁分のデコーダー出力信号制御回路
のブロック図を示す。

ブロック１９−４はＭ１電極に属する画素７，６，５
，４の信号をタイミング信号によりｔ１期間では６，７
画素、期間Ｔ２ては４，５画素の信号をセグメントドラ
イバー２０−４に印加するブロック図を示す。

またブロック１９−５はＭ２電極に属する画素３，２
，１の信号を期腓，では１，２画素、期間ちでは３画素
の信号をセグメントドライバーに印加することを示して
いる。

第２０図にデコーダー出力信号制御回路１９の実施例
を示す。

ａ図は１９−４、ｂ図は１９−５の構成である。ａ図に
おいてへ信号がＨレベルのｒとき６及び７画素のデ
コーダー信号がセグメントドライバー２０−４のＳｌ，
Ｓ２に入力され、ｂ１信号がＬレベルのときは同じく４
及び５画素の信号が入力される。ｂ図においても？信号
がＨレベルのとき１及び２画素の信号がセグメントドラ
イバーに入力され、Ｋｇ信号がＬレベルのときは２画素
の信号が入力される。またセグメントドライバーの構成
は第１４図の例と同じである。以上でｎ＝３，ｎ＝４の
例を説明したが一般のｎ桁マトリックスの場合も同様で
、数字表示以外の任意のパターンを表示する場合も回路
構成は同じようにずればよい。

本願駆動回路は従来の駆動回路と異なり、駆動信号系の
基準電位以外の電位を２個の桁に同時に印加せしめ、（
ｎ−２個）の桁には基準電位を印加することにより、１
桁当りのアドレス期間を従来の方式の２倍にする。この
とき本願駆動回路によつて得られるマトリックス駆動信
号を用いるときの、表示画素にかかる実効電圧ＶＯｎと
非表示画素にかかる実効電圧ＶＯｆｆの比の値、即ち動
作マージンを一般的に求めると、第３図、第４図の説明
から明らかな様にであるから■０ｎ／■０ｆｆ＝Ｖ１＋
Ｈであり、これは１１３／〈イアス法による駆動の際の
動作マージンと一致する。

第２１図に本願駆動回路１００の第２の実施例のブロッ
ク図を示す。

本実施例ではデコーダー回路１５−２に直接にタイミン
グ信号を印加してそこで制御されたデコード信号をセグ
メントドライバーに印加する。第２２図はｎ＝３の例で
、Ｂ４，ｌｌ），信号によりＡ，ｂ，ｃ，ｄ，ｅ，ｆの
６種のデコード信号を出力することを示し、以上の信号
はＢ４，跪信号の各タイミングに応じて種々の画素のデ
コード信号を表わす。

例えばＣ，ｄ信号は第１２図との対応ていえば、１，４
，７の各画素の信号であり、期間ちではｃは１画素、ｄ
は７画素の信号に対応する。以上に説明した如く、本願
駆動回路によれば、従来の駆動回路に比べて高い動作マ
ージンで液晶表示が可能となり、デコーダー出力信号を
制御するだけで、セグメントドライバー及び桁ドライバ
ーの構成が容易となり、かつ任意のパターン表示を４種
類のセグメント駆動信号で行なわせられるため全体の回
路構成が簡素化される。

【図面の簡単な説明】

第１図は従来の駆動方式の説明図、第２図は本発明駆動
信号の基本説明図、第３図は本発明によるｎ＝３の駆動
方式を説明する波形及び座標図、第４図は本発明による
ｎ＝４の駆動方式を説明する波形及び座標図、第５図は
本発明駆動回路第１の実施例のブロック図、第６図Ａ，
ｂ，ｃ，ｄはｎ＝３の電極分割図、第７図Ａ，ｂはｎ＝
３の表示パターン図、第８図はタイミング信号発生回路
図、第９図は制御信号のタイミングチャート、第１０図
は桁ドライバー回路図、第１１図はセグメ・ント電極駆
動信号発生回路図、第１２図はデコーダ出力信号制御ブ
ロック図、第１３図はデコーダ出力信号制御回路図、第
１４図はセグメントドライバー回路図、第１５図はｎ＝
４の制御信号タイムチャート、第１６図は桁ドライバー
回路図、第１７図はｎ＝４の電極分割図、第１８図はｎ
＝４の表示パターン図、第１９図はデコーダ出力信号制
御回路ブロック図、第２０図Ａ，ｂはデコーダ出力信号
制御回路図、第２１図は本発明の駆動回路の第２の実施
例のブロック図、第２，２図はデコフーダー回路のブロ
ック図である。１６・・・・・・タイミング信号発生回路、１７・・・
・・・桁電極ドライバー、Ｒｌ，ｒ２，ｒ３・・・・・
・桁駆動信号、１８・・・・・セグメント駆動信号作成
回路、ＣＯ，Ｃｌ，Ｃ２，Ｃｌ２・・・・セグメント駆
動信号、１９・・・・・・デコ５−ダ出力信号制御回路
。

Claims

【特許請求の範囲】

１３桁以上のマトリックス液晶表示装置の駆動方法に
於て、２つの桁を同時に選択しながら順次駆動する方法
であつて桁駆動信号は正、０、負の等しい電位間隔をも
つ３値電位レベルからなり、２つの桁の選択期間の半周
期を２つの等しい励起期間ｔ＿１、ｔ＿２に分割し、選
択状態にある第１の桁電極には正、正、の電位レベルを
与え、第２の桁電極には負、正の電位レベルを与え、一
方セグメント駆動信号は正、０、負の等しい電位間隔を
もつ３値電位レベルからなり、前記２つの等しい励起期
間ｔ＿１、ｔ＿２に於て前記第１の桁と第２の桁をとも
に非表示にするときは０、正の電位を、第１の桁を表示
に第２の桁を非表示にするときは負、０の電位を、第１
の桁を非表示に第２の桁を表示にするときは正、０の電
位を、第１の桁と第２の桁をともに表示にするときは０
、負の電位をセグメント電極に与え、残り半周期には前
記桁とセグメントに与える電位の逆極性を与えることを
特徴とする液晶表示装置の駆動方法。