JPS6043915A - Vco circuit - Google Patents

Vco circuit

Info

Publication number
JPS6043915A
JPS6043915A JP15276483A JP15276483A JPS6043915A JP S6043915 A JPS6043915 A JP S6043915A JP 15276483 A JP15276483 A JP 15276483A JP 15276483 A JP15276483 A JP 15276483A JP S6043915 A JPS6043915 A JP S6043915A
Authority
JP
Japan
Prior art keywords
transistor
voltage
transistors
circuit
trs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15276483A
Other languages
Japanese (ja)
Inventor
Tokuya Fukuda
福田 督也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP15276483A priority Critical patent/JPS6043915A/en
Publication of JPS6043915A publication Critical patent/JPS6043915A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/282Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator astable
    • H03K3/2821Emitters connected to one another by using a capacitor
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01Details
    • H03K3/012Modifications of generator to improve response time or to decrease power consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE:To operate the titled circuit by a low power supply voltage by constituting the circuit with a differential pair whose current dividing ratio is controlled by a control voltage. CONSTITUTION:A couple of transistors (TRs) Q25 and Q26 constitute one differential circuit. TRs Q28, Q27 constitute the other differential circuit. The TRs Q25, Q26 are connected to a power supply VCC through switching TRs Q21, Q22 and a load resistor R22. The emitter of the TRs Q25, Q28 is connected to a ground line GND through a resistor R23 and a constant current source W21. A timing capacitor C1 is connected between the TRs Q21 and Q24. A control power supply VCONT controls the current dividing ratio between the TRs Q25, Q26 and between the TRs Q27, Q28 constituting the differential pairs.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はVCO回路に関し、特にできるたけ低い電源電
圧で動作できるようにしたものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a VCO circuit, and particularly to a VCO circuit that can operate with the lowest possible power supply voltage.

〔背景技術とその問題点〕[Background technology and its problems]

従来ビデオ信号処理回路などにおいては、IC回路上に
構成できる700回路(電圧制御型発振回路)としてエ
ミッタカップル型vCO1路か用いられている。ところ
かエミッタカップルmvc。
In conventional video signal processing circuits, an emitter-coupled vCO circuit is used as a 700 circuit (voltage controlled oscillation circuit) that can be configured on an IC circuit. Rather emitter couple mvc.

回路のyA埋構成は発振周波数が温度特性ケ持っている
ためにその補償をする必要があり、そのためトランジス
タその他の素子数か多くなることヲ避は得ないと共に、
電源及びアース間にかなり多くのトランジスタを直列に
接続する構成になるので、電源電圧が低いと動作しない
問題がある。因みに例えばポータプル型ビデオ機器にお
いては電源として電池を用いることになるので電源電圧
はできるだけ低いことが望ましい。
Since the yA configuration of the circuit has temperature characteristics in its oscillation frequency, it is necessary to compensate for this, and as a result, it is inevitable that the number of transistors and other elements will increase.
Since it has a configuration in which a considerable number of transistors are connected in series between the power supply and ground, there is a problem that it does not operate if the power supply voltage is low. Incidentally, since a battery is used as a power source in, for example, a portable video device, it is desirable that the power source voltage be as low as possible.

第1図の基本回路に示すように、エミッタカップルgl
 V C0回路は一対のバイポーラトランジスタQOI
及びQO2Y有し、コレクタがそれぞれ負荷抵抗Iζ1
及びR2乞通じて電mV。0に接続されていると共にエ
ミッタがアースラインGNDに接続された定電bit源
W1及びW2に接続され、またエミッタがそれぞれタイ
ミングコンデンサC1の両Mii: VCa mされて
いる。負荷抵抗R1及びR2には並夕Iノに&幅ン一定
JCjるためのダイオードD1及びD2か接続されてい
る。
As shown in the basic circuit of Figure 1, the emitter couple gl
The V C0 circuit consists of a pair of bipolar transistors QOI
and QO2Y, whose collectors each have a load resistance Iζ1
and mV across R2. 0 and are connected to constant voltage bit sources W1 and W2 whose emitters are connected to the ground line GND, and whose emitters are connected to both Mii:VCam of a timing capacitor C1, respectively. Diodes D1 and D2 are connected to the load resistors R1 and R2 to maintain a constant current and width JCj.

&S 1図の構1yにおいてトランジスタQOI及びQ
10はタイミングコンデンサCIの充放電動作に応じて
オンオフ動作な繰返丁。すなわち第2図の時点t。にお
いてトランジスタQOIがオン、トランジスタQO2か
オフ状態にあるとき、トランジスタQ02のコレクタ電
圧V。2は ν02 = voo ・・・・・・・・・・・・ (1
)になり(第2図0)、従ってトランジスタQOIのエ
ミッタ・電圧ヌ、ハそのベース・エミッタ電圧VBつl
(け低下した電圧 V]]、1=”Co−VBF、−−−(21になる(第
、2図(4))。このときトランジスタQOIのコレク
タ電圧■。1はダイオードDIを通じてその降下電圧■
1 だけ低下した′酸圧 vci=voc一覧 ・・・・・・・・・・・・ (3
)になり(第2図C))、これがトランジスタQO2の
ベースに与えられる。この時トランジスタQO2はオフ
であるのでそのエミッタ電圧等。はコンデンサC1の充
電電圧によって決まり、この充電電圧が定電流源W2に
流れる電流九によって放電されることにより低下して行
く。
&S In the structure 1y of Figure 1, the transistor QOI and Q
10 is a repeating circuit that operates on and off according to the charging and discharging operations of the timing capacitor CI. That is, time t in FIG. When transistor QOI is on and transistor QO2 is off, the collector voltage of transistor Q02 is V. 2 is ν02 = voo (1
) (Fig. 2 0), therefore, the emitter voltage of the transistor QOI and the base-emitter voltage VB of the transistor QOI become
(voltage V]), 1 = "Co-VBF, --- (21 (Fig. 2 (4)). At this time, the collector voltage of the transistor QOI.1 is the voltage drop through the diode DI. ■
List of acid pressure vci = voc that decreased by 1 ・・・・・・・・・・・・ (3
) (FIG. 2C)), which is applied to the base of transistor QO2. At this time, transistor QO2 is off, so its emitter voltage, etc. is determined by the charging voltage of the capacitor C1, and decreases as this charging voltage is discharged by the current 9 flowing through the constant current source W2.

この状態はオフのトランジスタQO2のエミッタ電圧−
2がそのベース電圧に対してベース・エミッタ電圧VB
Eだけ低下するまで維持される。やがて第2図の時点t
1 においてエミッタ電圧ぬ2がベースに与えられる電
圧′v01(この時V。。−’VDKなっている)に対
してv8I!、たけ低下した電圧VIl、2=vo。−
−1VD・・・・・・・・・・(41になると、トラン
ジスタQO2がオン動作し、これによりトランジスタQ
O2のコレクタ電圧V。2がダイオードD2の11!1
方向降下電圧VD だけ低下して■o2−voo −V
ゎ ・・・・・・・・・・・・ (5)になって、これ
がトランジスタQOIのベースに与えられる。この時ト
ランジスタQOIにはバイアスが4.−えられない状態
になるのでオフとなり、そのコレクタ′亀圧V。1か vol−VoO・・・・・・・・・・・・ (6)にt
rると共にエミッタ電圧V□11が電圧等2に対してコ
ンデンサC1に充′1にされていた電圧VDだけ上昇し
た電圧 v8.−voo−VB1+v9・・・・・・・・・・・
・(7)irc tcろ。
This state is the emitter voltage of off transistor QO2 -
2 is the base-emitter voltage VB with respect to its base voltage.
It is maintained until it decreases by E. Eventually, at time t in Figure 2
1, the emitter voltage N2 is applied to the base voltage 'v01 (at this time it is V..-'VDK), and v8I! , the voltage VII, 2=vo. −
-1VD・・・・・・・・・(When it reaches 41, transistor QO2 turns on, and as a result, transistor QO2 turns on.
O2 collector voltage V. 2 is 11!1 of diode D2
The directional drop voltage VD decreases to ■o2-voo -V
ゎ ・・・・・・・・・・・・ (5) This is given to the base of the transistor QOI. At this time, the transistor QOI has a bias of 4. - Since the state is such that the collector's torque is turned off, the collector's tortoise pressure V. 1 or vol-VoO・・・・・・・・・(6)t
As the voltage increases, the emitter voltage V□11 increases by the voltage VD charged in the capacitor C1 with respect to the voltage V8. -voo-VB1+v9・・・・・・・・・・・・
・(7) IRC TC.

こσ)トランジスタ(、JOlのエミッタ電圧Vll、
1はその佐コンテンサC1の光′…、電圧が定電流源W
1の巾−1,Tt ”によって放電されるとこれに応じ
て低下し7て行く。やかて第2図の時点t2 において
トランジスタQ01のエミッタ電圧等、 カヘース電圧
(Vo2−voo−VI))に対してベース・エミッタ
電圧VBEたけ低い′電圧 V、、=V、c−VB、 −V、 ・=−−−= (8
)になると時点t1 におけるトランジスタQO2の動
作と同様にしてトランジスタQo1がオンになる。
σ) transistor (, JOl emitter voltage Vll,
1 is the light of the capacitor C1..., the voltage is constant current source W
When it is discharged by the width of 1 - 1,Tt'', it decreases accordingly and goes to 7. Eventually, at time t2 in FIG. The base-emitter voltage VBE is lower than the voltage V, , = V, c-VB, −V, ・=−−−= (8
), transistor Qo1 turns on in the same way as transistor QO2 operates at time t1.

この時トランジスタQO2のコレクタ及びベースには同
じ電圧 vc2−vcc−屹 ・・・・・・・・・・・・ (9
)VC!=vco−VD、・・・・・・・・・・・ (
10)か与えられるのでトランジスタQO2かオフ動作
し、やがてそのエミッタ電圧vF、□が電圧VB、1V
基単にしてコンデンサC1の充電電圧VD だけ尚くな
りく(時点t。について上述したと同様の状態)。
At this time, the collector and base of the transistor QO2 have the same voltage vc2-vcc-屹 (9
) VC! =vco-VD,・・・・・・・・・・・・ (
10) is given, so transistor QO2 turns off, and soon its emitter voltage vF, □ becomes voltage VB, 1V.
Basically, the charging voltage VD of the capacitor C1 is further reduced (same situation as described above for time t).

かくして時点t3 において再度トランジスタQOIが
オフ、トランジスタQO2がオン動作するようになり、
以下同様にして上述の動作を繰返す。
Thus, at time t3, transistor QOI turns off and transistor QO2 turns on again.
Thereafter, the above-described operation is repeated in the same manner.

かくして例えばトランジスタQ、02のコレクタの電圧
変化を出力端子U。IJT に導出すれは、これを発振
出力信号■。とじて得ることかできる。
Thus, for example, the voltage change at the collector of the transistor Q, 02 is output to the output terminal U. This is the oscillation output signal that is derived from the IJT. You can get it by closing it.

ここで発揚出力信号V。の周期T1 はタイミングコン
デンサC1の放電時間に基ついて決まり、コンデンサC
1の光篭篭萄、の関係式 Q−2VDC1・・・・・・・・・・・・ (11)に
2!l(ついて の[yl係となり、発振1司鼓倣f。はσ)関係になる
Here, the liftoff output signal V. The period T1 is determined based on the discharge time of the timing capacitor C1, and the period T1 of the capacitor C
The relational expression Q-2VDC1 for the light basket of 1 is 2 in (11)! The relationship becomes [yl], and the oscillation controller imitation f. becomes the σ) relationship.

(12)式及び(」3)式を見れば分かるように、第1
図の構成の760回路の発振周波数f。及び周期T1ハ
ダイオードDI及びD2の順方向降下電圧VD ’j(
含む式によって決まる。ところがダイオード1)1及び
D2の順方向降下電圧VDは温度特性ケ持っているので
この温#特性が直接発振周波数f 及び周ルIT、に温
度特性として表れることになる。
As can be seen from equations (12) and (''3), the first
The oscillation frequency f of the 760 circuit with the configuration shown in the figure. and period T1, forward drop voltage VD'j of diodes DI and D2 (
Determined by the containing expression. However, since the forward drop voltage VD of the diodes 1)1 and D2 has a temperature characteristic, this temperature characteristic directly appears as a temperature characteristic in the oscillation frequency f and the circuit IT.

この問題’(!1’解決するため従来第3図に示すよう
に、他:抗R13及びWl4の面外回路を篭臨V。。及
びアースラインGND間に接続し、その接続中点から基
準電圧■、ン得ると共に、この基準電圧v1をコンデン
サC1の充放電電圧として用いるようにした回路が提案
されている。
To solve this problem, as shown in Figure 3, the out-of-plane circuits of resistors R13 and Wl4 are connected between the terminal V. and the ground line GND, and the reference point is A circuit has been proposed in which the voltages 1 and 2 are obtained and this reference voltage v1 is used as the charging/discharging voltage of the capacitor C1.

第3図において互いに差動動作するトランジスタQ6及
びQ7が設けられ、そのエミッタかそれぞれトランジス
タQ8及びQ9’a’通じて共通に接続されて定電@、
hW11に接続されている。又トランジスタQ6及びQ
7のコレクタはそれぞれトランジスタQ2及びQ3Y通
じて*=+V、。0に接続されている。これらのトラン
ジスタQ2及びQ3のベースには基準電圧V1が与えら
れている。
In FIG. 3, transistors Q6 and Q7 which operate differentially with respect to each other are provided, and their emitters are commonly connected through transistors Q8 and Q9'a', respectively, so that a constant voltage @,
Connected to hW11. Also transistors Q6 and Q
7 through transistors Q2 and Q3Y, respectively. Connected to 0. A reference voltage V1 is applied to the bases of these transistors Q2 and Q3.

一方のトランジスタQ6のベースは、ベースをトランジ
スタQ7のコレクタに接続してなるトランジスタQ5を
通じて電源V。oVC接続され、かつトランジスタQ7
のベースは、ベースをトランジスタQ6のコレクタに接
続してなるトランジスタQ4Y通じて電源ぬ。に接続さ
れている。これらのトランジスタQ4及びQ5のベース
はダイオードDll)r通じさらにそれぞれ抵抗R11
及びR12)i通じて電源V。0に接続され、かくして
トランジスタQ4及びQ5が常時オン状態に制@+され
ている。
The base of one transistor Q6 is connected to the power supply V through a transistor Q5 whose base is connected to the collector of a transistor Q7. oVC connected and transistor Q7
The base of is connected to the power supply through a transistor Q4Y whose base is connected to the collector of transistor Q6. It is connected to the. The bases of these transistors Q4 and Q5 are connected through a diode Dll)r and a resistor R11, respectively.
and R12) i through the power supply V. 0, thus transistors Q4 and Q5 are kept on at all times.

なおWl2及びWl:3はトランジスタQ5及びQ4に
対する駆頓諒としての定電流源である。
Note that Wl2 and Wl:3 are constant current sources that serve as a voltage source for the transistors Q5 and Q4.

こT+に加えてトランジスタQ6及びQ7のエミッタ間
にはタイミングコンデンサC1が接続され、このコンデ
ンサC1の両端電圧従ってトランジスタ06及びQ7の
エミッタ電圧の変化に応じてコンデンサCIがトランジ
スタQ8及びQ’1通じて故知、又は充電動作し、これ
によりトランジスタQ6及びQ7のエミッタ電圧を変化
させることによりこれらのトランジスタQ6及びQ7)
kオンオフl+υ作させるようになされている。このト
ランジスタQ6及びQ7のオンオフ動作の同期はトラン
ジスタQ9のベースに接続されている基準電圧v3に対
するトランジスタQ8のベースに与えられている入力制
御電圧■2の変化に応じて制御される。
In addition to this T+, a timing capacitor C1 is connected between the emitters of transistors Q6 and Q7, and a capacitor CI is connected across transistors Q8 and Q'1 in response to changes in the voltage across this capacitor C1 and therefore in the emitter voltages of transistors 06 and Q7. transistors Q6 and Q7).
It is designed to operate k on/off l + υ. The synchronization of the on/off operations of the transistors Q6 and Q7 is controlled according to the change in the input control voltage (2) applied to the base of the transistor Q8 with respect to the reference voltage v3 connected to the base of the transistor Q9.

第3図の構成において@4図の時点t11においてトラ
ンジスタQ6がオフかつトランジスタQ7がオン状態V
こなったとする。どの時トランジスタQ3はオン状態に
ありかつトランジスタQ2はオフ状態にある。従ってト
ランジスタQ6のベースの電位V。6(第4図(At)
は基準電圧V1、トランジスタQ3、トランジスタQ5
の糸を通じてVB6 =vcO−2vBm ”1 −−
・−(14)になるのに対して、トランジスタリフのベ
ース電圧VB7(第4図(B))を1電nk VOO%
ダイオードDll、抵抗R11、)ランジスタQ4の系
ケ通じてVB□=vo。−バー ・・・・・・・・・・
・・ (15)になる。なお(14)式の2v工の値は
トランジスタQ3及びQ5のベース・エミッタ電圧VB
eltの和であり、又(15) 式(1) 2 ′vf
l、 )XダイオードD 110)両端電圧及びトラン
ジスタQ4のベース・エミッタ電圧vI3□の和である
。そこでオン状態にあるトランジスタQ7のエミッタ電
圧VF、7(第4図0)はそのベース電圧VB7に対し
てベース拳エミッタ箪圧VI]8だけ低下した電圧 v、、=Vo。−3V、、 −・−・−= (16)に
なる。これに対してオフ状態にあるトランジスタQ6の
エミッタ電圧等。(第4図(C))はコンデンサCIの
充電電圧によってきまり、時点t11にお(1て&工 v =V −3V +V ・・・・・・・・・・・・ 
(17)15 COBE 1 になり以下時間の経過にしたがってコンデンサC1が放
電@b1に丘で放電されていくので、tlぼ直線的に低
下していくことになる。
In the configuration shown in FIG. 3, at time t11 in FIG. 4, transistor Q6 is off and transistor Q7 is on.
Let's say it's done. When transistor Q3 is on and transistor Q2 is off. Therefore, the potential V at the base of transistor Q6. 6 (Figure 4 (At)
are reference voltage V1, transistor Q3, transistor Q5
Through the thread of VB6 = vcO-2vBm ”1 --
・-(14), whereas the base voltage VB7 of the transistor riff (Fig. 4 (B)) is 1 current nk VOO%
Through the system of diode Dll, resistor R11, and transistor Q4, VB□=vo. -Bar ・・・・・・・・・・・・
... becomes (15). Note that the value of 2V in equation (14) is the base-emitter voltage VB of transistors Q3 and Q5.
elt, and (15) Equation (1) 2 ′vf
l, ) Therefore, the emitter voltage VF,7 (FIG. 40) of the transistor Q7 in the on state is a voltage v,,=Vo, which is lower than the base voltage VB7 by the base emitter voltage VI]8. −3V,, −・−・−= (16). On the other hand, the emitter voltage of the transistor Q6 which is in the off state, etc. (Fig. 4 (C)) is determined by the charging voltage of the capacitor CI, and at time t11 (1 & m v = V -3 V + V ......
(17) 15 COBE 1 From then on, as time passes, the capacitor C1 is discharged at the peak of discharge @b1, so that tl decreases linearly.

この状態は相間Tll の間続き、やがて時点t12に
おいてトランジスタQ6のエミッタ電圧V、6カヘース
電圧VB6(−v。o−2VI38−vl)よりベース
−エミッタ市1圧VBWたけ低い電圧(=Vo。−3−
りv、)k(−jc 6と、このトランジスタQ6がオ
フ状態からオン動作する。この時トランジスタQ6のエ
ミッタ電圧昇。はベース電圧VB6よりベース・エミッ
タ電圧VBB、たけ低い電圧に強制的に上昇させられ4
)ので、この分トランジスタQ7のエミッタ電圧Vl、
7かコンデンサCRYゴーして上昇させられることVC
f、rす、トランジスタQ7はオフ動作する。このよう
にトランジスタQ6がオン動作したことによりトランジ
スタ92&SオンとなりかつトランジスタQ7かオフ動
作したことによりトランジスタQ3はオフVCなる。従
ってトランジスタQ6のベース酸i17’、 V81=
は電詠V。o1ダイオードDli、抵抗R12、トラン
ジスタQ5の系を通じてv136 = ”aa 2 V
BF、−−萌(18)になるのに対して、トランジスタ
Q7のベース電位v3□は基皇電圧■1、トランジスタ
Q2、トランジスタQ4の糸Z辿じて VB7”voo−ハ’BE ”1 ・−・−・=・= 
(19)になる。
This state continues for the interphase Tll, and eventually at time t12, the emitter voltage V of the transistor Q6 is a voltage lower than the capacitance voltage VB6 (-v.o-2VI38-vl) by one base-emitter voltage VBW (=Vo.- 3-
riv, )k(-jc 6, this transistor Q6 turns on from the off state. At this time, the emitter voltage of the transistor Q6 rises. The emitter voltage of the transistor Q6 is forced to rise to a voltage lower than the base voltage VB6 by the base-emitter voltage VBB. made to do 4
), so the emitter voltage Vl of transistor Q7 is increased by this amount,
7 or capacitor CRY to be raised VC
f, rs, and transistor Q7 are turned off. As the transistor Q6 turns on in this manner, the transistors 92&S turn on, and as the transistor Q7 turns off, the transistor Q3 turns off VC. Therefore, the base acid i17' of transistor Q6, V81=
is Denei V. v136 = ”aa 2 V through the system of o1 diode Dli, resistor R12, and transistor Q5
BF, --Moe (18), while the base potential v3□ of transistor Q7 is the base voltage ■1, following the thread Z of transistors Q2 and Q4, VB7"voo-ha'BE"1 ・−・−・=・=
It becomes (19).

そこで時点t1゜におけるトランジスタQ6のエミッタ
′醒圧Vlc6はベース′亀圧■B6’=”C6−ハ輸
)からベース・エミッタ電圧V′BICだけ低下した電
圧’16 = ”00 ” ”Bl!i ・・・・・・
・・・・・・ (傾)になり、かくして電位η6は時点
t□2において油、激に電圧v1 だけ上昇したことに
なる。そこでトランジスタQ7のエミッタ電圧はコンデ
ンサC】乞通じてこの上昇分■1 だけ上昇することに
なり゛へ7=Vo。−3VB、十V、 −・−−−−−
・= (21)になる。
Therefore, the emitter voltage Vlc6 of the transistor Q6 at time t1° is a voltage lowered by the base-emitter voltage V'BIC from the base voltage (B6' = "C6 - C)" = "00""Bl!" i...
. . . (slope), and thus the potential η6 has suddenly increased by the voltage v1 at time t□2. Therefore, the emitter voltage of transistor Q7 increases by this increase (1) through capacitor C, so that 7=Vo. -3VB, 10V, --・------
・= (21).

(18)式ないしく21)式ン(14)式ないしく17
)式と比較してみれは明らかなように、時点t1□にお
ける動作条件は時点t11における動作条件と比較して
トランジスタQ6及びC7の条件を入れ代えたと同様の
状態になっていることが分かる。したかってム」、3図
の回路は時点t□2において丁度時点t11の状態から
反転したことになる。
(18) or 21) (14) or 17
), it is clear that the operating conditions at time t1□ are the same as those at time t11 when the conditions of transistors Q6 and C7 are switched. Therefore, the circuit shown in FIG. 3 is exactly inverted from the state at time t11 at time t□2.

この状態においてコンデンサC1&ニドランジスJQ9
’i通じて”d3: bii−” ’f放。、、っっけ
う。従ってトランジスタQ7のエミッタ電圧ぬ7はほぼ
厘、扉内に低下していく。この状態(1第2番目のT1
、区間の間続き、やがて時点t13においてトランジス
タQ7のエミッタの電位ヌ、がベース電位−6よりベー
ス・エミッタ電圧Vゆだけ低下するとトランジスタQ7
がオン動作する。かくすると時点t1□について上述し
たと1つたく同様にしてトランジスタQ6がオフ状態に
反転し、かくして第3図の回路は全体として時点t11
 について上述したと同様の状態に反転される。
In this state, capacitor C1 & Nidoranjis JQ9
'd3: bii-''f release. ,,Okay. Therefore, the emitter voltage of transistor Q7 drops almost to the inside of the gate. This state (1 second T1
, continues for the period t13, and eventually at time t13, when the emitter potential N of the transistor Q7 decreases from the base potential -6 by the base-emitter voltage V, the transistor Q7
turns on and works. Thus, transistor Q6 is inverted to the OFF state in the same way as described above for time t1□, and thus the circuit of FIG.
is reversed to a state similar to that described above.

以下同様にして時間T11が経過するごとにトランジス
タQ6及びC7は反転動作を繰返し、かくして例えばト
ランジスタQ7のベース電位′vB7がトランジスタQ
7がオンの時■。o−2VB、の高い電位(論理rHJ
レベルに相当する)となると共にトランジスタQ7がオ
フ動作した時V。0 2−口v1 の低い電位(論理r
LJレベルに相当する)になることZ利用してこれを発
振出力佃号又、1として送出し得る。
Similarly, each time T11 elapses, transistors Q6 and C7 repeat the inversion operation, so that, for example, the base potential 'vB7 of transistor Q7 changes to
When 7 is on ■. o-2VB, high potential (logical rHJ
V when the transistor Q7 turns off. 0 2-V1 low potential (logical r
This can be sent out as the oscillation output code 1 by utilizing the fact that Z becomes the oscillation output (corresponding to the LJ level).

ところでこの場合コンデンサCIの放電時間T1□は にたり、胸波数出力S5の周波数f。はと表わし得る。By the way, in this case, the discharge time T1□ of the capacitor CI is , the frequency f of the chest wave number output S5. It can be expressed as .

(22)式及び(23)式を見れば分るように、発振出
力信号V。□の周波数及び同期を表わす式には温度特性
ン有する要素を含んでいない。因みに基M電圧■、は抵
抗R13及びR14によって分割して得られるので、温
度特性をもっていない。従って第3図の構成によれば、
第1図の基本構成における温度特性を補償した700回
路を得ることができる。
As can be seen from equations (22) and (23), the oscillation output signal V. The formula representing the frequency and synchronization in □ does not include any elements having temperature characteristics. Incidentally, since the base voltage M is obtained by dividing it by the resistors R13 and R14, it has no temperature characteristics. Therefore, according to the configuration shown in Figure 3,
A 700 circuit which compensates for the temperature characteristics in the basic configuration shown in FIG. 1 can be obtained.

しかし第3図の構成によると、電源電圧V。。及びアー
ス間に直列に介挿されるトランジスタの数がかなり多い
ために、’屯1%tVaoとしてこれらのトランジスタ
を完全にすI)1作させるためには電源電圧VooO)
仙をかなり高い飴に選定しなければならなし・0囚ツメ
に第3図のトランジスタQ7がオン動作している状態に
おいては電源V。0からアースに至4州りi路の1つと
してダイオードDll−抵抗R11−トランジスタQ4
−Q7−Q9一定電流源Wll(夾除上トランジスタで
構成されている)の系が形成され、かくして笑際上この
系を動作させるためVCは9(V)&8度の電源電圧V
。0が必要になる。
However, according to the configuration shown in FIG. 3, the power supply voltage V. . Since there are quite a large number of transistors inserted in series between the ground and the ground, the power supply voltage VooO) is required to completely connect these transistors to 1% tVao.
The voltage must be selected to be quite high. When the transistor Q7 in Figure 3 is turned on, the power supply V is applied. Diode Dll - Resistor R11 - Transistor Q4 as one of the 4-way paths from 0 to ground
-Q7-Q9 A system of constant current source Wll (consisting of an exclusion transistor) is formed, and in order to operate this system, VC is 9 (V) & 8 degrees power supply voltage V
. 0 is required.

これに加えて第3図の構成によれば温度特性を+lI+
 fM ′4−るために素子数をかなり大幅に増大させ
なければならず、この弁全体としての構成が大型になる
ことを辷はイむない。
In addition to this, according to the configuration shown in FIG.
fM'4-, the number of elements must be increased considerably, and the overall structure of this valve must become large.

〔発明の目がn 不発り」は以上の点を考慮してなされたもので、電詠v
。0及びアース間に介挿されるトランジスタQ)Hビで
きる限り少なく1−ることにより′電源電圧Vooとし
て必要とされる電圧をできるだけ低減し得るようにする
と共に、回路を構成する素子数をできるだけ少なくてる
ことにより全体としての構成を簡易化し得るようにしよ
うとするものである。
[The Eye of Invention: Misfires] was created taking the above points into consideration, and is
. By reducing the number of transistors inserted between Q) and ground, the voltage required as the power supply voltage Voo can be reduced as much as possible, and the number of elements constituting the circuit can be reduced as much as possible. The aim is to simplify the overall configuration by

〔発明の概要〕[Summary of the invention]

かかる目的を達成するため本発明においては、エミッタ
間にタイミングコンデンサを接続してその充放電動作に
応じて互いに反転動作する第】及び第2のトランジスタ
と、それぞれこれらのトランジスタに応動してオンオフ
動作する第3及び第4のトランジスタと、この第3及び
第4のトランジスタに直列に接続された第5及び第6の
トランジスタと、第3及び第4のトランジスタに直列に
接続されかつ上記第5&び第6のトランジスタに対して
差動対を構成する第7のトランジスタとZ治し、第5及
び第6のトランジスタと第7のトランジスタとの差動動
作を利用してその分流率?変更制御することによって発
振出カ伯号の尚波数及び周期を変更し得るようにする。
In order to achieve this object, the present invention includes a timing capacitor connected between the emitters, a first transistor and a second transistor that operate inverted with respect to each other in accordance with the charging and discharging operations of the timing capacitor, and a timing capacitor that operates on and off in response to these transistors. fifth and sixth transistors connected in series to the third and fourth transistors; and fifth and sixth transistors connected in series to the third and fourth transistors; The sixth transistor is connected to the seventh transistor forming a differential pair, and the differential operation between the fifth and sixth transistors and the seventh transistor is used to calculate the current shunt ratio? By controlling the change, the wave number and period of the oscillation output signal can be changed.

〔実施例〕〔Example〕

以下第5図と共に本発明の一笑織例を詳述しよう。第5
図においてQ25及びQ26は一方の差動回路ケ横1.
Mてる一対のトランジスタ、Qあ及びQかを工他方の差
動回lft5を’rtlt成Tる一対のトランジスタで
、一方のル動対ビ構欧するトランジスタQ25及びQ2
(]はそれぞれスイッチ用トランジスタQ21及びQ2
2Y辿じて共通に負倚4.W抗R21を通じて電源Vo
oに接続されている。また他方の差動対乞構成するトラ
ンジスタQ27及びQ28は同様にスイッチ月1トラン
ジスタQ2:3及びQ24乞それぞれ通じてさらに共通
に県りJ抵抗R22を通じて電源V。0に接続されてい
る。トランジスタQか及びQ28のエミッタは共通にエ
ミツタ抵抗R23ン通じて定電流跡WzIY介して接地
ラインGNDK接続され、またトランジスタQ26及び
Q27のエミッタは共通にエミッタ(!X:抗R24仝
′通じさらに定電Mt源W21Y通じて接地ラインG 
N l)に接続されている。なお定電流諒W21は定電
流源W22及びダイオードD2]でなる駆動回路りこよ
って駆動される。スイッチ用トランジスタQ21及びQ
22のベースはトランジスタQ23及びQ2Aのコレク
タに接続され、またこのトランジスタQ23及びQ24
のベースがトランジスタQ21及びQ22のコレクタに
接続されている。
Hereinafter, an example of the fabric of the present invention will be described in detail with reference to FIG. Fifth
In the figure, Q25 and Q26 are connected to one side of the differential circuit.
A pair of transistors, Q25 and Q2, are used to configure the differential circuit lft5 on the other side, and transistors Q25 and Q2 configure the differential circuit lft5 on the other side.
() are switch transistors Q21 and Q2, respectively.
4. Negatives common to 2Y. Power supply Vo through W resistor R21
connected to o. Similarly, the transistors Q27 and Q28 constituting the other differential pair are connected to the power supply V through the switch transistors Q2:3 and Q24, respectively, and the common resistor R22. Connected to 0. The emitters of the transistors Q and Q28 are commonly connected to the ground line GNDK through the emitter resistor R23 and the constant current trace WzIY, and the emitters of the transistors Q26 and Q27 are commonly connected to the ground line GNDK through the emitter resistor R23 (! Ground line G through power source W21Y
N l). Note that the constant current source W21 is driven by a drive circuit consisting of a constant current source W22 and a diode D2. Switch transistors Q21 and Q
The base of 22 is connected to the collectors of transistors Q23 and Q2A, and the base of transistors Q23 and Q24
The base of is connected to the collectors of transistors Q21 and Q22.

またトランジスタQ2J及びQ2/Iのエミッタ間には
タイミングコンデンサC1が接続さゎている。
Further, a timing capacitor C1 is connected between the emitters of transistors Q2J and Q2/I.

さらにトランジスタQ5及びQ加のベースには抵抗R2
6を通じてバイアス電蝕v1oが接続され小と共に、ト
ランジスタQ26及びQ27σ)ベースに抵わr、R2
5を通じてバイアス電(tsi vloか接b;されて
いる。セしてトランジスタ05及びQ腐のベース及びト
ランジスタQ26及びQ2’70ベース間に制ill 
’fpiω■ooNTが接続され、この制御電詠V。O
NTによって差動対ビ構威するトランジスタQ25及び
026θ)間の分流比、トランジスタQ27及びQ28
間の分力、。
Furthermore, a resistor R2 is connected to the base of the transistor Q5 and Q addition.
The bias voltage V1o is connected through 6 and resists the bases of transistors Q26 and Q27σ, along with r and R2.
A bias voltage (tsi vlo or b;
'fpiω■ooNT is connected and this control cable V. O
The shunt ratio between transistors Q25 and 026θ) configured as a differential pair by NT, transistors Q27 and Q28
The component force between.

比を制御するようになされている。The ratio is controlled.

第5図の構成において、トランジスタQ2]、Q22及
びQ23 、 Q24はタイミングコンデンサc1の充
放電に応じてオンオフ動作″f/)。丁なわち第6図の
時点り。1においてトランジスタQ21 、 Q22カ
オン、QO,Q24がオフ状態eこめると1−ると、1
・ランジスタQ2]のエミッタ電圧■ヮ、(第6図(A
))は亜諒v。。−抵抗R22−トランジスタQ21の
ベース・エミッタな通じて vよ□−−■。O’BIG ・・・・・・・・・・・・
 (24)VC’/:c >、、。これVC対してトラ
ンジスタQ24のエミッタ市圧V、4kj、 )ランジ
スタQ24がオフ動作しているのでコンデンサC]かト
ランジスタQ28Y通じて定’tM tA(’Gk W
 210) ’tt 1Ar−!LK J: ッテ放1
ft サFb 7:r Kそ′Lつて徐々に低下し7て
行く状態にある。
In the configuration shown in FIG. 5, the transistors Q2], Q22, Q23, and Q24 are turned on and off according to the charging and discharging of the timing capacitor c1 (f/). That is, as of the time shown in FIG. , QO, Q24 is in the off state e, 1 - then 1
・Emitter voltage of transistor Q2] (Fig. 6 (A
)) is Ayano v. . - Resistor R22 - Base-emitter of transistor Q21 is connected to v□--■. O'BIG ・・・・・・・・・・・・
(24) VC'/:c>, . With respect to this VC, the emitter voltage V, 4kj,
210) 'tt 1Ar-! LK J: tte 1
ft S Fb 7:r K So'L gradually decreases to 7.

こ才1に対してトランジスタQ2]のコレクタ電圧V1
,2□は抵わ+、R21すrれる電流瓦によって生ずる
向−下′ボ、圧ΔV ΔV−−!−!−■<21−■1・l(・・・・・・・
・・・・・ (δ)だけ′出:′O?1に圧V。0から
下かった電圧VC21= VQC!−Δv・・・・・・
・・・・・・(26)K tcる。これに対してトラン
ジスタQ24のコレクタ’Lb’汁V。24はトランジ
スタQ24がオフであるのでvc24 = vo(、・
・・・・・・・・・・・・・・ (27)Vc /’r
心。
Collector voltage V1 of transistor Q2 for this purpose
, 2□ is resisting +, the voltage ΔV ΔV--! -! -■<21-■1・l(・・・・・・・・・
... Only (δ) comes out: 'O? Pressure V to 1. Voltage VC21 below 0 = VQC! −Δv・・・・・・
・・・・・・(26)Ktcru. On the other hand, the collector 'Lb' of transistor Q24 is V. 24, transistor Q24 is off, so vc24 = vo(,・
・・・・・・・・・・・・・・・ (27) Vc /'r
heart.

ここで定軍面、 ’64i W 21の沖、流■、はト
ランジスタQ21及びQ22がオン動作している時エミ
ッタ抵抗RB、)ランジスタQ25、トランジスタQ 
2I i通じて−>11”k分流すると共に、エミッタ
抵抗■ζ列、トランジスタQ26、トランジスタQ22
Y通じてU≦リム のttfMを分流jる。これらの1
kL流は共通に負荷抵抗R21に流れるのでこの負荷抵
抗R21に流れる電流は になり、抵抗R2]の抵抗価を2Hに選定することによ
り上述の(25)式に基つく降下電圧ΔVが得られるこ
とになる。かくしてトランジスタQ25.Q26はトラ
ンジスタQ21.Q22がオン動作したとき互いに差動
動作をし、その電流分流比Xは制御電圧V。ONTに応
じて設定されることになる。
Here, on the fixed side, '64i W 21, the emitter resistance RB,) transistor Q25, transistor Q, when transistors Q21 and Q22 are on,
2I through i->11”k shunt and emitter resistor ■ζ series, transistor Q26, transistor Q22
Through Y, divide ttfM with U≦rim. 1 of these
Since the kL current flows through the load resistor R21 in common, the current flowing through the load resistor R21 is, and by selecting the resistance value of the resistor R2 to be 2H, the voltage drop ΔV based on the above equation (25) can be obtained. It turns out. Thus transistor Q25. Q26 is a transistor Q21. When Q22 is turned on, they operate differentially with each other, and the current shunt ratio X is the control voltage V. It will be set depending on the ONT.

これに対してトランジスタQB、Q24がオン動作した
時定電流源W21の電流■1 は抵抗R23を通の電流
を分流する。これらの電訛はトランジスタQZS及びQ
24を通じて抵抗122 VCおいて合流され、の重加
がfAYれてこの抵抗1(22における降下電圧ΔVを
ゴ抵抗l尤aの抵抗値’Y2Rと選定することにより7
V−五〇、2.−10.R191611,1181,。
On the other hand, the current (1) of the time constant current source W21 when the transistors QB and Q24 are turned on divides the current flowing through the resistor R23. These electric accents are transistors QZS and Q
24, are joined at resistor 122 VC, and the weight of fAY is 7
V-50, 2. -10. R191611, 1181,.

よ、)になる。かくしてトランジスタQ28 、 Q2
7は差動91 作’a’ L−、各トランジスタに流れ
る型面の分流比Xは制樹1篭圧′v0ONTによって設
定されることになる。
It becomes ). Thus transistors Q28, Q2
7 is a differential 91 operation 'a' L-, and the shunt ratio X of the mold surface flowing to each transistor is set by the tree-blocking pressure 'v0ONT.

こび)時トランジスタQ24のエミッタ電圧VB24は
コンデンサCtかトランジスタQ28′?!1″通じて
′電流(Itjl %圧■。0□7に応じた速)yで低
下して行くことにtcる。
When the emitter voltage VB24 of the transistor Q24 is the capacitor Ct or the transistor Q28'? ! tc that the current (Itjl % pressure ■. rate according to 0□7) decreases at y throughout 1''.

やかて第6図の時A t2、においてトランジスタ(Q
24のエミッタ寛圧岑、4がベースに与えられる電圧V
。2、に対してベース・エミッタ電圧VBE以下に低下
するとトランジスタQ24かオン動作し、これによりコ
レクタ電圧■。24が vo24=VOo−Δ■ ・・・・・・・・・・・・ 
(3])に低下し、トランジスタQ21のバイアスが0
になってこのトランジスタQ2Jがオフ動作する。この
時コレクタ電圧V。2、は ■o21−V。。 ・・・・・・・・・・・・ (32
)に立上り、こlt″LをトランジスタQ24.Q舊θ
)ベースに与えてオン動作を維持させる。従ってトラン
ジスタQ24のエミッタ電1−I−ヌ24ハ”l!i2
4 = ”00 ”Bi ・・・・・・−−−(:j:
<)に上昇しこの電圧等24を基準にして箪圧隻2、が
’1f121 = Voo−VBE+Δv −=・・・
・・−(:(4)に上昇される。その後電圧η2、はコ
ンデンサCIがトランジスタQ 25 Y i出じて電
Mf 211で放電されることにより分流比X従って制
御電圧V。(JNTによって決まる速度で低下して行く
Eventually, at A t2 in Fig. 6, the transistor (Q
24 emitter tolerance voltage, 4 voltage applied to the base V
. 2, when the base-emitter voltage drops below VBE, the transistor Q24 turns on, thereby causing the collector voltage ■. 24 is vo24=VOo−Δ■ ・・・・・・・・・・・・
(3]), and the bias of transistor Q21 becomes 0.
Then, this transistor Q2J turns off. At this time, the collector voltage is V. 2. ■o21-V. .・・・・・・・・・・・・ (32
) rises, and this voltage is connected to the transistor Q24.
) to the base to maintain the on operation. Therefore, the emitter voltage of transistor Q24 1-I-N24H"l!i2
4 = "00" Bi ......---(:j:
<), and with this voltage 24 as a reference, the pressure boat 2 is '1f121 = Voo-VBE+Δv -=...
...-(: (4). Voltage η2 is then increased to the shunt ratio The speed decreases.

やがて時点t22において′電圧ぬ、□かベース電圧■
o24よりベース・エミッタ電Hv工だけ低下した時ト
ランジスタQ21がオン動作し、時点t21において上
述したと同様にしてトランジスタQ2]、Q22かオン
及びトランジスタQ24及びQZがオフ状態Vこ反転さ
れて時点t11 について上述した状態に戻る。
Eventually, at time t22, 'voltage n', □ or base voltage ■
When the base-emitter voltage Hv drops from o24, the transistor Q21 turns on, and at time t21, in the same way as described above, transistors Q2 and Q22 are turned on and transistors Q24 and QZ are turned off, and the state is reversed at time t11. Return to the state described above.

以−トロ1様の動作が繰返され例えばトランジスタQ2
・10ベース電圧が発振出力信号V。とじて出方j+r
、j −1’−UOLIT に送出される。
After that, the operation of Toro 1 is repeated, and for example, transistor Q2
・10 base voltage is oscillation output signal V. How to close j+r
, j -1'-UOLIT.

ここで発振出力V。UTの周期Tはコンデンサc1の電
荷に関1″る式 %式%(35) のように表され、また絢波数f。は のように衣される。このように(36)式及び(37)
式を見れば分かるように、第5図の回路は差動回路に対
″!l−る電流の分が1比X従って制御電圧V。ONT
によって周ル1T2□及び崗波otoが制餌1できる発
振出力信号V。を得ることがでさることが分かる。
Here, the oscillation output is V. The period T of UT is expressed by the equation 1'' related to the charge of the capacitor c1 as shown in (35), and the wave number f. )
As can be seen from the equation, in the circuit of Fig. 5, the portion of the current flowing into the differential circuit is 1 ratio X, and therefore the control voltage V.ONT
The oscillation output signal V that can control the frequency of the loop 1T2□ and the wave oto is determined by the oscillation output signal V. You can see that it is a monkey to get .

かくするにつき(36)弐及び(37)式において温度
特性Y持つ項は含まれていないので、第5図の発振出力
信号V。は温度特性のないものになる。そして動作時に
電源電圧V。。及びアースラインGNI)間に直列に入
るトランジスタの数は3つで済み、従って第5図の回路
を動作させるためには霜′Ofi、電圧V。0として3
〔v〕程度の値に遠足すれば動作上問題なく正しい動作
をさせることができる。因みにトランジスタQ21及び
Q22がオン動作した時泊列に入るトランジスタはQ2
]−Q25−W21及びQ22−Q26−W21の3つ
であり、1だトランジスタQ2J及びQ27Kがオン動
作した時に入るトランジスタはトランジスタQ24−Q
28−W21及びQ乙−QZ7−W2]の3つである。
Therefore, since the term having the temperature characteristic Y is not included in equations (36) and (37), the oscillation output signal V in FIG. has no temperature characteristics. And the power supply voltage V during operation. . The number of transistors that can be connected in series between the ground line GNI and the ground line GNI is only three, and therefore, in order to operate the circuit of FIG. 3 as 0
If the value is set to about [v], correct operation can be achieved without any operational problems. By the way, when transistors Q21 and Q22 turn on, the transistor that enters the column is Q2.
]-Q25-W21 and Q22-Q26-W21, and the transistor that enters when transistors Q2J and Q27K are turned on is transistor Q24-Q.
28-W21 and QB-QZ7-W2].

これに加えて第5図の構成は差動対ンもった構成である
のでIC回路上に形成するにつき容易である。
In addition, since the structure of FIG. 5 has a differential pair structure, it is easy to form it on an IC circuit.

さらに第5図の構成によれば、コンデンサC1の両端電
圧の変化を見れば第6図囚及び(13)について上述し
たように■。、−VB、Y中心にして±ΔVの変化Zす
るようKなされている。これに対して第3図の従来の借
ハy−によれば、第4図C)及びO)について上述しT
二ように”co ” Vj3w ’a’中心にして±V
1の変化ケするようr(なされている。すなわち第5]
ス1の17°I付はトランジスタC1の両端電圧の変化
が〜脩ユの狽ンゴんでいるのに対して、第3図の構成υ
)場4i &工3VBIL のり1を含んでいることに
なる。このことは第5図のル″シ合の方が第3図と比較
してV工のはらつきσ)影Vを一段と受けにくい構成に
1、c′っていること?意味しており、これに基づき2
(K<+≧か改善されろことになる。
Furthermore, according to the configuration shown in FIG. 5, if we look at the change in the voltage across the capacitor C1, we will see (1) as described above in FIG. 6 and (13). , -VB, K is set so that Z changes by ±ΔV with Y at the center. On the other hand, according to the conventional rental car shown in Fig. 3, the above-mentioned T
2 like “co” Vj3w ±V centered on 'a'
1 change ke (has been made, i.e. 5th)
With the 17° I attached to the transistor C1, the change in the voltage across the transistor C1 is almost constant, whereas the configuration υ in FIG.
) Field 4i & Work 3VBIL This means that it contains glue 1. This means that the combination shown in Figure 5 is in a configuration that is less susceptible to the fluctuations σ) and shadows V of the V-work compared to that shown in Figure 3. Based on this 2
(K<+≧ means that it should be improved.

なお第5図の構成において、トランジスタQ22及びQ
Z:3のエミッタを互いに接続するようにしても第5図
り)場合と同様の効果を得ることができる。
Note that in the configuration of FIG. 5, transistors Q22 and Q
Even if the emitters of Z:3 are connected to each other, the same effect as in the case of Fig. 5) can be obtained.

この場合トランジスタQ2t、Q22がオン動作したと
ぎトランジスタQ 25VC対してトランジスタQ2(
5〜ひQ 2’7の並夕11回路か差動動作1″るトラ
ンジスタゲイSt IA:すると共に、トランジスタQ
24.Qおがオン動作し、たとぎトランジスタQ28に
対し7て同じくトランジスタQ26及びQZ7の並列回
路が差動動作するトランジスタを構成する。このように
反転動作ビしたとぎ共に同じトランジスタを用いて差跋
動作をさせるようにしたことにより、バランスの良い発
振動作ビするVCO回路ケ得ることができる。
In this case, when transistors Q2t and Q22 are turned on, transistor Q2(
5~HiQ 2'7 parallel circuit 11 circuit or differential operation 1'' transistor gain St IA: and transistor Q
24. QZ is turned on, and a parallel circuit of transistors Q26 and QZ7 constitutes a transistor that operates differentially with respect to transistor Q28. By using the same transistor for both inversion and differential operation in this way, a VCO circuit with well-balanced oscillation operation can be obtained.

この変形例においてトランジスタQ26及びQZ7を1
つのトランジスタに置き換えても同様の効果を得ること
ができる。 − 〔発明の効果〕 以上のように本発明によればそれぞれ制御電圧■ooI
4Tによって分Mt比が制御される差動対ケもった構成
にしたことにより、従来の場合と比較して格段的に低い
電源電圧によって動作し得ると共に、温度特性を持たな
いVCO回路乞少ない素子で容易に構成することができ
る。かくするにつきIC回路上に形成しやすくかつ2次
企の改善も期待できるVCO回路を得ることができる。
In this modification, transistors Q26 and QZ7 are
A similar effect can be obtained by replacing the transistor with one transistor. - [Effect of the invention] As described above, according to the present invention, the control voltage ■ooI
By adopting a differential pair configuration in which the Mt ratio is controlled by 4T, it is possible to operate with a much lower power supply voltage than in the conventional case, and the VCO circuit does not have temperature characteristics, making it a rare element. can be easily configured. In this way, it is possible to obtain a VCO circuit that is easy to form on an IC circuit and that can be expected to improve secondary designs.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はエミッタカップル型VCON路の基不回路乞示
す移転図、第2図はその各部の信号を示−I’ 4A 
勺7JQ形図、第3図は従来提案されていた700回路
を7Jり丁若就図、jJ44図はその各部の(iA号Z
示す11:、号肢形図、第5図は本発明によるVCO回
路回路−尖紬例乞示す接続図、第6図はその各部の信+
−iヶ4に1−信号波形図である。 す21.す22 、 Q23 、 Q24・・・スイッ
チング用トランジスタ、(Q乙、 t、7.26) 、
 (Q28 、 Q27)・・・差I勿ノ(1トランジ
スタ。 出願入代m1人 1)辺 恵 基 午 4 図 1’tt i12 i13 弗 5 図
Figure 1 is a transfer diagram showing the basic circuit of the emitter-coupled VCON path, and Figure 2 shows the signals of each part.
Figure 3 is a diagram of the 700 circuit proposed in the past, and diagram JJ44 is a diagram of the 700 circuit proposed in the past.
Figure 5 is a connection diagram showing an example of the VCO circuit according to the present invention, and Figure 6 is a connection diagram of each part of the VCO circuit according to the present invention.
-I is a signal waveform diagram. 21. S22, Q23, Q24...Switching transistor, (Q2, t, 7.26),
(Q28, Q27)...Difference I (1 transistor. Application fee m1 person)

Claims (1)

【特許請求の範囲】 (al エミッタ間にタイミングコンデンサを接続して
なりその充放電動作に応じて互いに反転動作なてる第1
及び第2のトランジスタと、(b) それぞれ上記第1
及び第2のトランジスタに応動してオンオフ動作する第
3及び第4のトランジスタと、 (cj 上記第1及び第2のトランジスタに直列に接続
された第5及び第6のトランジスタと、(di 上記第
3及び第4のトランジスタに自利に接続され、かつそれ
ぞれ上記第5及び第6のトランジスタに対して差動対な
構成する第7のトランジスタとを有し、 上記第5及び第6のトランジスタと上記第7のトランジ
スタとの間に上記差動対における電流分流率ビ変更制御
する制御電圧を受けることt特徴とする700回路。
[Claims] (al) A first capacitor in which a timing capacitor is connected between the emitters and inverts each other according to the charging and discharging operations of the timing capacitor.
and a second transistor, (b) each of the above first transistors.
and third and fourth transistors that turn on and off in response to the second transistor; (cj fifth and sixth transistors connected in series to the first and second transistors; (di a seventh transistor connected to the third and fourth transistors and forming a differential pair with the fifth and sixth transistors, respectively; A 700 circuit characterized in that a control voltage for controlling a change in current division ratio in the differential pair is received between the seventh transistor and the seventh transistor.
JP15276483A 1983-08-22 1983-08-22 Vco circuit Pending JPS6043915A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15276483A JPS6043915A (en) 1983-08-22 1983-08-22 Vco circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15276483A JPS6043915A (en) 1983-08-22 1983-08-22 Vco circuit

Publications (1)

Publication Number Publication Date
JPS6043915A true JPS6043915A (en) 1985-03-08

Family

ID=15547633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15276483A Pending JPS6043915A (en) 1983-08-22 1983-08-22 Vco circuit

Country Status (1)

Country Link
JP (1) JPS6043915A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5310249A (en) * 1976-07-16 1978-01-30 Matsushita Electric Ind Co Ltd Voltage control multivibrator
JPS58111524A (en) * 1981-12-25 1983-07-02 Toshiba Corp Oscillating circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5310249A (en) * 1976-07-16 1978-01-30 Matsushita Electric Ind Co Ltd Voltage control multivibrator
JPS58111524A (en) * 1981-12-25 1983-07-02 Toshiba Corp Oscillating circuit

Similar Documents

Publication Publication Date Title
US5250914A (en) Oscillation circuit operating with stable oscillation frequency at a specific low power-supply voltage
JP2002244748A (en) Reference current circuit and reference voltage circuit
US9590612B2 (en) Drive circuit of voltage-controlled device
US4233659A (en) Defibrillator charging current regulator
KR20220093328A (en) Multi-level converter with voltage divider for precharging flying capacitors
US3721829A (en) Autobalanced diode bridge sampling gate
CN113258903A (en) Oscillator and working method thereof
JPS59108418A (en) Signal generating circuit
JPS6043915A (en) Vco circuit
US7474162B2 (en) RC-oscillator circuit
JP2005261091A (en) Dead time generation circuit
US10819317B1 (en) Feedback stabilized ring oscillator
JPS6026326B2 (en) horizontal oscillation circuit
US4179728A (en) Capacitor charging circuit
JPH0213821B2 (en)
JP2772957B2 (en) Level switching circuit
JPS5950136B2 (en) timer circuit
JPS6265566A (en) Separation circuit for synchronizing signal
JPS6346845B2 (en)
JPS6390213A (en) Automatic mode switching pll circuit
JPS60203018A (en) Semiconductor current source circuit
JPS5960371A (en) Discharge detector
JPS58114622A (en) Delaying circuit
JP3416225B2 (en) Bias conversion circuit
SU1224969A1 (en) Operational amplifier