JPS6037025A - 電源制御方式 - Google Patents

電源制御方式

Info

Publication number
JPS6037025A
JPS6037025A JP58145036A JP14503683A JPS6037025A JP S6037025 A JPS6037025 A JP S6037025A JP 58145036 A JP58145036 A JP 58145036A JP 14503683 A JP14503683 A JP 14503683A JP S6037025 A JPS6037025 A JP S6037025A
Authority
JP
Japan
Prior art keywords
power supply
power
input
cpu
supply control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58145036A
Other languages
English (en)
Inventor
Katsumi Uchida
克己 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58145036A priority Critical patent/JPS6037025A/ja
Publication of JPS6037025A publication Critical patent/JPS6037025A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Voltage And Current In General (AREA)
  • Power Sources (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は複数台の中央処理装置を含む情報処理システム
の電源制御方式に関するものである。
背景技術 複数台の中央処理装置と、複数台の入出力装置とを含む
情報処理装置システムにおいて、運転形態や処理内容に
応じて、またはシステム内装置の保守時に、中央処理装
置と、この中央処理装置に接続されている入出力装置群
とを、一括した処理系単位別、または入出力装置個別の
電源投入/切断かたひたひ必要になって来る。
この処理系単位別または入出力装置個別の電源切断に際
しては、これらの入出力装置が他の中央処理装置に接続
されているか否かを調べ、他の中央処理装置に接続され
ていない時にのみ、前記入出力装置を切断するようにし
なければならない。
すなわち、電源投入/切断はシステム内装置の接続構成
と関連づけて制御しなければならない。
上述のようなシステム内装置の接続構成と関連した電源
投入/切断制御には、従来からシステム内1c電源制御
装置1台を設けて、上記の実行制御と、各装置の状態管
理とを処理してきている。
高(バ頼度の装置システムでは、当然電源制御装置の二
重化を行い、電源制御装置の障害時の代替装置が要求さ
れる。
しかしながら、電源制御に関する管理情報は、電源制御
装置で管理されているだめ、この電源制御装置の障害時
に、代替装置が前記管理情報を引継がなければならない
。そのためには、この管理情報は2組のアクセスルート
を有する不揮発性メモリに貯える必要がある。さらにま
た信頼度によっては、不揮発性メモリを2組設ける管理
情報蓄積の二重化対策まで必要になってくる。
このため、従来の方式では高信頼度システムを構築する
上で極めて複雑化するという欠点があった。
発明の開示 本発明の目的は、上記の欠点を解決し、電源制御装置の
二重化、多重化が容易に行える電源制御方式を提供する
ことにある。
本発明は上述の目的を達成するため、各入出力装置にあ
る被電源制御装置において、電源制御装置から指示され
たこの入出力装置と中央処理装置との接続構成情報を記
憶する手段と、この記憶情報を電源制御装置へ送出する
手段とを具備する構成を採用するものである。
本発明は上述のように構成したので、被電源制御装置内
に、中央処理装置との接続構成情報を保持することによ
り、管理情報の引継ぎが省け、電源制御装置の二重化、
多重化f:答易にし得るといり効果がある。
発明を実施するだめの最良の形態 次に本発明の実施例について図面を8照して詳細に説明
する。
本発明の実施例を示す第1図において、各入出力装置の
有する被電源制御回路2は、電源制御装置に11に、指
示信号線3と表示信号線4とを介して接続され、指示信
号線3は電源投入/切断および中央処理装置との接続情
報などを電源制御装置1から被電源制御装置2へ送り、
表示信号線4は被電源制御装置2の状態および応答情報
を被電源制御装置2から電源制御装置1へ送る。
被電源制御装置2は、指示信号線3からの信号の受信回
路10と、デコーダ11と、中央処理装置との接続構成
を記憶するレジスタ12と、電源投入/切断回路13と
送信回路14とを含んでいる。
次にこの動作について説明する。電源制御装置1から送
出する指示信号3の一例を第2図に示す。
第2図は中央処理装置が2台の場合について示したもの
で、ピッ)0.1が電源投入/切断と中央処理装置との
接続構成セント指示、ビット2,3が中央処理装置との
接続構成パターンを表わしている。電源投入/切断その
ものは、従来と全く変るところがないので説明を省略す
る。システムの初期構成設定時、または中央処理装置と
入出力装置との接続構成を変更するとき、電源制御装置
1は該当する被電源制御装置2に対して、中央処理装置
との接続構成パターンのセットを指示する。
この接続構成パターン設定をデコーダ11により解読し
て、そのパターンをレジスタ12にセットする。
被電源制御装置2が電源制御装置1に応答する表示信号
4の一例を第3図に示す。第3図において、ビット0は
電源投入/切断指示に対する完了表示、ビット1は電源
異常表示、ビット2,3はレジスタ12の内容すなわち
中央処理装置との接続構成情報を示す。
中央処理装置と入出力装置とr一括した処理系単位側、
または入出力装−゛個別の電源切鵬を行う場合%電源制
御装置1はあらかじめ該当する被電源制御装置2からレ
ジスタ12の内容を読取り、前記中央処理装置以外の中
央処理装置との接続の有無を調べてから、その被電源制
御装置に対して電源切断を指示すればよい。
本発明は以上のように構成されでいるので、電源制御装
置を二重化、多重化する場合、中央処理装置と入出力装
置との接続構成情報は、該当する被電源制御装置に保持
するので、従来のよりに管理情報を不揮発性メモリに貯
えて、この管理情報を引継ぐという複雑さが除去される
効果がある。
なお、本実施例においては、接続される中央処理装置の
数が2台の場合であったが、これが増えた場合は信号の
ビット数を増加させればよい。
【図面の簡単な説明】
第1図は本発明の実施例のブロック回路図、第2図は第
1図に示した指示信号の詳細イ列、第3図は同じく第1
図に示した表示信号の詳細例を示す。 1・・・・・・電源制御装置、2・・・・・・被電源制
御装置、3・・・・・・指示信号、4・・・・・・表示
信号、10・・・・・−受信回路、11・・・・・・デ
コーダ、12・・・・・・接続構成レジスタ、13・・
・・・・電源投入/切断回路、14・・・・・・送信回
路。

Claims (1)

    【特許請求の範囲】
  1. 電源制御装置から、各入出力装置にある被電源制御装置
    に対して、この入出力装置と中央処理装置との接続構成
    情報のセットを指示し、前記被電源制御装置においては
    、この接続構成情報を記憶する手段と、電源制御装置に
    対して、前記記憶情報を送出する手段とを具備すること
    を特徴とする電源制御方式。
JP58145036A 1983-08-10 1983-08-10 電源制御方式 Pending JPS6037025A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58145036A JPS6037025A (ja) 1983-08-10 1983-08-10 電源制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58145036A JPS6037025A (ja) 1983-08-10 1983-08-10 電源制御方式

Publications (1)

Publication Number Publication Date
JPS6037025A true JPS6037025A (ja) 1985-02-26

Family

ID=15375916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58145036A Pending JPS6037025A (ja) 1983-08-10 1983-08-10 電源制御方式

Country Status (1)

Country Link
JP (1) JPS6037025A (ja)

Similar Documents

Publication Publication Date Title
JPH0823802B2 (ja) アレイディスク装置の状態表示方式
JPH10154991A (ja) Plcを用いた制御システム
WO2001016678A1 (fr) Systeme de controleur programmable et procede de reinitialisation dudit systeme
JPS6037025A (ja) 電源制御方式
JPS6037024A (ja) 電源制御方式
JPH03219333A (ja) 待機二重系装置
JPS61193219A (ja) 電源投入方式
JPH0556561A (ja) 電源制御装置
JPH0546328A (ja) 半導体記憶装置のステージング方法
JPS63268426A (ja) 電源制御方式
JP2001216147A (ja) 不揮発メモリ書き換え方法、及びその方法を用いた監視制御システム
JP2000047896A (ja) 装置固有情報の設定装置
JP2001256071A (ja) 冗長化システム
JPH02220159A (ja) アダプタ制御方式
JPH02105959A (ja) アドレスデコーダを有したi/oチップ
JPH0764602A (ja) 二重化制御装置
JP2548040Y2 (ja) プログラマブルコントローラ
JPH10334371A (ja) 火災警報装置
JPH05204689A (ja) 制御装置
JPS60562A (ja) システム切替制御装置
JPH0510698B2 (ja)
JPS63196965A (ja) 端末装置の接続方式
JPH03240117A (ja) 電源システム
JPH08255083A (ja) ソフトウェア・ダウンロード機能を備えるプロセッサ装置
JPH05108592A (ja) マルチcpuシステムにおけるユニツト管理方法