JPS60256230A - Digital information transmitting method - Google Patents

Digital information transmitting method

Info

Publication number
JPS60256230A
JPS60256230A JP11345584A JP11345584A JPS60256230A JP S60256230 A JPS60256230 A JP S60256230A JP 11345584 A JP11345584 A JP 11345584A JP 11345584 A JP11345584 A JP 11345584A JP S60256230 A JPS60256230 A JP S60256230A
Authority
JP
Japan
Prior art keywords
code
symbols
check
symbol
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11345584A
Other languages
Japanese (ja)
Inventor
Masayuki Ishida
雅之 石田
Kazuhito Endo
和仁 遠藤
Toru Inoue
徹 井上
Atsuhiro Yamagishi
山岸 篤弘
Sadanobu Ishida
禎宣 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11345584A priority Critical patent/JPS60256230A/en
Publication of JPS60256230A publication Critical patent/JPS60256230A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To decrease the redundancy when the correcting capability is made identical by constituting >=1 code word in a multiplex code of plural correcting blocks to improve the correcting capability when the same redundancy is used. CONSTITUTION:An information symbol from an input terminal 11 is written in a prescribed address of a memory 12 by using the 2nd memory address generating circuit 18 to decide values of X, Y, Z axes of the memory 12. Then X=Y=Z=1 is fed to the memory 12 via a selector 13 from the 1st memory address generating circuit 14 and D(1, 1, 1) is fetched to a coding/decoding circuit 19. Then a Y address being the output of the circuit 14 is advanced by 1-4, and the X address is advanced sequentially and the result is fed to the circuit 19. A check symbol P is generated from 8 symbols inputted by the circuit 19 based on one equation I. The address of the symbol is designated by the circuit 14 and stored in the position of the memory 12. Then the check symbol is used to improve the correcting capability.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、ディジタル情報の誤り訂正を行なうためのデ
ィジタル情報伝送方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a digital information transmission method for correcting errors in digital information.

〔従来技術〕[Prior art]

一般に、磁気記録再生装置(V”rR)を用いたPCM
録音機やCD(コンパクトディスク)等のディジタルオ
ーディオ搬器には、高品位な再生音をj#るために、誤
り訂正符号が用いられている。
In general, PCM using a magnetic recording/reproducing device (V”rR)
Error correction codes are used in digital audio carriers such as recorders and CDs (compact discs) to reproduce high-quality reproduced sound.

この誤り訂正符号の符号化、復号化は、情報を一旦メモ
リに蓄えた後に行なわれる。
Encoding and decoding of this error correction code are performed after the information is temporarily stored in memory.

第1図は従来の3重符号の構成を示すメモリ図で、図に
おいて、DはX方向にに2シンボルを。
FIG. 1 is a memory diagram showing the configuration of a conventional triple code. In the figure, D represents two symbols in the X direction.

X方向にに、シンボルを、2方向にに3シンボルをそれ
ぞれ配列してなるkl Xk2 Xk3の情報シンボル
領域を示し、))、Q、RはそれぞれX方向にd1シン
ボル、X方向にd2シンボル、2方向にd3シンボル(
・1加されたチェックシンボル領域を示しており、全体
で、(nl、kl、dl +1)と(n2. k2. 
d2 +1)と(n3. k3゜d++1)の3種の符
号で構成された、最小距離(dl +i)x (d2 
+1)X (d3 +1)をもつn4 Xn2 Xn3
シンボルの符号である。イロし、nl =に1+dI、
 n2 =に2 +d2. n3 =に3−1d3で、
(a、b、c)のaは符号長、bは情報シンボル数、C
は最小距離を示している。
Indicates an information symbol area of kl Xk2 d3 symbols in two directions (
・It shows the check symbol area with 1 added, and the total is (nl, kl, dl +1) and (n2. k2.
The minimum distance (dl +i)x (d2
+1)X n4 Xn2 Xn3 with (d3 +1)
It is the sign of the symbol. 1 + dI, nl = 1 + dI,
n2 = 2 + d2. n3 = 3-1d3,
In (a, b, c), a is the code length, b is the number of information symbols, and C
indicates the minimum distance.

単位時間Tの期間に発生したkI Xk2 Xk3シン
ボルの情報シンボルは、一旦メモリに蓄えられた後、符
号化される。以下座標を用いて、x−xl、y=yI+
 2−21”情報シンボルをD(x+、y+、z+)、
Pチェックシンボルをp(x+、y+、z+)、Qチェ
7クシンボルをq (x+、y+、21)、Rチj−7
クシンボルをr (xl、yl、z+)と表現して符号
化の■)Iffを説明する。
The information symbols of kI Xk2 Xk3 symbols generated during the unit time T are once stored in the memory and then encoded. Using the following coordinates, x-xl, y=yI+
2-21” information symbol D(x+, y+, z+),
P check symbol is p (x+, y+, z+), Q check symbol is q (x+, y+, 21), R check j-7
■) Iff of encoding will be explained by expressing the symbol as r (xl, yl, z+).

まずP符号の61個のチェックシンボルは、メモリ内の
情報シンボルから+11式を満たずように生成される。
First, 61 check symbols of the P code are generated from the information symbols in the memory so as to satisfy the formula +11.

但し、αはGF(2’)の原始多項式f (Xiの根と
する。なおりはシンボルのビット数である。
However, α is the root of the primitive polynomial f (Xi) of GF(2'). The value is the number of bits of the symbol.

(1)式によるP符号化はx−1〜k 2 、z −1
〜に3に対して行ない、k2 Xk3訂正ブロックのP
符号を生成して終了する。
P encoding according to equation (1) is x-1 to k 2 , z -1
3 in ~, and P of k2 Xk3 correction block
Generate a code and exit.

次にQ符号の符号化を行なう。Q符号の符号化は、情報
シンボルとP符号化で生成したPチェックシンボルに対
して行ない、(2)式を満たす62個のチェックシンボ
ルが生成される。
Next, Q code encoding is performed. Q code encoding is performed on information symbols and P check symbols generated by P encoding, and 62 check symbols satisfying equation (2) are generated.

但し、(2)式はlly≦に、の情報シンボル領域の式
で、kl +1≦y≦n1のPチェックシンボル領域で
は(2)式の1)(x、y、z)がp (x、y。
However, equation (2) is an equation for the information symbol region where lly≦, and in the P check symbol region where kl +1≦y≦n1, (1) (x, y, z) in equation (2) becomes p (x, y.

2)に置き換わる。2) will be replaced.

(2)式による符号化は、y−1−nl、z=l〜に3
に対して行ない、nl Xk3訂正ブロックのQ符号を
生成して終了する。
Encoding using equation (2) is 3 for y-1-nl, z=l~
The Q code of the nl Xk3 correction block is generated and the process ends.

R符号は、(3)式によりd31固のチェックシンボル
が2方向に付加される。但し、P、Qのyシンボル領域
では、D (x、y、z)がp (x、y。
In the R code, d31-specific check symbols are added in two directions according to equation (3). However, in the y symbol region of P and Q, D (x, y, z) is p (x, y.

z)、q (x、y、z)に置き換わる。z), q (x, y, z).

(3)式による符号化は、x=l〜n2、)’−1〜n
1に対して行ない、nI Xn2訂正ブロツクのR符号
を生成して符号化が完了する。
Encoding using equation (3) is x=l~n2, )'-1~n
1, the R code of the nI Xn2 correction block is generated, and the encoding is completed.

以上のようにして符号化された情報は、2方向のn3シ
ンボルを1フレームのデータとして伝送される。
The information encoded as described above is transmitted as one frame of data consisting of n3 symbols in two directions.

第2図はフレームフォーマットの一例で、Sは同期信号
、Aは付加情報、Bは第1図の2方向のn3シンボルか
らなる情報シンボル及びチェックシンボルを示しており
、nl Xn2フレームで第1図に示す符号が伝送され
る。
Figure 2 shows an example of the frame format, where S is a synchronization signal, A is additional information, and B is an information symbol and a check symbol consisting of n3 symbols in two directions in Figure 1. The code shown in is transmitted.

一方受信側では、伝送されたnl Xnzフレームの情
報シンボルとチェックシンボルとを第1図に示す配置で
メモリに蓄えて復号を行なう。
On the other hand, on the receiving side, the information symbols and check symbols of the transmitted nl Xnz frame are stored in a memory in the arrangement shown in FIG. 1 and decoded.

復号は、まずR符号のシンドローム?Rを(4)式によ
りめる。
First, decoding is the R code syndrome? Determine R using equation (4).

但し、u(x、y、z)は第1図に示す配置で、メモリ
に蓄えられた受信シンボルであり、送信シンボルにエラ
ーが加わったものである。
However, u(x, y, z) is the received symbol stored in memory in the arrangement shown in FIG. 1, and is the transmitted symbol plus an error.

Rの復号では、gR−τの場合、誤りが無いと判定し、
ブロック単位に誤り検出フラグFRに“0”をセントし
、S≠Oでは“1”をセントする。
In the decoding of R, in the case of gR-τ, it is determined that there is no error,
"0" is set in the error detection flag FR for each block, and "1" is set when S≠O.

Qの復号では、(5)式で示すシンドロームSQと上記
R2H号の検出フラグFRを利用して、フラグが立って
いるシンボルは消失として訂正を実行し、1訂正ブロツ
クの62個までの消失(誤り)を訂正する。
In the decoding of Q, using the syndrome SQ shown by equation (5) and the detection flag FR of the R2H code described above, symbols with the flag set are treated as erasures and corrected, and up to 62 erasures ( correct any errors).

訂正された場合、又は5Q=Oで誤りが無いと判定した
場合は、ブロック単位にQの誤り検出フラグFQに“0
゛をセットし、訂正不可能と判定した場合、“1”をセ
ントする。
If it is corrected, or if it is determined that there is no error with 5Q=O, the Q error detection flag FQ is set to “0” for each block.
If it is determined that correction is not possible, "1" is set.

次にPの復号も同様に(6)式でまるシンドロームSP
と、上記Qの検出フラグFQとにより訂正を実行し、6
1個までの消失を訂正するとともに、訂正された場合又
はsp −?の場合、誤り検出フラグFPに”0”をセ
ットし、それ以外の場合“l゛をセントする。
Next, the decoding of P is similarly performed using equation (6), which is the syndrome SP
and the detection flag FQ of the above Q, and 6
Correct up to one erasure and if corrected or sp -? In this case, the error detection flag FP is set to "0", and in other cases, "1" is sent.

0 この符号の特徴は、第1図に示ずnI Xn2 Xn3
個のどのシンボルにも3重の符号化がなされている点で
、これによれば、チェ・ツクシンボルに誤りがあったと
しても、情報シンボルと同様にエラーが残留することな
く、P、Q、Hの各符号で訂正されるので、前段の誤り
検出フラグを利用してR−Q −P −R−Q・・・と
繰り返し復号が可能であり、より訂正能力の高い復号を
することができる。
0 The characteristics of this code are not shown in Figure 1.nI Xn2 Xn3
According to this, even if there is an error in the check symbol, there will be no error remaining in the P, Q , H, it is possible to repeatedly decode R-Q-P-R-Q... by using the error detection flag in the previous stage, and it is possible to perform decoding with higher correction ability. can.

第3図は、第1図のP及びQ符号の各ノくラメータを、
n1=n2 =6、k1=に2 =4、d1=d2−2
とした時のz=1のメモリ図を示す。この符号はP、 
Q共に最小比M3の符号で、X方向又はX方向に生じた
2個までの消失を訂正することができる。q (5,5
,1) 、q (5,6,1) 、q (6,5,1)
 、q (6,6,1)は、P及びQのチェ・ツク1 シンボルが共にP、Qの符号に含まれるために必要なシ
ンボルで、チェックシンボルの訂正に用いられる。図示
していないが、PとR,Q(!:Rのチェックシンボル
の関係も同様である。
Figure 3 shows the parameters of the P and Q codes in Figure 1,
n1 = n2 = 6, k1 = 2 = 4, d1 = d2-2
The memory diagram for z=1 is shown. This code is P,
Both Q and Q are codes with a minimum ratio M3, and it is possible to correct up to two erasures occurring in the X direction or in the X direction. q (5,5
,1) ,q (5,6,1) ,q (6,5,1)
, q (6, 6, 1) is a symbol necessary because both the check symbols of P and Q are included in the codes of P and Q, and is used to correct the check symbol. Although not shown, the relationship between the check symbols of P, R, and Q (!:R is also similar).

従来の3重符号は以上のように構成されているので、繰
り返し復号が可能で訂正能方向上が計れのであるが、チ
ェックシンボルも他の符号に含まれるため冗長度が大で
あるという欠点があった。
Conventional triple codes are configured as described above, so they can be repeatedly decoded and improve correctability, but they have the disadvantage of high redundancy because check symbols are also included in other codes. there were.

第3図においては、情報シンボルが16フレームに対し
、チェックシンボルは20フレームで、そのうちの4フ
レームがチェックシンボルを訂正するためのものである
In FIG. 3, there are 16 frames of information symbols and 20 frames of check symbols, of which 4 frames are for correcting the check symbols.

〔発明の概要〕[Summary of the invention]

本発明は、上記のような従来のものの欠点を除去するた
めになされたもので、多重符号構成で情報を伝送するデ
ィジタル情報伝送方法において、上記多重符号を構成す
る符号のうち少なくとも1つ以上の符号の1符号語を複
数の訂正ブロックで構成することにより、最小距離をお
とすことなく冗長度の小さい符号を、又は冗長度を増や
すこと2 なく最小距離の大きい、即ち訂正能力の向上した符号を
得ることができるディジタル情報伝送方法を提供するこ
とを目的としている。
The present invention has been made in order to eliminate the drawbacks of the conventional methods as described above, and includes a digital information transmission method for transmitting information using a multiple code configuration, in which at least one or more of the codes constituting the multiple code is transmitted. By configuring one code word of a code with multiple correction blocks, it is possible to create a code with low redundancy without decreasing the minimum distance, or a code with a large minimum distance without increasing redundancy, that is, with improved correction ability. The purpose of the present invention is to provide a method for transmitting digital information that can be obtained.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明の実施例を図について説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

第4図は本願の第1の発明の一実施例を示すもので、第
3図におけるP符号の冗長度を下げた時のものである。
FIG. 4 shows an embodiment of the first invention of the present application, in which the redundancy of the P code in FIG. 3 is lowered.

第3図のP符号はx=1〜6のそれぞれに2つのチェッ
クシンボルが付加されて、1列で(6,4゜3)符号を
構成していたのに対し、第4図ではX−1〜6のそれぞ
れに1つのチェックシンボルの領域を設け、2列で(1
0,8,3)符号を構成している。
In the P code in Figure 3, two check symbols are added to each of x = 1 to 6, forming a (6,4°3) code in one column, whereas in Figure 4, One check symbol area is provided for each of 1 to 6, and (1
0, 8, 3) constitutes the code.

P (1,5,1) 、 P (2,5,1)はx=1
とx=2の情報シンボルより(7)式を満たずように生
成される。またP (3,5,1) 、P (4,5,
1> も同様にX=3.x=4の情報シンボルより生成
される。
P (1,5,1), P (2,5,1) is x=1
and x=2 information symbols so as to satisfy equation (7). Also, P (3,5,1), P (4,5,
1> Similarly, X=3. It is generated from x=4 information symbols.

3 なお、QとR符号は従来と同様である。3 Note that the Q and R codes are the same as conventional ones.

第3図と第4図とを比較して明らかなように、チェック
シンボルが20から14に減少している。即ち、6フレ
ームの領域が削減されて冗長度が小さくなる。
As is clear from a comparison between FIG. 3 and FIG. 4, the number of check symbols has been reduced from 20 to 14. That is, the area of 6 frames is reduced and the redundancy is reduced.

またこのように構成しても、P符号の1訂正ブロツクで
は最小距離が3で、第3図の従来例と変らず2個までの
消失を訂正できる。ここで、本実施例ではQ符号の同一
訂正ブロックにP符号の同一ブロックのシンボルが2つ
含まれることになるので、Q符号のチェックシンボル領
域でP符号が成立しなくなる。このため、繰り返し復号
をする場合、R−IQ→P −Rなる4回復号までは従
来と同等の訂正能力をもつが、それ以上の繰り返しでは
Qのチェックシンボルに誤りが生じた場合、能4 力が劣ることになる。しかしながらシステムに通用した
場合、無限回の繰り返しは不可能であり、又繰り返しに
よる改善度は飽和して行くため、実用上問題はない。
Even with this configuration, the minimum distance is 3 in one correction block of the P code, and up to two erasures can be corrected, as in the conventional example shown in FIG. Here, in this embodiment, since the same correction block of the Q code includes two symbols of the same block of the P code, the P code does not hold in the check symbol area of the Q code. Therefore, when iteratively decoding, up to 4 decodings (R-IQ → P-R) have the same correction ability as conventional methods, but if an error occurs in the Q check symbol with further repetitions, It will be less powerful. However, if the method is applicable to a system, it is impossible to repeat it an infinite number of times, and the degree of improvement due to repetition becomes saturated, so there is no problem in practical use.

第5図は、符号化、復号化のブロック図を示しており、
11は情報シンボルの入出力端子、12はメモリ、19
は乗算器、加算器、レジスタ群からなるリードソロモン
符号などの符号化・復号化回路、14は第1図のX軸の
値を決めるXアドレス発生回路15とy軸の値を決める
Xアドレス発生回路16と2軸の値を決める2アドレス
発生回路17とから構成され、符号化、復号化時のメモ
リアドレスを指定する第1のメモリアドレス回路、18
はこの第1のメモリアドレス回路14と同一の構成で情
報シンボルの書き込みと読み出し時のメモリアドレスを
指定する第2のメモリアドレス回路、13は第1のメモ
リアドレス回路14と第2のメモリアドレス回路I8と
の出力を選択してメモリ12へ供給するセレクタを示し
ている。
FIG. 5 shows a block diagram of encoding and decoding,
11 is an input/output terminal for information symbols, 12 is a memory, 19
14 is an encoding/decoding circuit such as a Reed-Solomon code consisting of a multiplier, an adder, and a group of registers; 14 is an X-address generation circuit 15 that determines the value of the X-axis in FIG. 1; and an X-address generation circuit that determines the value of the y-axis. A first memory address circuit 18, which is composed of a circuit 16 and a two-address generation circuit 17 that determines the values of two axes, and specifies a memory address during encoding and decoding.
13 is a second memory address circuit that has the same configuration as the first memory address circuit 14 and specifies a memory address when writing and reading information symbols; 13 is a first memory address circuit 14 and a second memory address circuit; A selector that selects the output from I8 and supplies it to the memory 12 is shown.

次に、まず記録時の動作説明を行なう。Next, first, the operation during recording will be explained.

5 入力端子11から入力される情報シンボルは、第2のメ
モリアドレス回路18によりメモリ12のX軸5 y軸
、z軸の値が決められて、該メモリ12の所定のアドレ
スに書き込まれる。
5. The information symbol inputted from the input terminal 11 is written into a predetermined address of the memory 12 after the values of the X, 5, y, and z axes of the memory 12 are determined by the second memory address circuit 18.

次に第4図を例にP符号の符号化の説明をする。Next, encoding of P code will be explained using FIG. 4 as an example.

x=y=z=lが第1のメモリアドレス回路14により
セレクタ13を介してメモリ12に供給され、D (L
l、1 )が符号化・復号化回路19に取り込まれる。
x=y=z=l is supplied to the memory 12 by the first memory address circuit 14 via the selector 13, and D (L
l,1) is taken into the encoding/decoding circuit 19.

さらにXアドレス発生回路16の出力を1つずつ進めて
D (1,2,1) 、D (1,3,1) 。
Furthermore, the output of the X address generation circuit 16 is advanced one by one to D (1, 2, 1), D (1, 3, 1).

D (1,4,1’)を読み出して符号化・復号化回路
19に供給する。次にXアドレス発生回路15の出力を
1つ進めてX=2とし、Xアドレス発生回路16の出力
を1から4まで進めてD (2,1,1)〜D (2,
4,1>を読み出して符号化・復号化回路19に供給す
る。符号化・復号化回路19では、入力された上記8個
の情報シンボルから(7)式に基づきチェックシンボル
p (1,5,1) 、p (2,5,1)が生成され
、該チェックシンボルのそれぞれは第1のメモリアドレ
ス回路14によりアドレス指定6 されてメモリ12の第4図に示す位置に蓄えられる。
D (1, 4, 1') is read out and supplied to the encoding/decoding circuit 19. Next, the output of the X address generation circuit 15 is advanced by one to make X = 2, and the output of the X address generation circuit 16 is advanced from 1 to 4, D (2, 1, 1) to D (2,
4,1> is read out and supplied to the encoding/decoding circuit 19. The encoding/decoding circuit 19 generates check symbols p (1, 5, 1) and p (2, 5, 1) from the input eight information symbols based on equation (7), and performs the check. Each of the symbols is addressed by a first memory address circuit 14 and stored in the memory 12 at the location shown in FIG.

同様に、x=3とx=4のy方向のそれぞれの4個の情
報シンボルよりp (3,5,1) 、p (4,5゜
1)が生成され、メモリ12に蓄えられてz=1におけ
るPの符号化が完了する。この操作をz−1,2,・・
・、に3について行なうことにより全てのP符号化が完
了する。
Similarly, p (3,5,1) and p (4,5°1) are generated from four information symbols in the y direction of x=3 and x=4, respectively, and are stored in the memory 12 and z The encoding of P at =1 is completed. Perform this operation z-1, 2,...
. . , all P encoding is completed.

Q符号の符号化については次のようにして行なわれる。Encoding of the Q code is performed as follows.

即ち、第4図の各行の4情報シンボルが、第1のメモリ
アドレス回路14からの出力により指定され、該シンボ
ルは符号化・復号化回路19に取り込まれ、該回路19
で(2)式に基き(但し、d2 =2.に2=4.n2
 =6)チェックシンボルが生成され、これがメモリ1
2に蓄えられる。
That is, four information symbols in each row of FIG.
Based on equation (2) (however, d2 = 2. and 2 = 4.n2
=6) A check symbol is generated and this is stored in memory 1
It is stored in 2.

R符号も、P符号、Q符号と同様、第1のメモリアドレ
ス回路14でメモリアドレスが制御されて2方向にチェ
ックシンボルが付加される。
Similarly to the P code and Q code, the memory address of the R code is controlled by the first memory address circuit 14, and check symbols are added in two directions.

P、Q、Hの符号化が終了すると、入出力端子11より
メモリ12内の情報シンボルとチェ・ツク7 シンボルとは第1のメモリアドレス回路14でメモリア
ドレスが制御されて順次出力される。
When the encoding of P, Q, and H is completed, the information symbols and check symbols in the memory 12 are sequentially output from the input/output terminal 11 with the memory address controlled by the first memory address circuit 14.

一方復号時は、受信シンボルを入出力端子】】を介して
一旦メモリ12に蓄え、+41151 +61式のシン
ドローム計算に必要な受信シンボルを第1のメモリアド
レス回路14でアドレス制御を行なって符号化・復号化
回路19に取り込む。符号化・復号化回路19では、検
出フラグを蓄えるレジスタを持っており、この検出フラ
グとシンドロームとを用いて消失の誤りパターンを計算
し、メモリ12内の誤った受信シンボルに誤りパターン
を加算することにより訂正を行なう。
On the other hand, at the time of decoding, the received symbols are temporarily stored in the memory 12 via the input/output terminal []], and the received symbols necessary for the syndrome calculation of the +41151 +61 formula are encoded by controlling the address in the first memory address circuit 14. The data is taken into the decoding circuit 19. The encoding/decoding circuit 19 has a register that stores a detection flag, calculates an erasure error pattern using this detection flag and syndrome, and adds the error pattern to the erroneous received symbol in the memory 12. Corrections will be made accordingly.

そしてR→P→Q、あるいは繰り返し復号により誤り訂
正が終了すると、第2のメモリア1ルス回路18でメモ
リアドレスが制御されて、入出力端子11より情報シン
ボルのみが出力される。
When error correction is completed by R→P→Q or repeated decoding, the memory address is controlled by the second memorization circuit 18, and only information symbols are output from the input/output terminal 11.

このような本実施例では、Pチェックシンボルの符号化
において、その1符号語を従来の1訂正ブロック2個で
構成するようにしたので、最小距離、即ち訂正能力を同
一にしたまま冗長度を小さ8 くすることができる。換言すれば、冗長度を人きくする
ことなく訂正能力を向上することができる。
In this embodiment, when encoding a P-check symbol, one code word is made up of two conventional one-correction blocks, so the redundancy can be reduced while keeping the minimum distance, that is, the same correction ability. It can be reduced to 8 small children. In other words, the correction ability can be improved without increasing the redundancy.

なお上記実施例では、同一平面内の2列でP符号を構成
したが、Xの値が異なっていれば2つ以上の平面のもの
で構成してもよい。
In the above embodiment, the P code is composed of two columns on the same plane, but it may be composed of two or more planes as long as the values of X are different.

第7図はz−1とz=2の2つの平面の情報シンボルを
用いた場合の例を説明するための図である。第7図にお
いて、z−1のx=1〜4のy方向に並んだ4個の情報
シンボルと、z−2のx−1〜4のy方向に並んだ41
[1aの情報シンボルのP符号を構成する組み合わゼは
、(z=1.x=1、z−2,x=2)、(x−1,x
=2、z−2゜x=3>、(z−1,x=3、z=2.
x=4)。
FIG. 7 is a diagram for explaining an example in which information symbols on two planes, z-1 and z=2, are used. In FIG. 7, four information symbols lined up in the y direction from x=1 to 4 in z-1 and 41 information symbols lined up in the y direction from x=1 to 4 in z-2.
[Combinations composing the P code of the information symbol of 1a are (z=1.x=1, z-2, x=2), (x-1, x
=2, z-2°x=3>, (z-1, x=3, z=2.
x=4).

(z=l、x=4、z−2,x=1)となっている。(
z=I、x=I、z=2.x=2)を(IIIにとると
、P (1,5,1)、P (2,5,2)は(8)式
を満たずように生成される。
(z=l, x=4, z-2, x=1). (
z=I, x=I, z=2. When x=2) is taken as (III), P (1, 5, 1) and P (2, 5, 2) are generated so as to satisfy equation (8).

9 このような第7図の例は、3重符号の場合等に顕著な効
果を有する。
9 Such an example in FIG. 7 has a remarkable effect in the case of a triple code, etc.

即ち、!=1.y=iのQ符号で誤り検出のフラグが付
加されたとする。この時、(7)式で示す2=1の平面
のx=lと!=2とからなる訂正ブロックにはD (1
,1,1)とD (2,1,1)とにフラグが立ってい
るが、このP符号は2シンボルまでの消失が訂正可能な
ので上記誤りは訂正され得る。
That is,! =1. Assume that an error detection flag is added to the Q code of y=i. At this time, x=l on the 2=1 plane shown in equation (7)! = 2 for the correction block consisting of D (1
, 1, 1) and D (2, 1, 1), but since this P code can correct the erasure of up to 2 symbols, the above error can be corrected.

しかるに、2=1. y=2のQ符号にも誤り検出フラ
グが立っていると4シンボルの消失となり、訂正が不可
能となる。これに対し、(8)式で示すように、l符号
語が2平面から構成されている場合は、D (1,1,
1)、 D (1,2,1)の2シンボルの消失しか1
訂正ブロツクには起こらず、この場合0 訂正可能となる。
However, 2=1. If the error detection flag is also set in the Q code of y=2, four symbols will be lost and correction will be impossible. On the other hand, as shown in equation (8), when the l codeword is composed of two planes, D (1, 1,
1), the disappearance of two symbols D (1, 2, 1) is only 1
This does not occur in the correction block, and in this case zero correction is possible.

このように、同一平面でP符号とQ符号とが構成されて
いると、Qの1訂正ブロツクに付加された検出フラグが
P符号では2消失となるが、異なる平面でP符号を構成
することにより1消失ですみ、訂正能力を向」ニさせる
ことができる。又Q符号の冗長度を下げる場合もQ符号
の1訂正ブロツクを構成するシンボルの複数個がP符号
の1訂正ブロツクに含まれないよう異なった2の値の平
面にまたがって符号構成することにより、同様な効果が
得られる。
In this way, when a P code and a Q code are configured on the same plane, the detection flag added to one correction block of Q becomes 2 erasures in the P code, but when the P code is configured on different planes, As a result, only one loss is required, and the correction ability can be improved. Also, when reducing the redundancy of the Q code, the code is constructed across two different value planes so that multiple symbols constituting one correction block of the Q code are not included in one correction block of the P code. , a similar effect can be obtained.

なお、−!1記実施例では3重符号の例について説明し
たが、2重符号や4重、5重、・・・、n市符号につい
ても同様である。
In addition, -! In the first embodiment, an example of a triple code has been described, but the same applies to a double code, a quadruple code, a quintuple code, . . . , an n-code.

第6図は、本願の第2の発明を示し、これは第1図に示
したような3次元配列された情報シンボルブロックに対
し、Q符号を除いた2重符号を適用した例を示している
。そして本実施例では、図に示すように、2方向の(n
3.に3、d3+−1)符号を構成していた従来のR符
号を点線部Sで示I す3つのR訂正ブロックから(3n3.3に3゜3d3
+1)符号を構成している。従って、従来のものに比し
、冗長度が同一で、最小距離が大きくなり、訂正能力が
向上することとなる。さらにP符号に対しても上記R符
号と同様に符号構成することにより、より訂正能力を高
めることができる。また、訂正能力を同一にした場合は
冗長度を下げることができる。
FIG. 6 shows the second invention of the present application, which shows an example in which a double code excluding the Q code is applied to the three-dimensionally arranged information symbol block as shown in FIG. There is. In this example, as shown in the figure, (n
3. 3, d3+-1) from the three R correction blocks indicated by the dotted line S.
+1) constitutes a sign. Therefore, compared to the conventional method, the redundancy is the same, the minimum distance is increased, and the correction ability is improved. Furthermore, by configuring the P code in the same manner as the R code, the correction ability can be further improved. Furthermore, if the correction capabilities are made the same, the degree of redundancy can be lowered.

又第6図の点線部りで示すように、折線状に複数ブロッ
クにまたがって符号を構成しても同様である。
Further, as shown by the dotted line in FIG. 6, the same effect can be obtained even if the code is configured in a broken line across a plurality of blocks.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によれば、従来の多重符号を構
成する各符号のうち、1つ以上の符号において、その1
符号語を複数の訂正ブロックで構成するようにしたので
、冗長度を同一にした場合は訂正能力を向上させること
ができ、また訂正能力を同一にした場合は冗長度を下げ
ることができる効果がある。
As described above, according to the present invention, one or more of the codes constituting the conventional multiplex code
Since a code word is made up of multiple correction blocks, the correction ability can be improved if the redundancy is made the same, and the redundancy can be reduced if the correction ability is made the same. be.

【図面の簡単な説明】[Brief explanation of the drawing]

2 第1図は従来の3市符司の構成を示すメモリ図、第2図
は従来の3m符号を伝送する時のフレームフォーマツl
−を示す図、第3図は従来の3車行号を構成するP、Q
符号の構成図、第4図は本願の第1の発明の一実施例に
よる符号構成図、第5図は本発明の一実施例による符号
化 復号化のブしIツク図、第6図は本願の第2の発明
の一実施例である3次元配列の情報シンボルに対し2型
打号を通用した場合の符号構成図、第7図は本願のgA
lの発明の他の実施例の符号構成図である。 12・・・メモリ、13・・・セレクタ、14・・・第
1のメモリアドレス発生回路、18・・・12のメモリ
アドレス発生回路、19・・・符号化・復号化回路。 なお図中同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄 3 第1図 第2図 1 第3図 23456 第4図 23456 第5図 4 ノ 纂6図 第7図 第1頁の続き 0発 明 者 石 1) 禎 宣 長岡京市馬M研究所
内 144−
2 Figure 1 is a memory diagram showing the configuration of a conventional 3m code, and Figure 2 is a frame format for transmitting a conventional 3m code.
- Figure 3 shows the conventional three car row numbers P and Q.
A block diagram of the code, FIG. 4 is a code block diagram according to an embodiment of the first invention of the present application, FIG. 5 is a block diagram of encoding and decoding according to an embodiment of the present invention, and FIG. FIG. 7 is a code configuration diagram when type 2 symbols are used for information symbols in a three-dimensional array, which is an embodiment of the second invention of the present application, and FIG. 7 is a gA of the present application.
1 is a code configuration diagram of another embodiment of the invention of FIG. 12...Memory, 13...Selector, 14...First memory address generation circuit, 18...12 memory address generation circuit, 19...Encoding/decoding circuit. Note that the same reference numerals in the figures indicate the same or equivalent parts. Agent Masuo Oiwa 3 Figure 1 Figure 2 1 Figure 3 23456 Figure 4 23456 Figure 5 4 No. 6 Figure 7 Continued from page 1 0 Inventor Ishi 1) Noriyoshi Sadada Nagaokakyo City Horse M Research Institute 144-

Claims (1)

【特許請求の範囲】 fll 各i次元方向にに+ (+=1〜L、L≧2)
ポルからなる情報シンボルブロックに対し、そのうちの
に1個のシンボル(情報シンボル列)に対する第i次元
の符号(CI符号)では該情報シンボル列に対し付加す
べき各々(rz−に+)個(e) nl:c1符号の1ブロツクシンボル数)チェック(j
< iのときej=n+、j>iのときe1=k J 
) IIIの付加ブロックを作成する符号化処理を1か
らしまでのすべてのlについて行ない、上記個のシンボ
ルのL重符号として情報を送信するディジタル情報伝送
方法において、上記Ci (1=1、・・・、L)符号
のうちの1つ以上の符号は、情報シンボル列とチェック
シンボル列とからなる訂正ブロックのm(≧2)個ずつ
でl符号語を構成するものであり、」二記m個の訂正ブ
ロックにより構成された1符号語のうちのチェックシン
ボルをm個の各訂正ブロックの情報シンボル列に等しく
割り当てたことを特徴とするディジタル情報伝送方法。 (2) 上記CI符号の1符号語を構成するm個の訂正
ブロックは、すべて、該次元と他のもう1つの次元とで
形成される平面のうちの1つの同一平面上にあるもので
あることを特徴とする特許請求の範囲第1項記載のディ
ジタル情報伝送方法。 (3)上記Ct符号の1符号語を構成するm個の訂正ブ
ロックの各々は、該次元と他のもう1つの次元とで形成
される平面のうちの各々異なる平面上にあるものである
ことを特徴とする特許請求の範囲第1項記載のディジタ
ル情報伝送方法。 (4)各i次元方向にkl (+=1〜L、I、≧2)
ポルからなる情報シンボルブロックに対し、そのうらの
k 1IIIJのシンボル(情報シンボル列)にλjす
る第i次元の符号(Ci符号)では該情報シンボル列に
対し付加すべき各々(rz−に+)個(nl:c+符号
の1ブロツクシンボル数)のチェックシンボル(チェッ
クシンボル列)からなるきa 3 = k ) )個の
付加ブロツクを作成する符号化処理を1から1、までの
任意のiについて行ない、」1記情報シンボル、チェッ
クシンボルの全体で多重符号として情報を送信するディ
ジタル情報伝送方法において、)1記CJ (IE(i
l )符号のうちの1つ以上の符号は、情報シンボル列
とチェックシンボル列とからなる訂正プロ・7りのm(
≧2)個ずつで1符号語を構成するものであり、L記m
個の訂正ブロックにより構成されたl符号語のうちのチ
ェックシンボルをm個の各訂正ブ1コックの情報シンボ
ル列に等しく割当てたことを特徴とするディジタル情報
伝送方法。
[Claims] fll + (+=1 to L, L≧2) in each i-dimensional direction
For an information symbol block consisting of pols, in the i-th dimension code (CI code) for one symbol (information symbol string), each (rz- +) number (+) to be added to the information symbol string is e) nl: number of symbols in one block of c1 code) check (j
When < i, ej=n+, when j>i, e1=k J
) In the digital information transmission method, the encoding process for creating additional blocks of III is performed for all l from 1 to shima, and information is transmitted as L-fold codes of the above-mentioned number of symbols. ..., one or more of the L) codes constitutes l codewords each consisting of m (≧2) correction blocks consisting of an information symbol string and a check symbol string, and A digital information transmission method characterized in that a check symbol of one code word made up of m correction blocks is equally allocated to an information symbol string of each of m correction blocks. (2) The m correction blocks constituting one code word of the CI code are all on the same plane of the planes formed by this dimension and another dimension. A digital information transmission method according to claim 1, characterized in that: (3) Each of the m correction blocks constituting one code word of the above Ct code is on a different plane among the planes formed by this dimension and another dimension. A digital information transmission method according to claim 1, characterized in that: (4) kl in each i-dimensional direction (+=1 to L, I, ≧2)
For an information symbol block consisting of Pol, in the i-th dimension code (Ci code) that adds λj to k 1IIIJ symbols (information symbol string) on the back, each (+ to rz-) to be added to the information symbol string. For any i from 1 to 1, the encoding process creates a 3 = k ) additional blocks consisting of (nl: c + number of symbols in one block of code) check symbols (check symbol string). In a digital information transmission method in which information is transmitted as a multiplex code using the entire information symbol and check symbol, )1 CJ (IE(i
l) One or more of the codes is a correction pro-7i m(
≧2) each constitutes one code word, and L notation m
1. A digital information transmission method characterized in that check symbols of l codewords made up of m correction blocks are equally allocated to information symbol strings of m correction blocks.
JP11345584A 1984-05-31 1984-05-31 Digital information transmitting method Pending JPS60256230A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11345584A JPS60256230A (en) 1984-05-31 1984-05-31 Digital information transmitting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11345584A JPS60256230A (en) 1984-05-31 1984-05-31 Digital information transmitting method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP7075151A Division JP2738659B2 (en) 1995-03-31 1995-03-31 Encoding method, encoding device, and decoding device

Publications (1)

Publication Number Publication Date
JPS60256230A true JPS60256230A (en) 1985-12-17

Family

ID=14612668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11345584A Pending JPS60256230A (en) 1984-05-31 1984-05-31 Digital information transmitting method

Country Status (1)

Country Link
JP (1) JPS60256230A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63269834A (en) * 1987-04-28 1988-11-08 Sanyo Electric Co Ltd Address generation circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS592214A (en) * 1982-06-25 1984-01-07 Mitsubishi Electric Corp Digital recording and reproducing device
JPS59202750A (en) * 1983-04-30 1984-11-16 Sony Corp Method of coding for error correction

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS592214A (en) * 1982-06-25 1984-01-07 Mitsubishi Electric Corp Digital recording and reproducing device
JPS59202750A (en) * 1983-04-30 1984-11-16 Sony Corp Method of coding for error correction

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63269834A (en) * 1987-04-28 1988-11-08 Sanyo Electric Co Ltd Address generation circuit

Similar Documents

Publication Publication Date Title
KR850001023B1 (en) Error correcting decoder
US4306305A (en) PCM Signal transmitting system with error detecting and correcting capability
US4525838A (en) Multibyte error correcting system involving a two-level code structure
US7590920B2 (en) Reduced complexity error correction encoding techniques
EP0523969B1 (en) Error correction encoding and decoding system
US4637021A (en) Multiple pass error correction
JP2824474B2 (en) Error correction system and decoder using this error correction system
US4856003A (en) Error correction code encoder
JPS5857781B2 (en) Encoding/decoding method
US5872798A (en) Error correctable data transmission method and device based on semi-cyclic codes
JPH0697542B2 (en) Interleave circuit
JPH04505545A (en) Fast encoder for non-systematic codes
JPH0420294B2 (en)
JPS6342888B2 (en)
US4649542A (en) Digital signal transmission method providing high error correction capability
JPS6356022A (en) Digital recording and reproducing device
JP5063709B2 (en) Reverse concatenated coding system, method, and computer program
JPS628056B2 (en)
JPS60256230A (en) Digital information transmitting method
JP2832024B2 (en) Code transmission method
US7296215B2 (en) Signal processing method and signal processing circuit
KR100200810B1 (en) Error correction encoding method and apparatus
JP2738659B2 (en) Encoding method, encoding device, and decoding device
EP1111799B1 (en) Error correction with a cross-interleaved Reed-Solomon code, particularly for CD-ROM
JP4224818B2 (en) Encoding method, encoding apparatus, decoding method, and decoding apparatus