JPS60254664A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60254664A JPS60254664A JP10942884A JP10942884A JPS60254664A JP S60254664 A JPS60254664 A JP S60254664A JP 10942884 A JP10942884 A JP 10942884A JP 10942884 A JP10942884 A JP 10942884A JP S60254664 A JPS60254664 A JP S60254664A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- doped
- donors
- level
- donor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 239000000370 acceptor Substances 0.000 claims abstract description 19
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 8
- 238000010030 laminating Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 11
- 230000007935 neutral effect Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えば２次元電子ガス（２ＤＥＧ）層を利用
して高速化した電界効果型トランジスタのように選択ド
ープ・ヘテロ構造を有する半導体装置の改良に関する。
して高速化した電界効果型トランジスタのように選択ド
ープ・ヘテロ構造を有する半導体装置の改良に関する。
従来、前記２ＤＥＧ層を利用して高速化した電界効果型
トランジスタでは、選択ドープ・ヘテロ構造、例えば、
ｎ型Ａ ｉｔ Ｇ ａ Ａ ｓ ／ Ｇ ａ Ａ ｓか
らなる層構造を採用している。尚、この場合、ｎ型Ａｊ
２ＧａＡｓ層が電子供給層（ワイド・バンド・ギャップ
半導体層）、また、ＧａＡｓ層がチャネル層（ノン・ド
ープ半導体層）となることは勿論である。
トランジスタでは、選択ドープ・ヘテロ構造、例えば、
ｎ型Ａ ｉｔ Ｇ ａ Ａ ｓ ／ Ｇ ａ Ａ ｓか
らなる層構造を採用している。尚、この場合、ｎ型Ａｊ
２ＧａＡｓ層が電子供給層（ワイド・バンド・ギャップ
半導体層）、また、ＧａＡｓ層がチャネル層（ノン・ド
ープ半導体層）となることは勿論である。
第４図は従来の選択ドープ・ヘテロ構造に於けるバンド
・ベンドとドナーの価電状態を説明する為の線図である
。
・ベンドとドナーの価電状態を説明する為の線図である
。
図に於いて、Ｅ、は伝導帯、Ｅｖは価電子帯、Ｅ、はフ
ェルミ準位、Ｅ’Ｄはドナー準位、ＥＡはアクセプタ単
位、ｎ、は電子供給層として動作するｎ型Ａ ｊ！ Ｇ
ａ Ａ ｓ層とチャネル層として動作するＧａＡｓ層
との界面に蓄積される電荷の量をそれぞれ示している。
ェルミ準位、Ｅ’Ｄはドナー準位、ＥＡはアクセプタ単
位、ｎ、は電子供給層として動作するｎ型Ａ ｊ！ Ｇ
ａ Ａ ｓ層とチャネル層として動作するＧａＡｓ層
との界面に蓄積される電荷の量をそれぞれ示している。
このような選択ドープ・ヘテロ構造では、電子供給層と
して用いられている混晶であるＡｌ！ＧａＡｓ層中のド
ナー準位は深くなっている。
して用いられている混晶であるＡｌ！ＧａＡｓ層中のド
ナー準位は深くなっている。
前記選択ドープ・ヘテロ構造では、低温で光照射された
場合、界面に存在する電荷の量ｎ、が増加する。
場合、界面に存在する電荷の量ｎ、が増加する。
その理由は、前記したように、電子供給層であるＡｌＧ
ａＡｓ層中のドナー準位Ｅ、が深く、フェルミ準位Ｅ、
の下にドナー準位Ｅｔｌが位置していて、ドナーが完全
にイオン化していないことに依る。
ａＡｓ層中のドナー準位Ｅ、が深く、フェルミ準位Ｅ、
の下にドナー準位Ｅｔｌが位置していて、ドナーが完全
にイオン化していないことに依る。
−ｇに、ＡｌＧａＡｓに限らず、混晶系では、ドナー準
位Ｅ１１が深くなる傾向があり、このドナーは低温で凍
結されているが、光照射を受けるとイオン化するので、
それに依って電荷量ｎ、が増・加するのである。
位Ｅ１１が深くなる傾向があり、このドナーは低温で凍
結されているが、光照射を受けるとイオン化するので、
それに依って電荷量ｎ、が増・加するのである。
この種の半導体装置において、電荷量ｎｓが変化するこ
とは、その闇値電圧■いの変化に結び付くので、光照射
を受けた半導体素子と受けない半導体素子とでは闇値電
圧■いが相違することになり、そのような状態になると
半導体装置は動作不能になる。
とは、その闇値電圧■いの変化に結び付くので、光照射
を受けた半導体素子と受けない半導体素子とでは闇値電
圧■いが相違することになり、そのような状態になると
半導体装置は動作不能になる。
また、前記したように、全てのドナーが完全にはイオン
化しないから、折角、導入されたドナーのうち、電子供
給に関与しないものが相当の割合で存在し、その結果、
全体として電荷量ｎｓが少ない状態にある。
化しないから、折角、導入されたドナーのうち、電子供
給に関与しないものが相当の割合で存在し、その結果、
全体として電荷量ｎｓが少ない状態にある。
本発明は、電子供給層である半導体層にドープされたド
ナーの殆どがイオン化されて電子供給に寄与するように
し、光照射を受けても界面に於ける電荷の量ｎ、が増加
しないように、また、選択ドープ・ヘテロ構造の界面に
充分な電荷が存在するようにして半導体装置が常に確実
に動作し得るようにする。
ナーの殆どがイオン化されて電子供給に寄与するように
し、光照射を受けても界面に於ける電荷の量ｎ、が増加
しないように、また、選択ドープ・ヘテロ構造の界面に
充分な電荷が存在するようにして半導体装置が常に確実
に動作し得るようにする。
本発明の半導体装置では、チャネル層であるノン・ドー
プ半導体層及びドナーの外にアクセプタがドープされた
電子供給層であるワイド・バンド・ギャップ半導体層が
それぞれ積層された選択ドープ・ヘテロ構造を有してい
る。
プ半導体層及びドナーの外にアクセプタがドープされた
電子供給層であるワイド・バンド・ギャップ半導体層が
それぞれ積層された選択ドープ・ヘテロ構造を有してい
る。
前記のような構成にすると、フェルミ準位が低くなり、
従って、電子供給層であるワイド・バンド・ギャップ半
導体層中のドナ一単位が深くなる傾向があっても、その
ドナー準位は、常に、フェルミ準位の上に位置させるこ
とが可能であり、従って、ドナーは完全にイオン化され
る。
従って、電子供給層であるワイド・バンド・ギャップ半
導体層中のドナ一単位が深くなる傾向があっても、その
ドナー準位は、常に、フェルミ準位の上に位置させるこ
とが可能であり、従って、ドナーは完全にイオン化され
る。
第１図は本発明一実施例に於けるハント′・ヘンドとド
ナーの偏重状態を説明する為の線図であり、第４図に関
して説明した部分と同部分は同記号で指示しである。
ナーの偏重状態を説明する為の線図であり、第４図に関
して説明した部分と同部分は同記号で指示しである。
図から明らかなように、ｎ型ＡｌＧａＡｓ層にアクセプ
タを導入するとフェルミ準位ＥＦはバンドの中央の方に
移動する。
タを導入するとフェルミ準位ＥＦはバンドの中央の方に
移動する。
従って、ドナー準位Ｅゎはフェルミ準位ＥＦの上側に存
在するようになり、ドナーは常にイオン化している状態
となる。そして、この状態では、光が照射されても、新
たにイオン化されるドナーは存在しないから、界面に蓄
積されている電荷の量ｎ、が増加することもない。その
結果、半導体装置に於ける各半導体素子の闇値電圧Ｖい
は一定に維持され、光照射の有無に拘わらず、確実に動
作する。
在するようになり、ドナーは常にイオン化している状態
となる。そして、この状態では、光が照射されても、新
たにイオン化されるドナーは存在しないから、界面に蓄
積されている電荷の量ｎ、が増加することもない。その
結果、半導体装置に於ける各半導体素子の闇値電圧Ｖい
は一定に維持され、光照射の有無に拘わらず、確実に動
作する。
この場合、ドナー濃度ＮＤ及びアクセプタ濃度ＮＡＯ差
を一定に保持すれば、界面に於ける電荷ｉｎｓは従来と
同程度になる。
を一定に保持すれば、界面に於ける電荷ｉｎｓは従来と
同程度になる。
第２図は第１図に見られるエネルギ・バンド・ダイヤグ
ラムの状態を実現する為に必要である最少限度のアクセ
プタ濃度Ｎ４及びその時の界面に於ける電荷量ｎ、を示
す線図である。
ラムの状態を実現する為に必要である最少限度のアクセ
プタ濃度Ｎ４及びその時の界面に於ける電荷量ｎ、を示
す線図である。
図に於いて、左縦軸はアクセプタ濃度Ｎ１、右縦軸は電
荷量ｎ５、横軸はＡρｘＧａ＋−ｘＡｓのＸ値をそれぞ
れ表し、また、記号Ａ７−纏めた特性線はアクセプタを
ｎ型ＡｆｆＧａＡｓ層に一様にドープした場合を示し、
記号Ｂで指示しである特性線はアクセプタを中性領域（
ハンドの曲がりがない部分）にのみドープした場合を示
している。
荷量ｎ５、横軸はＡρｘＧａ＋−ｘＡｓのＸ値をそれぞ
れ表し、また、記号Ａ７−纏めた特性線はアクセプタを
ｎ型ＡｆｆＧａＡｓ層に一様にドープした場合を示し、
記号Ｂで指示しである特性線はアクセプタを中性領域（
ハンドの曲がりがない部分）にのみドープした場合を示
している。
図示のデータを得た際に用いたアクセプタはベリリウム
（Ｂｅ）である。
（Ｂｅ）である。
一般に、２ＤＥＧを利用する高速の電界効果型トランジ
スタに於いては、 ＮＤ ＮＡ −Ｉ Ｘ １０１８［ｃｍ−”］程度であ
り、この値を維持すれば、界面に於ける電荷量ｎ、は従
来と変わらない程度、即ち、ｎｓ ＝ １ ｘ ｌＯ１
１０１２（”）となる。
スタに於いては、 ＮＤ ＮＡ −Ｉ Ｘ １０１８［ｃｍ−”］程度であ
り、この値を維持すれば、界面に於ける電荷量ｎ、は従
来と変わらない程度、即ち、ｎｓ ＝ １ ｘ ｌＯ１
１０１２（”）となる。
然しなから、アクセプタを中性領域のみにドープすると
界面に於ける電荷量ｎ、を増加させることができる。
界面に於ける電荷量ｎ、を増加させることができる。
第３図はアクセプタを中性領域のみにドープした場合の
バンド・ハンドとドナーの偏重状態を説明する為の線図
であり、第１図に関して説明した部分と同部分は同記号
で指示しである。
バンド・ハンドとドナーの偏重状態を説明する為の線図
であり、第１図に関して説明した部分と同部分は同記号
で指示しである。
このように、中性領域にのみにアクセプタをドープする
と界面に於ける電荷量ｎ、は、ｍｓ −１，６Ｘ １０
Ｉ２（ｃｍ−”）程度に増加する。
と界面に於ける電荷量ｎ、は、ｍｓ −１，６Ｘ １０
Ｉ２（ｃｍ−”）程度に増加する。
また、第３図に於いて破線で囲んで示しであるように、
ゲートに近い側ではバンドの曲がりの部分にもアクセプ
タをドープした場合、ゲート電極とＡｊ！ＧａＡｓ層と
の界面に於ける電界は従来と同じ程度に抑えられ、また
、ショットキ・ゲートの特性も従来と変わりないように
するこ止ができる。
ゲートに近い側ではバンドの曲がりの部分にもアクセプ
タをドープした場合、ゲート電極とＡｊ！ＧａＡｓ層と
の界面に於ける電界は従来と同じ程度に抑えられ、また
、ショットキ・ゲートの特性も従来と変わりないように
するこ止ができる。
本発明の半導体装置では、チャネル層であるノン・ドー
プ半導体層及びドナーの外にアクセプタがドープされた
電子供給層であるワイド・ハンド・ギャップ半導体層が
それぞれ積層された選択ドープ・ヘテロ構造を有してい
る。
プ半導体層及びドナーの外にアクセプタがドープされた
電子供給層であるワイド・ハンド・ギャップ半導体層が
それぞれ積層された選択ドープ・ヘテロ構造を有してい
る。
このような構造にすると、ワイド・バンド・ギャップ半
導体層に於けるフェルミ単位がハンドの中央の方に移動
し、常に、ドナー準位がフェルミ準位の上側に存在する
ようになり、ドナーは全てイオン化された状態になる。
導体層に於けるフェルミ単位がハンドの中央の方に移動
し、常に、ドナー準位がフェルミ準位の上側に存在する
ようになり、ドナーは全てイオン化された状態になる。
この状態では、光が照射されても新たにイオン化される
べきドナーは存在せず、従って、界面に蓄積されている
電荷の量が増加することもない。
べきドナーは存在せず、従って、界面に蓄積されている
電荷の量が増加することもない。
その結果、光照射の有無に拘わらず、半導体装置中の各
半導体素子に於ける闇値電圧は略一定に維持され、確実
な動作を期待することができる。
半導体素子に於ける闇値電圧は略一定に維持され、確実
な動作を期待することができる。
また、アクセプタをドープする領域を選択することに依
り、界面に於ける電荷の量を増大させることも可能であ
る。
り、界面に於ける電荷の量を増大させることも可能であ
る。
第１図は本発明一実施例に於けるハンド・ベンドとドナ
ーの偏重状態を説明する為の線図、第２図は第１図に見
られるエネルギ・バンド・ダイヤグラムの状態を実現す
る為に必要である最少限度のアクセプタ濃度及びその時
の界面に於ける電荷量を示す線図、第３図はアクセプタ
を中性領域のみにドープした場合のバンド・ベンドとド
ナーの偏重状態を説明する為の線図、第４図は従来の半
導体装置に於ける選択ドープ・ヘテロ構造のバンド・ベ
ンドとドナーの偏重状態を説明する線図をそれぞれ表し
ている。 図に於いて、Ｅｃは伝導帯、Ｅｖは価電子帯、ＥＦはフ
ェルミ準位、ＥＤはドナー準位、Ｅ＾はアクセプタ単位
、ｎ、は電子供給層であるワイド・バンド・ギャップ半
導体層とチャネル層であるノン・ドープ半導体層との界
面に蓄積される電荷の量をそれぞれ示している。 第１図
ーの偏重状態を説明する為の線図、第２図は第１図に見
られるエネルギ・バンド・ダイヤグラムの状態を実現す
る為に必要である最少限度のアクセプタ濃度及びその時
の界面に於ける電荷量を示す線図、第３図はアクセプタ
を中性領域のみにドープした場合のバンド・ベンドとド
ナーの偏重状態を説明する為の線図、第４図は従来の半
導体装置に於ける選択ドープ・ヘテロ構造のバンド・ベ
ンドとドナーの偏重状態を説明する線図をそれぞれ表し
ている。 図に於いて、Ｅｃは伝導帯、Ｅｖは価電子帯、ＥＦはフ
ェルミ準位、ＥＤはドナー準位、Ｅ＾はアクセプタ単位
、ｎ、は電子供給層であるワイド・バンド・ギャップ半
導体層とチャネル層であるノン・ドープ半導体層との界
面に蓄積される電荷の量をそれぞれ示している。 第１図
Claims (1)
- チャネル層であるノン・ドープ半導体層及びドナーの外
にアクセプタがドープされた電子供給層であるワイド・
バンド・ギャップ半導体層がそれぞれ積層された選択ド
ープ・ヘテロ構造を有してなることを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10942884A JPS60254664A (ja) | 1984-05-31 | 1984-05-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10942884A JPS60254664A (ja) | 1984-05-31 | 1984-05-31 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60254664A true JPS60254664A (ja) | 1985-12-16 |
| JPH036657B2 JPH036657B2 (ja) | 1991-01-30 |
Family
ID=14509993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10942884A Granted JPS60254664A (ja) | 1984-05-31 | 1984-05-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60254664A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59149063A (ja) * | 1983-02-16 | 1984-08-25 | Nec Corp | 半導体装置 |
-
1984
- 1984-05-31 JP JP10942884A patent/JPS60254664A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59149063A (ja) * | 1983-02-16 | 1984-08-25 | Nec Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH036657B2 (ja) | 1991-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20070038128A (ko) | Ｃｍｏｓｆｅｔ 구조 | |
| US4748484A (en) | Heterojunction field effect transistor | |
| CN103296079A (zh) | 常关闭型化合物半导体隧道晶体管 | |
| KR920001768A (ko) | 헤테로인터페이스를 가진 전계효과 트랜지스터 | |
| US5151757A (en) | Heterojunction field-effect transistor | |
| JPH0624208B2 (ja) | 半導体装置 | |
| JP2746771B2 (ja) | 半導体装置 | |
| JPS60254664A (ja) | 半導体装置 | |
| US5751029A (en) | Field-effect semiconductor device having heterojunction | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| JPH04352332A (ja) | 電界効果トランジスタ | |
| TW200400634A (en) | Field effect transistors | |
| JP2796113B2 (ja) | 半導体装置 | |
| JPS63244779A (ja) | 電界効果トランジスタ | |
| JP2015149360A (ja) | 化合物半導体ｆｅｔ | |
| JP6137621B2 (ja) | 化合物半導体ｆｅｔ | |
| JP2761211B2 (ja) | 半導体装置 | |
| Lin et al. | InAs‐based heterostructure field‐effect transistor using AlAs0. 16Sb0. 84 double barriers | |
| JPS59149063A (ja) | 半導体装置 | |
| JP3054216B2 (ja) | 半導体装置 | |
| JP2701632B2 (ja) | エンハンスメント型電界効果トランジスタ | |
| JP2008131022A (ja) | 電極構造 | |
| Ashita et al. | p-Heterogate Ge EHBTFET with asymmetric dielectric underlap pockets | |
| JPS6276565A (ja) | 電界効果型トランジスタ | |
| JPH04207040A (ja) | 半導体装置 |