JPS60254494A - 読み出し専用メモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）産業上の利用分野 本発明は読出し専用メモリ（以下、ＲＯＭという）、特
にマスク式読出し専用メモリ（以下、ｉスジ８０Ｍとい
う）に関するものである。

（２）従来技術 ＲＯＭは、メモリーにあらかじめ論理ｌｏＩが論理”１
１かのデータを書き込んでおき、与えられるアドレス入
力に応じて、そのアドレスと一対一に対応する論理＠０
＠、＠理１１１のデータを出力する集積回路である。特
にマスクｌ（ＯＭはこのメモリーのアドレス線とデータ
線との各交点にゲート電極のないＭＯ８型トランジスタ
を形成し、記憶すべき場所のＭＯ８型トランジスタにア
ドレス線に接続したゲート電極を設け、このゲート電極
の有無でデータの論理１０１か１１１かを決めるもので
ある。

第２図に、へ１０ｓ型トランジスタで構成される、従来
のマスクＲＯＭの構造を示す。１はアドレス・デコーダ
、２はデータ・セレクタ、３はメモリ・セル、４は電源
に接続された抵抗、１０は行アドレス入力端子、２０は
列アドレス入力端子、３０はデータ出力端子、４０はデ
ータ線、５０はアドレス線である、。

アドレス入力が行アドレス入力端子１０９列アドレス入
力端子２０に与えられると、アドレス・デコーダ１は複
数のアドレスａ５０のうち１本のみをアクティブにし、
データ・セレクタ２は複数のデータ＠４０のうち１本の
データ線の信号のみをデータ出力端子３０に出力する。

メモリ・セル３はアドレス＠５０とデータ＠４０の交差
する位置に構成されるので、上記のように唯一のメモリ
・セルのみが選択される。

メモリ・セル３は通常、アドレス線５０とデータ＃Ｊ４
０の間でトランジスタを構成するかどうかで、論理“０
１と論理１１１の切りかえを行っている。

即ち、ＭＯＳ　）ランジスタのソースをデータ線４０に
接続し、ドレインをグランドに接続し、ゲート入力をア
ドレス線５０に接続してトランジスタを構成した状態を
論理１０“とする。逆に、ゲート入力をアドレス線５０
に接続せず、トランジスタを構成しない状態を論理ＩＩ
Ｉとする。

データ線４０は抵抗４を通じて電源側に接続されている
。今、アドレス・デコーダ１により、１本のアドレス線
のみがアクティブになると、同一データ線上のメモリ・
セルのうち１個所のみが選択される。このとき、アドレ
ス線５０がトランジスタのり−トに接続され、トランジ
スタが構成されていると、このトランジスタは導通状態
となり、データ線４０の電位を接地電位に引き下げ、こ
の状態で選択されたメモリ・セルから論理′０１の出力
がデータ出力端子３０に出力される。選択されたアドレ
ス線５０とュータ線４０との交点にトランジスタが構成
されていなければ、データ線４０の電位は電源レベルを
保った一！まで、この状態で選択されたメモリ・セルか
ら論理１１１の出力かデータ出力端子３０に出力される
。マスクＲＯＭを使用するユーザは、アドレス情報に応
じて、データ出力端子３０より出力する論理１０Ｍ、論
理１１″を信号として利用するが、従来のマスクＲＯＭ
では、ユーザのデータが論理“０１ヲ非常に多く含んで
いるときには、数多くのトランジスタをメモリ・セル部
に構成しなければならなかった。この場合、一般的に、
トランジスタを構成する場合と、構成しない場合を比べ
ると、構成する場合のほうが期待するメモリ・セルの形
成度（歩留り）が低いことが知られている。この為、ユ
ーザのデータに論理ＩＯ“が多いと、メモリ・セルの形
成度ア；低くなり、その結果、マスクＲＯＭとして歩留
りが悪くなる欠点があった。

（３）発明が解決しようとする問題点 本発明は、ユーザのデータにより歩留りの低下する従来
のＩ（、ＯＭの欠点を解決し、もって、生産性の高いＲ
ＯＭ、特にマスクＲＯＭを提供することにある。

（４）問題点を解決するだめの手段 本発明によれば、行および列のマトリクスの動点にトラ
ンジスタを有するかどうかで情報を記憶する読み出し専
用メモリーに於いて、行又は列のうち出力となるものの
それぞれにインバータを有し、各出力がインバータを介
し°Ｃ出力するかインバータを介しないで出力するか選
択可能となっている読み出し専用メモリーを得る。

（５）実施例 次に図面を参照して本発明をより詳細に説明する。１ 第１図は、本発明をＭＯ８型マスクＲＯＭに適用した一
実施例の構成図である。１はアドレス・デコーダ、２は
データ・セレクタ、３はメモリ・セル、４は電源に接続
された抵抗、５はインバータ、６は正論理透過用トラン
ジスタ、７は負論理透過用トランジスタ、ｌＯは行アド
レス入力端子、２０は列アドレス入力端子、３０はデー
タ出力端子、４０はデータ線、５０はアドレス線、６０
はデータ・セレクタの入力線である。すなわち、正論理
透過用トランジスタ６か負論理透過用トランジスタ７か
のいずれかを導通状態にし他方を非導通状態とし、出力
をそのまま取り出すか反転して取り出すかを制御できる
ようになっている。

本実施例ではメモリ・セルの論理を以下のように決定す
る。まず、同一のデータ線に接続されるメモリ・セルの
うち、論理１０′と論理１１１のどちらが多いか計算す
る。もし論理１１１が多けれは、これはメモリ・セルの
トランジスタを構成しないものが多いので、このデータ
線ではユーザのデータの論理をそのままメモリ・セルに
書込み、正論理透過用トランジスタ６を専通訣態にし、
負論理透過用トランジスタ７は非導通状態にする。この
データ線を正論理データ線とする。逆に、同一のデータ
線で論理ＩＯ１が多けれは、これはメモリ・セルのトラ
ンジスタを構成するものが多くなるので、このデータで
はユーザのデータの論理を反転、即ちデータの論理１０
１に対して、トランジスタを構成せず、論理１１“に対
してトランジスタを構成する方式にし゛Ｃメモリ・セル
に書込み、正論理透過用トランジスタ６は非導通状態に
し、負論理透過用トランジスタ７を導通状態にする。、
このデータ線を負論理データ線とする。

以上のようなメモリ・セルの論理決定を各データ線毎に
行う。今、アドレス情報が行アドレス入力端子１０１列
アドレス入力端子２０に入力されると、アドレス・セレ
クタｌにより１本のアドレス線５０のみがアクティブに
なり、データ・セレクタ２により、１本のデータ線４０
のみが選択される。その結果、唯一のメモリ・セル３の
みが選択されるが、このとき選択され−Ｃいるメモリ・
セルがユーザのデータの論理と同一の論理で書込寸れて
いれば、メモリ・セルのデータは、正論理透過トランジ
スタ６を通って、データ・セレクタ入力線６に入力し、
データ出力端子３０に出力される。メモリ・セルかユー
ザのデータの論理を反転して畳込まれＣいれば、メモリ
・セルのデータは、インバータ５で論理を再ひ反転して
ユーザのデータの論理に戻してから、負論理透過トラン
ジスタ７を通って１　データ・セレクタ入力線６０に入
力し、データ出力端子３０に出力される。

即ち、インバータ５と正論理透過トランジスタ６と、お
よび負論理透過トランジスタ７により、データ線の論理
補正回路を構成し、データ線毎に正論理データ線であれ
ば同−論理で、負論理データ線であれは論理を反転して
、データ・セレクタ２に入力する。

（６）発明の効果 以上、説明したように、本発明では、データ線毎にメモ
リ・セルの論理を決定できることにより、データ線単位
でトランジスタを構成しないメモリ・セルがトランジス
タを構成するメモリ・セルより多くすることが可能とな
り、もってマスク）ＬＯＭの歩留り向上に大きく寄与す
る。

また、選択されたメモリ・セルにトランジスタが構成さ
れている場合には、電源に接続された抵抗４全通して、
導通状態になったトランジスタに電流が流れるが、本発
明のように、トランジスタを構成するメモリ・セルを減
少することにより、マスクＲＯＭが消費する回路電流を
減少する効果も、併せ−Ｃ得られる。

【図面の簡単な説明】

第１図は本発明をＭＯ８型マスクＲＯＭに適用した一実
施例の構成図、第２図は従来のＭＯ８型マスクＲＯＭの
構成図である。 １・・・・・・アドレス・デコーダ、２・・°゛・°デ
ータ・セレクタ、３・・・・・・メモリ・セル、４・・
・・・・抵抗、５・・・・・・インバータ、６・・・・
・・正論理透過用トランジスタ、７・・・・・・負論理
透過用トランジスタ、１０・・・・・・行アドレス入力
端子、２０・・・・・・列アドレス入力端子、３０・・
・・・・データ出力端子、４０・・・・・・データ線、
５０・・・・・アドレス線、６０・・・・・・データセ
レクタ入力線。 体理人　弁理士　内　原　背 方　１図

Claims (1)

【特許請求の範囲】
1. 複数のアドレス線と、複数のデータ線と、選択されたア
   ドレス線と選択されたデータ線との交点に設けられたメ
   モリセルと、各データ線の出力部に並列に設けられた反
   転線路と非反転線路と、該反転線路と非反転線路を択一
   的に選択する手段とを有することを特徴とする読み出し
   専用メモリ。